[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2010095368A1 - 受信回路及び信号受信方法 - Google Patents

受信回路及び信号受信方法 Download PDF

Info

Publication number
JPWO2010095368A1
JPWO2010095368A1 JP2011500482A JP2011500482A JPWO2010095368A1 JP WO2010095368 A1 JPWO2010095368 A1 JP WO2010095368A1 JP 2011500482 A JP2011500482 A JP 2011500482A JP 2011500482 A JP2011500482 A JP 2011500482A JP WO2010095368 A1 JPWO2010095368 A1 JP WO2010095368A1
Authority
JP
Japan
Prior art keywords
signal
coupling element
coil
noise
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011500482A
Other languages
English (en)
Other versions
JP5582134B2 (ja
Inventor
帰山　隼一
隼一 帰山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011500482A priority Critical patent/JP5582134B2/ja
Publication of JPWO2010095368A1 publication Critical patent/JPWO2010095368A1/ja
Application granted granted Critical
Publication of JP5582134B2 publication Critical patent/JP5582134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

本発明にかかる受信回路は、第１の電源系に属する第１の電源ＧＮＤ１に基づき動作し、第２の電源系に属する第２の電源ＧＮＤ２に基づき動作する送信回路（５）が出力する送信信号Ｖ１を、交流結合素子（１０）を介して受信する受信回路（６）であって、第１の電源ＧＮＤ１と第２の電源ＧＮＤ２との電位差に起因して交流結合素子（１０）において発生する電源間ノイズの信号レベルを低減して伝達用信号Ｖ２ａを生成するノイズ除去部（２１）と、伝達用信号に基づきデータ信号を再生する受信バッファ（２２）と、を有する。これにより、送信回路の電源と受信回路の電源との相対的な電位変動に起因する電源間ノイズに対する誤動作を生じさせない。

Description

本発明は受信回路及び信号受信方法に関し、特に交流結合素子を介して信号を受信する受信回路及び信号受信方法に関する。
電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、配線により直接信号を伝達すると、直流電圧に差を生じ半導体チップの破損や信号伝達の不具合が生じることがある。そこで、電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、半導体チップ間を交流結合素子で接続し、交流信号のみを伝達することが行われる。この交流結合素子には、コンデンサやトランスがある。ここで、トランスは、一次側コイルと二次側コイルとが磁気的に結合される交流結合素子である。交流結合素子としてトランスを用いた場合、トランスの一次側コイルと二次側コイルとの巻線比を調節することで、送信側の半導体チップの送信信号の電圧振幅にかかわらず受信側の半導体チップに適切な電圧振幅の信号を伝達することができる。そのため、トランスを用いて異なる電源電圧で動作する半導体チップ間の通信を行うことで、送信信号又は受信信号の電圧振幅を半導体チップ上で調節する必要が無くなる。以下の説明では、半導体チップ上に形成されたトランスを場合に応じてオンチップトランスと称す。
トランスを用いた信号伝達技術の例が特許文献１〜８に開示されている。特許文献１〜５に記載の信号伝達方法では、信号の伝達に２つのトランスを用いる。そして、データの値が第１の値から第２の値に遷移するときは第１のトランスにパルス信号を送出し、データの値が第２の値から第１の値に遷移するときは第２のトランスにパルス信号を送出する。
また、特許文献１、２、４〜６に記載の信号伝達方法では、データの値が第１の値の期間はトランスに連続的なパルス信号を送出し、データの値が第２の値の期間はトランスに送出する信号の信号レベルを固定する。
また、特許文献１、２、４、５に記載の信号伝達方法では、データの値が第１の値の期間はトランスに第１の周波数の連続的なパルス信号を送出し、データの値が第２の値の期間はトランスに第２の周波数の連続的なパルス信号を送出し続ける。さらに、特許文献１、２、４、５に記載の信号伝達方法では、２つのトランスを用い、データの値が第１の値の期間は２つのトランスに同じ信号を送出し、データの値が第２の値の期間は一方のトランスと他方のトランスとに互いに反転した信号を送出する。
また、特許文献７に記載の信号伝達方法では、データの値が第１の値から第２の値に遷移するとトランスに１つのパルスからなる信号を送出し、データの値が第２の値から第１の値に遷移するとトランスに連続する２つのパルスからなる信号を送出する。
また、特許文献８に記載の信号伝達方法では、データの値が第１の値から第２の値に遷移するとトランスに第１の振幅を有するパルス信号を送出し、データの値が第２の値から第１の値に遷移するとトランスに第２の振幅を有するパルス信号を送出する。
米国特許第６２６２６００号公報 米国特許第６５２５５６６号公報 米国特許第６８７３０６５号公報 米国特許第６９０３５７８号公報 米国特許第６９２２０８０号公報 米国特許第７３０２２４７号公報 米国特許第７０７５３２９号公報 特開平８−２３６６９６号公報
しかし、受信回路側の第１の電源（例えば、第１の接地電圧）と送信回路側の第２の電源（例えば、第２の接地電圧）とが互いに独立している場合、第１の接地電圧と第２の接地電圧との相対的な電位差に基づき交流結合素子において電源間ノイズが発生する。より具体的には、この電源間ノイズは、トランス（特にオンチップトランス）やコンデンサを交流結合素子として利用した場合、トランスの寄生容量又はコンデンサの両端にかかる電圧の相対的な変動により発生する。この問題を説明するための回路例を参照して説明する。
図４０に示す回路例１００は、トランシーバ１０１、レシーバ１０４、セットリセットラッチ回路１０７と２つのトランスを有する。トランシーバ１０１は、送信バッファ１０２、１０３を有する。レシーバ１０４は、受信バッファ１０５、１０６を有する。また、一次側コイルＬ１１と二次側コイルＬ１２とにより一方のトランスが構成され、一次側コイルＬ２１と二次側コイルＬ２２とにより他方のトランスが構成される。ここで、トランスでは、一次側コイルＬ１１と二次側コイルＬ１２の間及び一次側コイルＬ２１と二次側コイルＬ２２との間に寄生容量Ｃｐが形成される。寄生容量Ｃｐは、一次側コイルと二次側コイルとの間に充填される絶縁体を誘電体膜とし、コイルを構成する金属配線を電極とするコンデンサである。
そして、回路例１００では、データＶｉｎがハイレベルである場合に送信バッファ１０２が一方のトランスを介して受信バッファ１０５にデータを送信し、データＶｉｎがロウレベルである場合に送信バッファ１０３が他方のトランスを介して受信バッファ１０６にデータを送信する。このとき、送信バッファ１０２、１０３は、データ送信期間においてパルス信号を生成する。
この回路例１００の動作を示すタイミングチャートを図４１に示す。図４１に示すように、送信バッファ１０２が出力する第１の送信信号Ｖ１１はデータＶｉｎがハイレベルの期間においてパルス信号が重畳され、送信バッファ１０３が出力する第２の送信信号Ｖ２１はデータＶｉｎがロウレベルの期間においてパルス信号が重畳される。このとき、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間に図４１のＧＮＤ２−ＧＮＤ１において示されるような相対的な電位差がある場合、受信バッファ１０５が受信する第１の受信信号Ｖ１２と第１の接地電圧ＧＮＤ１との電位差及び受信バッファ１０６が受信する第２の受信信号Ｖ２２と第１の接地電圧ＧＮＤ１との電位差は、それぞれＶ２１−ＧＮＤ１及びＶ２２−ＧＮＤ１により示される波形となる。つまり、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２には、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間の相対的な電位差の変動が重畳される。
このとき、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間の相対的な電位差の変動が大きい場合、本来送信バッファ１０２が第１の送信信号Ｖ１１としてパルス信号を送信していない期間であっても、第１の受信信号Ｖ１２の信号レベルが受信バッファ１０５の閾値電圧Ｖｔｈ（１０５）（受信バッファ１０５が出力値を反転させる閾値電圧）を超えてしまい、受信バッファ１０５が出力する伝達用信号Ｖ１２ａの波形に不具合を生じる。また、受信バッファ１０６においても、送信バッファ１０３が第１の送信信号Ｖ２１としてパルス信号を送信している期間であっても、第２の受信信号Ｖ２２の信号レベルが十分に低下せずに受信バッファ１０６の閾値電圧Ｖｔｈ（１０６）（受信バッファ１０６が出力値を反転させる閾値電圧）を超える状態が長期間連続してしまい、受信バッファ１０６が出力する伝達用信号Ｖ２２ａの波形に不具合を生じる。このような伝達用信号Ｖ１２ａ、Ｖ２２ａに基づきセットリセットラッチ回路１０７が動作することで、例えば、図４１においてＵｎｓｔａｂｌｅで示されている期間の出力値が不定となる不具合が生じる。
このように、容量的な結合経路（上記説明では寄生容量Ｃｐを介する経路）を有する交流結合素子を用いて異なる電源系間の信号伝達を行った場合、一方の電源系と他方の電源系との相対的な電位差が変動することにより、信号の誤伝達が発生する問題がある。特許文献１〜８に記載の技術においては、このような電源系間の相対的な電位差の変動に起因する不具合に対する解決策は開示されていない。
このような課題に鑑み、本発明では、異なる電源系間において電源電圧又は接地電圧の相対的な電位差の変動が生じた場合においても信号の誤伝達を防止することを目的とする。
本発明にかかる受信回路の一態様は、第１の電源系に属する第１の電源に基づき動作し、第２の電源系に属する第２の電源に基づき動作する送信回路が出力する送信信号を、交流結合素子を介して受信する受信回路であって、前記第１の電源と前記第２の電源との電位差に起因して前記交流結合素子において発生する電源間ノイズの信号レベルを低減して伝達用信号を生成するノイズ除去部と、前記伝達用信号に基づきデータ信号を再生する受信バッファと、を有する。
本発明にかかる信号受信方法の一態様は、第１の電源系に属する第１の電源に基づき動作し、第２の電源系に属する第２の電源に基づき動作する送信回路が出力する送信信号を、交流結合素子を介して受信する受信回路における信号受信方法、前記第１の電源と前記第２の電源との電位差に起因して前記交流結合素子において発生する電源間ノイズの信号レベルを低減して伝達用信号を生成し、前記伝達用信号に基づきデータ信号を再生する。
本発明にかかる受信回路及び信号受信方法によれば、異なる電源系間において電源電圧又は接地電圧の相対的な電位差の変動が生じた場合においても信号の誤伝達を防止することが可能である。
実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態１にかかる信号伝達システムの実装状態を示す模式図である。 図８に示す実装方法を用いた場合の半導体基板の断面図を示す模式図である。 図８に示す実装方法を用いた場合の半導体基板の断面図を示す模式図である。 実施の形態１にかかる信号伝達システムのブロック図である。 ハイパスフィルタの具体的な回路例を含む実施の形態１にかかるクロック多重化回路の回路図である。 実施の形態１にかかるクロック多重化回路の動作を示すタイミングチャートである。 実施の形態２にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態２にかかる信号伝達システムのブロック図である。 実施の形態３にかかる信号伝達システムのブロック図である。 実施の形態３にかかる信号伝達システムの動作を示すタイミングチャートである。 実施の形態４にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態４にかかる信号伝達システムの実装状態を示す模式図である。 実施の形態４にかかる信号伝達システムのブロック図である。 実施の形態４にかかる差動増幅器の回路図である。 実施の形態４にかかる信号伝達システムの動作を示すタイミングチャートである。 実施の形態４にかかる信号伝達システムの変形例の実装状態を示す模式図である。 実施の形態４にかかる信号伝達システムの変形例のブロック図である。 実施の形態４にかかる信号伝達システムの変形例のブロック図である。 実施の形態５にかかる信号伝達システムのブロック図である。 実施の形態５にかかる信号伝達システムの動作を示すタイミングチャートである。 実施の形態５にかかる信号伝達システムの変形例のブロック図である。 実施の形態６にかかる信号伝達システムのブロック図である。 実施の形態７にかかる信号伝達システムのブロック図である。 実施の形態８にかかる信号伝達システムのブロック図である。 実施の形態８にかかる信号伝達システムの実装概念図である。 実施の形態９にかかる信号伝達システムのブロック図である。 実施の形態９にかかる信号伝達システムの変形例のブロック図である。 実施の形態１０にかかる信号伝達システムのブロック図である。 実施の形態１１にかかる信号伝達システムのブロック図である。 実施の形態１１にかかる信号伝達システムの実装概念図である。 実施の形態１１にかかる信号伝達システムの動作を示すタイミングチャートである。 実施の形態１１にかかる信号伝達システムの変形例のブロック図である。 課題を説明するための信号伝達システムのブロック図である。 図４０に示す信号伝達システムにおいて発生する課題を説明するためのタイミングチャートである。
実施の形態１
本発明にかかる受信回路は、受信回路から送信された送信信号を受信するものであって、送信回路の送信方式によって様々な形態を有する。また、本発明にかかる受信回路は、送信回路とは異なる電源系において動作するものであり、異なる電源間で相対的に電源電位が変動することに起因して発生する電源間ノイズを低減する機能を有する。この電源間ノイズを低減する方法について以下の説明では複数の実施の形態において説明する。また、以下の説明では、本発明にかかる受信回路の動作を十分に説明するために、本発明にかかる受信回路を一部に含む信号伝達システムについて説明する。
以下、図面を参照して本発明の実施の形態について説明する。まず、本実施の形態にかかる信号伝達システムの実装方法について説明する。本実施の形態にかかる信号伝達システムでは、１つ又は２つの半導体チップ上に形成された２つのコイルを用いてトランスを構成する。つまり、２つのコイルは、互いに磁気的に結合された交流結合素子（例えば、トランス）として機能する。そして、半導体チップ上に形成された送信回路の送信ノードに一次側コイルを接続し、受信回路の受信ノードに二次側コイルを接続する。ここで、図１〜図１０に本実施の形態にかかる信号伝達システムの実装状態を示す模式図を示す。
図１に示す実装状態は、半導体パッケージ１に第１の半導体チップ３及び第２の半導体チップ４が搭載される。この第１の半導体チップ３及び第２の半導体チップ４は、それぞれパッドＰｄを有する。そして、第１の半導体チップ３及び第２の半導体チップ４のパッドＰｄは、図示しないボンディングワイヤを介して半導体パッケージ１に設けられたリード端子２と接続される。この構成は、図２〜図８に示す実装形態のいずれにも共通する構成である。
第１の半導体チップ３には送信回路５が形成される。一方、第２の半導体チップ４には、一次側コイルＬ１、二次側コイルＬ２及び受信回路６が形成される。また、第１の半導体チップ３には、送信回路５と接続されるパッドが形成され、第２の半導体チップ４には、一次側コイルＬ１と接続されるパッドが形成される。そして、送信回路５は、パッドとボンディングワイヤＷとを介して第２の半導体チップ４に形成された一次側コイルＬ１の一端と接続される。また、一次側コイルＬ１の他端は、第１の半導体チップ３に形成されたパッドとボンディングワイヤＷとを介して送信回路５側の接地配線と接続される。
図２に示す実装状態は、第１の半導体チップ３に一次側コイルＬ１、二次側コイルＬ２及び送信回路５が形成される。一方、第２の半導体チップ４には受信回路６が形成される。また、第１の半導体チップ３には、二次側コイルＬ２と接続されるパッドが形成され、第２の半導体チップ４には、受信回路６と接続されるパッドが形成される。そして、受信回路６は、パッドとボンディングワイヤＷとを介して第１の半導体チップ４に形成された二次側コイルＬ２の一端と接続される。また、二次側コイルＬ２は、第２の半導体チップ４に形成されたパッドとボンディングワイヤを介して受信回路６側の接地配線と接続される。
なお、図１、図２に示す例では、一次側コイルＬ１と二次側コイルＬ２は、１つの半導体チップ内において上下方向に積層される第１の配線層と第２の配線層を用いて形成される。
図３に示す実装状態は、第１の半導体チップ３に送信回路５が形成される。一方、第２の半導体チップ４には、一次側コイルＬ１、二次側コイルＬ２及び受信回路６が形成される。また、第１の半導体チップ３には、送信回路５と接続されるパッドが形成され、第２の半導体チップ４には、一次側コイルＬ１と接続されるパッドが形成される。そして、送信回路５は、パッドとボンディングワイヤＷとを介して第２の半導体チップ４に形成された一次側コイルＬ１の一端と接続される。また、一次側コイルＬ１の他端は、第１の半導体チップ３に形成されたパッドとボンディングワイヤＷとを介して送信回路５側の接地配線と接続される。
図４に示す実装状態は、第１の半導体チップ３に一次側コイルＬ１、二次側コイルＬ２及び送信回路５が形成される。一方、第２の半導体チップ４には受信回路６が形成される。また、第１の半導体チップ３には、二次側コイルＬ２と接続されるパッドが形成され、第２の半導体チップ４には、受信回路６と接続されるパッドが形成される。そして、受信回路６は、パッドとボンディングワイヤＷとを介して第１の半導体チップ３に形成された二次側コイルＬ２の一端と接続される。また、一次側コイルＬ１の他端は、第２の半導体チップ４に形成されたパッドとボンディングワイヤＷとを介して受信回路６側の接地配線と接続される。
なお、図３、図４に示す例では、一次側コイルＬ１と二次側コイルＬ２は、１つの半導体チップの同一の配線層に形成される。また、一次側コイルＬ１と二次側コイルＬ２は、同一の中心位置を有する巻線として形成される。
図５に示す実装状態は、第１の半導体チップ３に送信回路５が形成され、第２の半導体チップ４に受信回路６が形成され、第３の半導体チップ７に一次側コイルＬ１及び二次側コイルＬ２が形成される。また、第１の半導体チップ３には、一次側コイルＬ１と接続されるパッドが形成され、第２の半導体チップ４には、二次側コイルＬ２と接続されるパッドが形成され、第３の半導体チップ７には一次側コイルＬ１に接続されるパッド及び二次側コイルＬ２に接続されるパッドが形成される。そして、送信回路５はパッド及びボンディングワイヤＷを介して第３の半導体チップ７上に形成された一次側コイルＬ１の一端と接続され、受信回路６はパッド及びボンディングワイヤＷを介して第３の半導体チップ７上に形成される二次側コイルＬ２の一端と接続される。また、一次側コイルＬ１の他端は、第１の半導体チップ３に形成されたパッドとボンディングワイヤＷとを介して送信回路５側の接地配線と接続され、二次側コイルＬ２の他端は、第２の半導体チップ４に形成されたパッドとボンディングワイヤＷとを介して受信回路６側の接地配線と接続される。なお、図５に示す例では、一次側コイルＬ１と二次側コイルＬ２は、１つの半導体チップ内において上下方向に積層される第１の配線層と第２の配線層を用いて形成される。
図６、図７に示す例は、送信回路５及び一次側コイルＬ１が第１の半導体チップ３に形成され、受信回路６及び二次側コイルＬ２が第２の半導体チップ４に形成される例である。図６、図７に示す例は、第１の半導体チップ３と第２の半導体チップ４とが積層される。また、図６、図７に示す例では、積層された状態において、一次側コイルＬ１の中心位置と二次側コイルＬ２の中心位置とが同一直線上になるように第１の半導体チップ３及び第２の半導体チップ４が配置される。
図８に示す例は、同一の半導体基板８上に送信回路５、受信回路６、一次側コイルＬ１及び二次側コイルＬ２が形成されるものである。図８に示す例では、一次側コイルＬ１と二次側コイルＬ２は、上下方向に積層される第１の配線層と第２の配線層を用いて形成される。そして、送信回路５が配置される領域と受信回路６が配置される領域は、半導体基板８に形成される絶縁層により互いに絶縁される。ここで、半導体基板８の断面図を図９、図１０に示す。図９に示す例では、送信回路５が形成される領域と受信回路６が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイルＬ１及び二次側コイルＬ２は受信回路６が形成される領域に設けられる。一方、図１０に示す例では、送信回路５が形成される領域と受信回路６が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイルＬ１及び二次側コイルＬ２は送信回路５が形成される領域に設けられる。
上記説明より、本実施の形態にかかる信号伝達システムは、通信に用いるトランスを半導体チップ上に形成する。このとき、一次側コイルＬ１と二次側コイルＬ２は、互いの中心位置が同一直線上に配置されていれば良く、トランスが形成される領域に制限はない。なお、上記説明では、半導体チップ上に形成される回路は送信回路５及び受信回路６のみを示したが、送信回路５及び受信回路６以外の回路が半導体チップ上に形成されていても良い。
続いて、本実施の形態にかかる信号伝達システムの詳細について説明する。実施の形態１にかかる信号伝達システムのブロック図を図１１に示す。図１１に示すように、実施の形態１にかかる信号伝達システムは、送信回路５、受信回路６、トランス１０を有する。送信回路５は、第２の電源系に属する第２の電源に基づき動作する。第２の電源は、高電位側電圧（例えば、第２の電源電圧ＶＤＤ２）と低電位側電圧（例えば、第２の接地電圧ＧＮＤ２）とを含む。一方、受信回路６は、第１の電源系に属する第１の電源に基づき動作する。第１の電源は、高電位側電圧（例えば、第１の電源電圧ＶＤＤ１）と低電位側電圧（例えば、第１の接地電圧ＧＮＤ１）とを含む。
送信回路５は、送信バッファ２０を有する。送信バッファ２０は、入力データＶｉｎを受けて、入力データＶｉｎに所定の振幅を有するパルス信号を重畳して第１の送信信号Ｖ１を出力する。
トランス１０は、一次側コイルＬ１及び二次側コイルＬ２を有する。一次側コイルＬ１の一端は送信バッファ２０の出力端子に接続され、一次側コイルＬ１の他端は第２の接地電圧ＧＮＤ２が供給される送信回路５側の接地配線に接続される。二次側コイルＬ２の一端は、送信回路のノイズ除去部３１に接続され、二次側コイルＬ２の他端は第１の接地電圧ＧＮＤ１が供給される受信回路６側の接地配線に接続される。ここで、一次側コイルＬ１と二次側コイルＬ２との間には寄生容量Ｃｐが形成されるものとする。この寄生容量Ｃｐは、一次側コイルＬ１を構成する金属配線と、二次側コイルＬ２を構成する金属配線と、の間に充填される絶縁体を誘電体膜とするコンデンサである。以下、他の実施の形態においても寄生容量Ｃｐは同様の構成により形成されるものとする。
受信回路６は、ノイズ除去部３１、受信バッファ２２を有する。実施の形態１では、ノイズ除去部３１として低域除去フィルタを用いる。低域除去フィルタ２１は、第１の電源電圧ＶＤＤ１及び第１の接地電圧ＧＮＤ１を電源として動作し、二次側コイルＬ２を介して得られる第１の受信信号Ｖ２の低周波成分（ノイズ）を除去して、伝達用信号Ｖ２ａを生成する。受信バッファ２２は、第１の電源電圧ＶＤＤ１及び第１の接地電圧ＧＮＤ１を電源として動作し、伝達用信号Ｖ２ａを後段に接続される回路に伝達する。なお、実施の形態１にかかる受信バッファ２２は、伝達用信号Ｖ２ａに重畳されるパルス信号に基づきデータの再生処理を行っても良い。しかし、実施の形態１では、説明を簡単にするために、受信バッファ２２は、単に後段回路に伝達用信号を伝える機能のみの説明とする。
ここで、実施の形態１にかかる低域除去フィルタ２１の詳細な構成について説明する。低域除去フィルタ２１の詳細な回路を含む信号伝達システムのブロック図を図１２に示す。なお、図１２において、低域除去フィルタ２１以外の部分については図１１において説明したものと同じであるためここでは説明を省略する。
図１２に示すように、低域除去フィルタは、抵抗Ｒ１ｈ、Ｒ２ｈ、コンデンサＣｈを有する。抵抗Ｒ１ｈ、Ｒ２ｈは、第１の電源電圧ＶＤＤ１が供給される電源配線と第１の接地電圧ＧＮＤが供給される接地配線との間に直列に接続される。そして、抵抗Ｒ１ｈと抵抗Ｒ２ｈとが互いに接続される接続点にはコンデンサＣｈの一端と受信バッファ２２の入力端子とが接続される。コンデンサＣｈの他端は、二次側コイルＬ２の一方の端子と接続される。低域除去フィルタ２１は、コンデンサＣｈと抵抗Ｒ１ｈ、Ｒ２ｈの合成抵抗とにより決定されるカットオフ周波数以下の周波数を有する信号の信号レベルを低減して受信バッファ２２に伝達する。ここで、実施の形態１では、低域除去フィルタ２１のカットオフ周波数は、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との相対的な電位差の変動周期により生じる電源間ノイズの信号レベルを十分に低減できる周波数に設定する。
続いて、実施の形態１にかかる信号伝達システムの動作について説明する。実施の形態１にかかる信号伝達システムの動作を示すタイミングチャートを図１３に示す。図１３に示すタイミングチャートは、実施の形態１にかかる信号伝達システムの動作を示す一例であって、従来の信号伝達システムでは信号の誤伝達が生じる電源間ノイズが発生した場合の例である。
図１３に示すように、実施の形態１にかかる信号伝達システムでは、第１の送信信号Ｖ１は、第２の接地電圧ＧＮＤ２を基準に生成される。そのため、第１の送信信号Ｖ１のロウレベル（例えば、第２の接地電圧ＧＮＤ２の電圧）に変動は生じない。このような場合において、図１３のＧＮＤ２−ＧＮＤ１において示すような相対的な電位変動（以下、電源間ノイズと称す）が第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２に生じた場合、第１の受信信号Ｖ２は、電源間ノイズの逆相の信号に第１の送信信号Ｖ１に基づき二次側コイルＬ２で生成されたパルス信号が重畳された波形となる。図１３に示す例では、電源間ノイズの振幅が受信バッファ２２の閾値電圧Ｖｔｈ（受信バッファ２２が出力する信号の論理レベルが反転する電圧）を上回っている。
そして、実施の形態１にかかる信号伝達システムでは、第１の受信信号Ｖ２を低域除去フィルタ２１に入力し、低域除去フィルタ２１において電源間ノイズの信号レベル（振幅を）減衰させる。これによって、低域除去フィルタ２１から出力される伝達用信号Ｖ２ａのロウレベルの電位変動は受信バッファ２２の閾値電圧Ｖｔｈよりも小さくなる。この伝達用信号Ｖ２ａを受信バッファ２２に入力することで、受信バッファ２２から出力される出力データＶｏｕｔのロウレベルと第１の接地電圧ＧＮＤ１との電位差は、変動幅がほぼゼロとなる。
上記説明より、実施の形態１にかかる信号伝達システムでは、受信回路６のノイズ除去部（例えば、低域除去フィルタ２１）において電源間ノイズの信号レベルを低減する。これにより、実施の形態１にかかる信号伝達システムでは、受信バッファ２２に電源間ノイズの影響が及ぶことを防止する。つまり、実施の形態１にかかる信号伝達システムでは、低域除去フィルタ２１を設けることで電源間ノイズが発生した場合においても信号の誤伝達を防止することが可能になる。
自動車用のモーター駆動装置、エアコンや冷蔵庫等のコンプレッサ又はＡＣアダプタ等では制御信号を生成する半導体装置（例えば上記説明における送信回路）とモータードライバ等の被制御装置との間に１００Ｖオーダーの電源電圧又は接地電圧の電位差が生じることがある。このような大きな電位差に基づき発生する電源間ノイズは、トランスの寄生容量Ｃｐが小さく、電源間ノイズが電源間の電位差に比べて十分に小さくなったとしてもなお信号伝達処理に影響を及ぼす程度の大きさを有する。そのため、実施の形態１にかかる信号伝達システムのように受信回路６において電源間ノイズを低減し、信号の誤伝達を防止する効果は大きい。
実施の形態２
実施の形態２にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１にかかる信号伝達システムにおいて説明した要素については、実施の形態１にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
まず、実施の形態２にかかる信号伝達システムの実装状態を示す模式図を図１４に示す。図１４に示す実装例は、図１において示した信号伝達システムの実装例のトランスをコンデンサに変更したものである。つまり、実施の形態２にかかる信号伝達システムは、交流結合素子としてコンデンサを用いた実施例である。
実施の形態２にかかる信号伝達システムにおいて信号伝達に用いられるコンデンサは、異なる配線層に形成された金属配線（図１４の電極Ｃｅ１、Ｃｅ２）をコンデンサの２つの電極として用い、当該金属配線の間に充填される絶縁体（例えば、層間絶縁膜）を誘電体として用いたものである。
続いて、実施の形態２にかかる信号伝達システムのブロック図を図１５に示す。図１５に示すように、実施の形態２にかかる信号伝達システムでは、送信バッファ２０の出力端子がコンデンサＣｃの第１の電極Ｃｅ１に接続され、低域除去フィルタ２１の入力端子がコンデンサＣｃの第２の電極Ｃｅ２に接続される。
このように、コンデンサＣｃを交流結合素子として送信回路５と受信回路６とを接続した場合、コンデンサＣｃによって電源間ノイズが発生する。しかし、実施の形態２にかかる信号伝達システムにおいても、実施の形態１と同様に、受信バッファ２２の前段に低域除去フィルタ２１を設けることで電源間ノイズの信号レベルを低減することができる。つまり、実施の形態２に示す信号伝達システムにおいても、実施の形態１と同様に、信号の誤伝達を防止することができる。
実施の形態３
実施の形態３にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１にかかる信号伝達システムにおいて説明した要素については、実施の形態１にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態３にかかる信号伝達システムのブロック図を図１６に示す。図１６に示すように、実施の形態３にかかる信号伝達システムの受信回路６ａは、負荷に対する電源供給を制御する電源スイッチとして機能する。受信回路６ａは、低域除去フィルタ２１、受信バッファ２２、パワートランジスタＱ１を有する。パワートランジスタＱ１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等の高耐圧・高出力電流特性を有するトランジスタを用いる。パワートランジスタＱ１は、第１の電源電圧（例えば、高電源電圧ＨＶＤＤ）が供給される高圧配線にコレクタが接続され、エミッタが負荷に接続される。また、パワートランジスタＱ１のゲートは、受信バッファ２２の出力に接続される。このパワートランジスタＱ１のエミッタには、負荷に対する電源電圧となる基準電圧ＶＥが発生する。この基準電圧ＶＥは、受信回路６ａの動作において実施の形態１、２における第１の接地電圧ＧＮＤ１に対応するものである。
実施の形態３では、低域除去フィルタ２１は、高電源電圧ＨＶＤＤと基準電圧ＶＥとに基づき動作する。低域除去フィルタ２１の構成は、図１２において説明したものと実質的に同じものである。実施の形態３における受信バッファ２２は、高電源電圧ＨＶＤＤと基準電圧ＶＥとに基づき動作する。実施の形態３では、受信バッファ２２として、例えば、ヒステリシスコンパレータを用いる。ヒステリシスコンパレータは、低域除去フィルタ２１において生成される伝達用信号Ｖ２ａの信号レベルに応じて出力をハイレベル又はロウレベルとする。より具体的には、本実施の形態において用いるヒステリシスコンパレータは、上側閾値電圧Ｖｈｔ１と下側閾値電圧Ｖｔｈ２とが設定され、伝達用信号Ｖ２ａの信号レベルが上側閾値電圧Ｖｈｔ１を上回った場合には出力をロウレベルからハイレベルに切り換え、下側閾値電圧Ｖｔｈ２を下回った場合には出力をハイレベルからロウレベルに切り換える。
また、実施の形態３では、トランス１０の二次側コイルＬ２の一端は、低域除去フィルタ２１に接続され、他端は、パワートランジスタＱ１のエミッタに接続される。
なお、実施の形態３における受信回路６ａにより駆動される負荷としては、モーター（電動機）、照明などがある。負荷は基準電圧ＶＥと第１の接地電圧ＧＮＤ１との間において動作するものとする。
続いて、実施の形態３にかかる信号伝達システムの動作について説明する。実施の形態３にかかる受信回路６ａでは、パワートランジスタＱ１のオンとオフとが切り替わると基準電圧ＶＥの電位が変動する。つまり、送信回路５側の第２の接地電圧ＧＮＤ２と受信街路の基準電圧ＶＥとの相対的な電位差が動的に変動する。実施の形態３にかかる信号伝達システムの動作を示すタイミングチャートを図１７に示す。
図１７に示すように、実施の形態３にかかる信号伝達システムでは、入力データＶｉｎとしてＰＷＭ信号が入力される。このＰＷＭ信号は、数十ＭＨｚの帯域に複数の中心帯域を有する信号である。そして、送信回路５の送信バッファ２０は、ＰＷＭ信号とクロック信号ＣＬＫとに応じて第１の送信信号Ｖ１を生成する。クロック信号は１００ＭＨｚに中心帯域を有する信号である。そして、この第１の送信信号Ｖ１は、トランス１０を介して受信回路６ａに送信される。受信回路６ａでは、トランス１０の二次側コイルＬ２において生成された第１の受信信号Ｖ２を受信する。
このとき第２の接地電圧ＧＮＤ２と基準電圧ＶＥとの間には図１７のＶＥ−ＧＮＤ２で示される相対的な電位変動が生じる。この相対的な電位変動は、約１ｋＨｚに中心帯域を有する。電源間の相対的な電位変動に起因して、第１の受信信号Ｖ２は、第２の接地電圧ＧＮＤ２に対してＶ２−ＧＮＤ２で示す振幅中心電位の揺れを生じ、基準電圧ＶＥに対してはＶ２−ＶＥで示す振幅中心電位の揺れを生じる。この振幅中心電位の揺れが電源間ノイズとなる。
そして、受信回路６ａでは、低域除去フィルタ２１において第１の受信信号Ｖ２の低周波成分（例えば電源間ノイズ）の信号レベルを低減して伝達用信号Ｖ２ａを生成する。この伝達用信号Ｖ２ａでは、電源間ノイズの周波数帯である１ｋＨｚの信号成分のレベルが第２の受信信号Ｖ２に比べ大幅に小さくなっている。そして、この伝達用信号Ｖ２ａの振幅中心の振幅は、受信バッファ２２の上側閾値電圧Ｖｔｈ１と下側閾値電圧Ｖｔｈ２との間に十分に収まるものとなる。これにより、受信バッファ２２は、本来第１の受信信号Ｖ２として受信すべきパルス信号に基づき入力データＶｉｎを再現した出力データＶｏｕｔを得ることができる。受信バッファ２２により再生されたＰＷＭ信号は、基準電圧ＶＥに対して振幅が変動しないため、パワートランジスタＱ１は、このＰＷＭ信号に基づき正常に動作することが可能になる。
上記説明より、実施の形態３においても、受信回路６ａがノイズ除去部（例えば、低域除去フィルタ２１）を有することで、第２の接地電圧ＧＮＤ２と基準電圧ＶＥとの間の相対的な電位差に起因する電源間ノイズを生じた場合であっても信号伝達の信頼性を向上させることが可能になる。
特に、受信回路６ａでは、受信回路６ａの基準電圧ＶＥがパワートランジスタＱ１のオンオフの切り替わりに応じて動的に変動するため、電源間ノイズが大きくなりやすい。このような場合においては、低域除去フィルタ２１が電源間ノイズの信号レベルを低減することで得られる信号伝達の信頼性の向上の効果は大きい。
また、パワートランジスタＱ１を入力データＶｉｎに応じて正確に制御することは、機器の安全性及び信頼性の向上を実現するためには非常に重要になる。例えば、信号の誤伝達が生じて長期間の間パワートランジスタＱ１がオンした場合、負荷には過大な電流が流れ続け、モーターの破損、モーターが停止できないことに起因する火災・事故が発生することがある。このような、機器の損傷や事故を防止するためにパワートランジスタＱ１を正確に制御することは非常に重要になる。
実施の形態４
実施の形態４にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１にかかる信号伝達システムにおいて説明した要素については、実施の形態１にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
まず、実施の形態４にかかる信号伝達システムの実装状態を示す模式図を図１８、１９に示す。図１８に示す実装例では、第２の半導体チップ４側に２つのトランスが設けられ、図１９に示す実装例では、第１の半導体チップ３側に２つのトランスが設けられる。２つのトランスは、第１の一次側コイルＬ１１及び第１の二次側コイルＬ１２を有する第１のトランスと、第２の一次側コイルＬ２１及び第２の二次側コイルＬ２２を有する第２のトランスと、により構成される。第１の一次側コイルＬ１１及び第２の一次側コイルＬ２１は、それぞれ一方の端子が第２の接地電圧ＧＮＤ２が供給される受信回路５ａの接地配線に接続され、他方の端子がそれぞれ対応する送信回路５ａの送信ノードに接続される。第１の二次側コイルＬ１２及び第２の二次側コイルＬ２２は、それぞれ一方の端子が第１の接地電圧ＧＮＤ１が供給される受信回路６ｂの接地配線に接続され、他方の端子がそれぞれ対応する受信回路６ｂの受信ノードに接続される。
次に、実施の形態４にかかる信号伝達システムのブロック図を図２０に示す。図２０に示すように、実施の形態４にかかる信号伝達システムでは、送信回路５ａ、第１の交流結合素子（例えば、トランス１０ａ）、第２の交流結合素子（例えば、トランス１０ｂ）、受信回路６ｂを有する。トランス１０ａは第１の一次側コイルＬ１１及び第１の二次側コイルＬ１２により構成され、トランス１０ｂは第２の一次側コイルＬ２１及び第２の二次側コイルＬ２２により構成される。また、トランス１０ａ、１０ｂは、対応する２つのコイルの間に寄生容量Ｃｐがそれぞれ形成されるものとする。
送信回路５ａは、送信バッファ２３ａ、２３ｂを有する。送信バッファ２３ａは、第１の入力データＶｉｎ１に応じて第１の送信信号Ｖ１１を生成する。そして、送信バッファ２３ａは、第１の送信信号Ｖ１１に基づきトランス１０ａの第１の一次側コイルＬ１１を駆動する。本実施の形態では、送信バッファ２３ａは、第１の入力データＶｉｎ１が第１の論理レベル（例えばハイレベル）のときにパルス信号を出力するものとする。送信バッファ２３ｂは、第２の入力データＶｉｎ２に応じて第２の送信信号Ｖ２１を生成する。そして、送信バッファ２３ｂは、第２の送信信号Ｖ２１に基づきトランス１０ｂの第１の一次側コイルＬ２１を駆動する。本実施の形態では、送信バッファ２３ｂは、第２１の入力データＶｉｎ２が第２の論理レベル（例えばロウレベル）のときにパルス信号を出力するものとする。送信バッファ２３ａ、２３ｂは、第２の電源電圧ＶＤＤ２及び第２の接地電圧ＧＮＤ２に基づき動作する。
なお、本実施の形態では第１の入力データＶｉｎ１と第２の入力データＶｉｎ２は、実質的に同じものとする。しかし、第１の入力データＶｉｎ１と第２の入力データＶｉｎ２とを互いに反転した論理の信号とし、送信バッファ２３ａ、２３ｂは、対応する入力データがハイレベルのときにパルス信号を出力するものとしても良い。
受信回路６ｂは、ノイズ除去部（例えば、差動増幅器２４）、受信バッファ２５を有する。差動増幅器２４は、第１の電源電圧ＶＤＤ１及び第１の接地電圧ＧＮＤ１に基づき動作する。また、差動増幅器２４は、２つの入力信号に含まれる交流成分のうち同相の信号成分を差動増幅器が備える同相除去比（ＣＭＲＲ：Common-Mode Rejection Raito）に基づき低減する。差動増幅器２４は、トランス１０ａの第１の二次側コイルＬ１２を介して受信される第１の受信信号Ｖ１２が正転入力端子に入力され、トランス１０ｂの第２の二次側コイルＬ２２を介して受信される第２の受信信号Ｖ２２が反転入力端子に入力される。そして、差動増幅器２４は、２つの入力端子にて受信した信号の電位差に基づき第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａを出力する。なお、差動増幅器２４が出力する第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａは、振幅中心電位に対して互いに反転したパルス信号を有する。
ここで、差動増幅器２４の詳細な回路構成について説明する。差動増幅器２４の回路の一例を図２１に示す。図２１に示す例では、差動増幅器２４は、ＮＭＯＳトランジスタＮ１〜Ｎ３、負荷抵抗ＲＬ１、ＲＬ２を有する。ＮＭＯＳトランジスタＮ１は、ソースに第１の接地電圧ＧＮＤ１が供給され、ドレインがＮＭＯＳトランジスタＮ２、Ｎ３のドレインに接続される。また、ＮＭＯＳトランジスタＮ１のゲートには定電圧Ｖｃｏｎｔが与えられる。つまり、ＮＭＯＳトランジスタＮ１は差動増幅器２４の動作電流源として機能する。ＮＭＯＳトランジスタＮ２、Ｎ３は差動対を構成する。ＮＭＯＳトランジスタＮ２のゲートは差動増幅器２４の正転入力端子に対応し、ＮＭＯＳトランジスタＮ３のゲートは差動増幅器２４の反転入力端子に対応する。ＮＭＯＳトランジスタＮ２のドレインは、負荷抵抗ＲＬ１を介して第１の電源電圧ＶＤＤ１が供給される。そして、ＮＭＯＳトランジスタＮ２のドレインは、反転出力端子となっており、第２の伝達用信号Ｖ２２ａが出力される。ＮＭＯＳトランジスタＮ３のドレインは、負荷抵抗ＲＬ２を介して第１の電源電圧ＶＤＤ１が供給される。そして、ＮＭＯＳトランジスタＮ３のドレインは、正転出力端子となっており、第１の伝達用信号Ｖ１２ａが出力される。
受信バッファ２５は、第１の電源電圧ＶＤＤ１及び第１の接地電圧ＧＮＤ１に基づき動作する。受信バッファ２５は、例えばヒステリシスコンパレータであって、第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａに基づき入力データを再生した出力データを生成する。より具体的には、受信バッファ２５は、第１の伝達用信号Ｖ１２ａと第２の伝達用信号Ｖ２２ａとの電位差（Ｖ２１ａ−Ｖ２２ａの値）が正であれば出力データＶｏｕｔの値をハイレベルとし、負であれば出力データＶｏｕｔの値をロウレベルとする。
続いて、実施の形態４にかかる信号伝達システムの動作について説明する。実施の形態４にかかる信号伝達システムの動作を示すタイミングチャートを図２２に示す。図２２に示すように、実施の形態４にかかる信号伝達システムでは、第１の送信信号Ｖ１１と第２の送信信号Ｖ２１とでは、パルス信号が重畳される期間が異なる。また、第１の送信信号Ｖ１１と第２の送信信号Ｖ２１は、第２の接地電圧ＧＮＤ２に対してロウレベルの電圧が変動しない。
一方、図２２に示す例では、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間にＧＮＤ２−ＧＮＤ１において示される相対的な電位の変動が生じる。この相対的な電位の変動に基づき生じた電源間ノイズＶｎｏｉｓｅは、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２に重畳される。そのため、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２のロウレベルは第１の接地電圧ＧＮＤ２に対して電源間ノイズＶｎｏｉｓｅに応じた変動を生じる。この電源間ノイズＶｎｏｉｓｅの大きさは、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも大きくなる。
そして、実施の形態４にかかる信号伝達システムでは、差動増幅器２４が第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２に基づき第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａを生成する。ここで、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２に重畳される電源間ノイズＶｎｏｉｓｅは、トランス１０ａ、１０ｂを構成するコイルの他方の端子がともに同じ関係にある電源系に接続されているため、同位相かつ同振幅レベルとなる。このとき、差動増幅器２４は、同相除去比ＣＭＲＲに基づきこの電源間ノイズＶｎｏｉｓｅの信号レベルを減衰させる。減衰後の電源間ノイズの大きさはＶｎｏｉｓｅ×ＣＭＲＲとなる。
このように、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２が差動増幅器２４を介することで、第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａの電源間ノイズの振幅は、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも大きくなる。これにより、受信バッファ２５は、電源間ノイズＶｎｏｉｓｅの影響を受けることなく第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａにより伝達されるパルス信号に基づき入力データＶｉｎ１、Ｖｉｎ２を再生した出力データＶｏｕｔを得ることができる。
上記説明より、実施の形態４にかかる信号伝達システムにおいても、ノイズ除去部（例えば、差動増幅器２４）を設けることで、電源間ノイズの影響を低減して受信バッファ２５によるデータ再生処理の信頼性を向上させることができる。
また、一般的に、差動増幅器の同相除去比は、１００分の１〜１０００分の１程度ある。つまり、差動増幅器は、同相の信号成分の振幅を１００分の１〜１０００分の１程度に減衰する効果を有する。一方、一次の低域除去フィルタでは、１００分の１〜１０００分の１程度の信号減衰効果を得るためには、除去対象の信号成分の周波数に対して１００倍〜１０００倍の周波数のカットオフ周波数を設定する必要がある。そのため、一次の低域除去フィルタを使用した場合、伝達する信号（例えばパルス信号）の周波数と除去対象の信号成分との周波数が近い場合、十分な振幅減衰効果を得ることができない場合がある。しかし、差動増幅器をノイズ除去部に用いた場合、差動増幅器は除去対象となっている信号成分と伝達する信号成分との周波数の関係にかかわらず、同位相の信号成分に対して高い振幅減衰効果を得ることができる。そのため、ノイズ除去部に差動増幅器を用いることで、除去対象の信号の周波数にかかわらず任意の伝達信号の周波数を設定できるため、信号伝達システムの設計の自由度を向上させることができる。
なお、実施の形態４にかかる受信回路６ａは、交流結合素子としてコンデンサを利用した場合であっても適用可能である。交流結合素子としてコンデンサを利用した場合における信号伝達システムの実装状態を示す模式図を図２３に示す。図２３に示すように、実施の形態４の第１の変形例では、トランス１０ａとトランス１０ｂが電極Ｃｅ１ａと電極Ｃｅ２ａとを有する第１のコンデンサＣｃａと、電極Ｃｅ１ｂと電極Ｃｅ２ｂとを有する第２のコンデンサＣｃｂに置き換えられている。また、実施の形態４にかかる第１の変形例にかかる信号伝達システムのブロック図を図２４に示す。図２４に示すように、第１の変形例では、トランス１０ａ及びトランス１０ｂが第１のコンデンサ１１ａ及び第２のコンデンサ１１ｂに置き換えられる。
このように、トランスをコンデンサに置き換えた場合であっても、コンデンサを介して送受信される信号はトランスを用いた実施の形態４にかかる信号伝達システムと同じになるため、上記説明した電源間ノイズの振幅減衰効果を同様に得ることができる。
また、実施の形態４にかかる第２の変形例にかかる信号伝達システムのブロック図を図２５に示す。図２５に示すように、実施の形態４の第２の変形例では、ノイズ除去部３１を有する受信回路６ｃを示す。ノイズ除去部３１は、低域除去フィルタ２１及び差動増幅器２４を有する。低域除去フィルタ２１は、差動増幅器２４の正転入力端子と第１の二次側コイルＬ１２の一端との間と、差動増幅器２４の反転入力端子と第２の二次側コイルＬ２２の一端との間と、にそれぞれ設けられる。このように、差動増幅器２４の前段に低域除去フィルタ２１を設けることで、差動増幅器２４には、低域除去フィルタ２１により減衰された電源間ノイズが入力される。これにより、実施の形態４の第２の変形例にかかる信号伝達システムでは、第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａの電源間ノイズの大きさをさらに小さくすることが可能になる。
実施の形態５
実施の形態５にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態５にかかる信号伝達システムのブロック図を図２６に示す。図２６に示すように、実施の形態５にかかる信号伝達システムは、実施の形態４にかかる信号伝達システムの送信回路５ａを送信回路５ｂに置き換えたものである。送信回路５ｂは、送信バッファ２６として差動増幅器２６を有する。差動増幅器２６は、第２の電源電圧ＶＤＤ２及び第２の接地電圧ＧＮＤ２に基づき動作する。差動増幅器２６は、第１の入力データＶｉｎ１と第２の入力データＶｉｎ２との電位差に基づき、所定の振幅を有するパルス信号が重畳された第１の送信信号Ｖ１１及び第２の送信信号Ｖ２１を生成する。ここで、実施の形態５では、第１の入力データＶｉｎ１と第２の入力データＶｉｎ２は、互いに反転する信号とする。また、第１の送信信号Ｖ１１及び第２の送信信号Ｖ２１は振幅中心電位に対して互いに逆の振幅方向を有するパルス信号が重畳される信号であるものとする。
続いて、実施の形態５にかかる信号伝達システムの動作について説明する。実施の形態５にかかる信号伝達システムの動作を示すタイミングチャートを図２７に示す。図２７に示すように、実施の形態５にかかる信号伝達システムでは、第１の送信信号Ｖ１１に振幅中心電位に対して正の方向に振れるパルス信号が重畳される期間に第２の送信信号Ｖ２１には振幅中心電位に対して負の方向に振れるパルス信号が重畳される。また、第１の送信信号Ｖ１１に振幅中心電位に対して負の方向に振れるパルス信号が重畳される期間に第２の送信信号Ｖ２１には振幅中心電位に対して正の方向に振れるパルス信号が重畳される。また、第１の送信信号Ｖ１１と第２の送信信号Ｖ２１は、第２の接地電圧ＧＮＤ２に対して振幅中心電位が変動しない。
一方、図２７に示す例では、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間にＧＮＤ２−ＧＮＤ１において示される相対的な電位の変動が生じる。この相対的な電位の変動に基づき生じた電源間ノイズＶｎｏｉｓｅは、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２に重畳される。そのため、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２の振幅中心電位は第１の接地電圧ＧＮＤ１に対して電源間ノイズＶｎｏｉｓｅに応じた変動を生じる。この電源間ノイズＶｎｏｉｓｅの大きさは、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも大きくなる。
そして、実施の形態５にかかる信号伝達システムでは、差動増幅器２４が第１の受信信号Ｖ２３及び第２の受信信号Ｖ２２に基づき第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａを生成する。ここで、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２に重畳される電源間ノイズＶｎｏｉｓｅは、トランス１０ａ、１０ｂを構成するコイルの他方の端子がともに同じ関係にある電源系に接続されているため、同位相かつ同振幅レベルとなる。このとき、差動増幅器２４は、同相除去比ＣＭＲＲに基づきこの電源間ノイズＶｎｏｉｓｅの信号レベルを減衰させる。減衰後の電源間ノイズの大きさはＶｎｏｉｓｅ×ＣＭＲＲとなる。
このように、第１の受信信号Ｖ１２及び第２の受信信号Ｖ２２が差動増幅器２４を介することで、第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａの電源間ノイズの振幅は、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも小さくなる。これにより、受信バッファ２５は、電源間ノイズＶｎｏｉｓｅの影響を受けることなく第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａにより伝達されるパルス信号に基づき入力データＶｉｎ１、Ｖｉｎ２を再生した出力データＶｏｕｔを得ることができる。
上記説明より、実施の形態５にかかる信号伝達システムでは、送信回路５ｂが出力する信号形式が実施の形態４にかかる信号伝達システムから変更されたが、受信回路６ｂにおいては実施の形態４と同じ同位相の電源間ノイズが生じる。そのため、実施の形態４と同様にノイズ除去部（例えば、差動増幅器２４）を設けることで、電源間ノイズの影響を低減して受信バッファ２５によるデータ再生処理の信頼性を向上させることができる。
また、実施の形態５においても、交流結合素子としてコンデンサを用いることが可能である。そこで、実施の形態５の信号伝達システムにおいて交流結合素子としてコンデンサを利用した変形例のブロック図を図２８に示す。図２８に示すように、図２６において示したブロック図のトランス１０ａ、１０ｂをコンデンサ１１ａ、１１ｂに置き換えることで実施の形態５にかかる信号伝達システムの変形例を実現することができる。
実施の形態６
実施の形態６にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４、５にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４、５にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態６にかかる信号伝達システムのブロック図を図２９に示す。図２９に示すように、実施の形態６にかかる信号伝達システムは、実施の形態１にかかる信号伝達システムの受信回路６を受信回路６ｄに置き換えたものである。受信回路６ｄは、ノイズ除去部３２、受信バッファ２５を有する。受信バッファ２５は、実施の形態４において説明した受信バッファと同じものである。
ノイズ除去部３２は、差動増幅器２４、参照ノイズ生成部３２ａを有する。差動増幅器２４は、実施の形態４において説明した差動増幅器２４と同じものである。実施の形態７では、差動増幅器２４は、正転入力端子にトランス１０の二次側コイルＬ２により生成された第１の受信信号Ｖ２が入力され、反転入力端子に参照ノイズ生成部３２ａにおいて生成された参照ノイズ信号Ｖ３ｒが入力される。
参照ノイズ生成部３２ａ、レプリカコンデンサＣｒ、抵抗Ｒ３ｒを有する。レプリカコンデンサＣｒは、トランス１０の一次側コイルＬ１と二次側コイルＬ２との間に形成される寄生容量Ｃｐと実質的に同じ容量値を有する。レプリカコンデンサＣｒは、一方の端子が第２の接地電圧ＧＮＤ２が供給される送信回路５の接地配線に接続され、他方の端子が差動増幅器２４の反転入力端子に接続される。抵抗Ｒ３ｒは、トランス１０の二次側コイルＬ２の寄生抵抗値と実質的に同じ抵抗値を有する。抵抗Ｒ３ｒは、一方の端子が第１の接地電圧ＧＮＤ１が供給される受信回路の接地配線に接続され、他方の端子がレプリカコンデンサＣｒの他方の端子に接続される。抵抗Ｒ３ｒは、レプリカコンデンサＣｒと差動増幅器２４の反転入力端子とを接続するノードに電圧値が第１の接地電圧ＧＮＤ１となるバイアス電圧を与える。
参照ノイズ生成部３２ａは、レプリカコンデンサＣｒと抵抗Ｒ３ｒとにより、電源間ノイズの発生原因となるトランス１０の寄生回路の等価回路を構成する。これにより、参照ノイズ生成部３２ａは、レプリカコンデンサＣｒの差動増幅器２４側の端子にトランス１０において発生する電源間ノイズと同位相かつ同振幅レベルを有する参照ノイズ信号Ｖ３ｒを生成する。
実施の形態６にかかる信号伝達システムでは、差動増幅器２４に同じ位相を有する二次側コイルＬ２を介して得られる第１の受信信号Ｖ２に重畳された電源間ノイズと参照ノイズ信号Ｖ３ｒとが入力される。そのため、差動増幅器２４は、実施の形態４の場合と同様に同相除去比に基づき第１の受信信号Ｖ２に重畳された電源間ノイズの振幅レベルを減衰させることが可能になる。つまり、実施の形態６の差動増幅器２４が出力する第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａは、実施の形態４の差動増幅器２４が出力するものと等価になる。
上記説明より、実施の形態６にかかる信号伝達システムでは、信号の伝達チャネルが１つ（例えば、トランスが１つ）の場合であっても、電源間ノイズと同位相の参照ノイズ信号Ｖ３ｒを生成する参照ノイズ生成部３２ａを設けることで、差動増幅器２４の同相除去比に基づく電源間ノイズの振幅レベルの低減が可能になる。
実施の形態７
実施の形態７にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４〜６にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４〜６にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態７にかかる信号伝達システムのブロック図を図３０に示す。図３０に示すように、実施の形態７にかかる信号伝達システムは、実施の形態１にかかる信号伝達システムの受信回路６を受信回路６ｅに置き換えたものである。受信回路６ｅは、ノイズ除去部３３、受信バッファ２５を有する。受信バッファ２５は、実施の形態４において説明した受信バッファと同じものである。
ノイズ除去部３３は、差動増幅器２４、参照ノイズ生成部３３ａを有する。差動増幅器２４は、実施の形態４において説明した差動増幅器２４と同じものである。実施の形態７では、差動増幅器２４は、正転入力端子にトランス１０の二次側コイルＬ２により生成された第１の受信信号Ｖ２が入力され、反転入力端子に参照ノイズ生成部３３ａにおいて生成された第２の参照ノイズ信号Ｖ４ｒａ（実施の形態６の参照ノイズ信号Ｖ３ｒに対応する信号）が入力される。
参照ノイズ生成部３３ａ、レプリカコンデンサＣｒ、レプリカコイルＬ３ｒ、増幅器２７を有する。本実施の形態におけるレプリカコンデンサＣｒは、トランス１０の一次側コイルＬ１と二次側コイルＬ２との間に形成される寄生容量Ｃｐよりも小さい容量値を有する。レプリカコンデンサＣｒは、一方の端子が第２の接地電圧ＧＮＤ２が供給される送信回路５の接地配線に接続され、他方の端子が増幅器２７の入力端子に接続される。レプリカコイルＬ３ｒは、トランス１０の二次側コイルＬ２よりもコイルの直径が小さく、二次側コイルＬ２と同一の構造を有する。また、レプリカコイルＬ３ｒは、二次側コイルＬ２と同一の中心点座標を有する位置に形成される。レプリカコイルＬ３ｒは、一方の端子が第１の接地電圧ＧＮＤ１が供給される受信回路の接地配線に接続され、他方の端子がレプリカコンデンサＣｒの他方の端子に接続される。増幅器２７は、レプリカコンデンサＣｒと差動増幅器２４の反転入力端子との間に設けられる。増幅器２７は、第１の電源電圧ＶＤＤ１と第１の接地電圧ＧＮＤ１とに基づき動作する。また、増幅器２７は、レプリカコンデンサＣｒ及びレプリカコイルＬ３ｒにより生成される第１の参照ノイズ信号Ｖ４ｒを増幅して第２の参照ノイズ信号Ｖ４ｒａを出力する。
参照ノイズ生成部３３ａは、レプリカコンデンサＣｒとレプリカコイルＬ３ｒとにより、電源間ノイズの発生原因となるトランス１０の寄生回路の等価回路を構成する。また、実施の形態７では、レプリカコンデンサＣｒとレプリカコイルＬ３ｒをトランス１０の対応する素子よりも小さくししているため、レプリカコンデンサＣｒとレプリカコイルＬ３ｒとにより生成される第１の参照ノイズ信号Ｖ４ｒは、トランス１０により発生する電源間ノイズよりも振幅が小さくなる。そこで、実施の形態７では、第１の参照ノイズ信号Ｖ４ｒを増幅器２７により増幅することで電源間ノイズと振幅レベルが等しくなる第２の参照ノイズ信号Ｖ４ｒａを生成する。これにより、参照ノイズ生成部３３ａは、レプリカコンデンサＣｒの差動増幅器２４側の端子にトランス１０において発生する電源間ノイズと同位相かつ同振幅レベルを有する参照ノイズ信号Ｖ４ｒａを生成する。
実施の形態６にかかる信号伝達システムでは、差動増幅器２４に同じ位相を有する二次側コイルＬ２を介して得られる第１の受信信号Ｖ２に重畳された電源間ノイズと参照ノイズ信号Ｖ４ｒａとが入力される。そのため、差動増幅器２４は、実施の形態４の場合と同様に同相除去比に基づき第１の受信信号Ｖ２に重畳された電源間ノイズの振幅レベルを減衰させることが可能になる。つまり、実施の形態７の差動増幅器２４が出力する第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａは、実施の形態４の差動増幅器２４が出力するものと等価になる。
また、実施の形態７では、レプリカコイルＬ３ｒを有することで、信号伝達システムの外部から混入する外来磁気変動への耐性を高める。レプリカコイルＬ３ｒは、二次側コイルＬ２と同一の中心座標を有する位置に形成される。そのため、二次側コイルＬ２に外来磁気変動に起因する外来ノイズが発生した場合に、レプリカコイルＬ３ｒにも二次側コイルＬ２と同じ位相の外来ノイズが発生する。つまり、実施の形態７では、第１の参照ノイズ信号Ｖ４ｒには、外来ノイズに起因する信号を反映した参照外来ノイズ信号を含む。この参照外来ノイズ信号は、第１の参照ノイズ信号Ｖ４ｒと同時に増幅されることで、差動増幅器２４の反転入力端子に達した時点において、二次側コイルＬ２で発生した外来ノイズと同位相かつ同振幅となる。そのため、実施の形態７では、差動増幅器２４において外来ノイズ成分も電源間ノイズと同様に減衰される。
上記説明より、実施の形態７にかかる信号伝達システムでは、参照ノイズ生成部３３ａにより実施の形態６と同様に信号伝達時の信頼性を向上させることができる。また、実施の形態７にかかる信号伝達システムでは、レプリカコンデンサＣｒの容量値を実施の形態６よりも小さくし、かつ、レプリカコイルＬ３ｒのコイル径をトランス１０の二次側コイルＬ２よりも小さくする。そして、実施の形態７では、これらレプリカコンデンサＣｒ及びレプリカコイルＬ３ｒにより生成される第１の参照ノイズ信号Ｖ４ｒを増幅して差動増幅器２４に出力する。レプリカコンデンサＣｒ及びレプリカコイルＬ３ｒは一般的に回路面積が大きいが、実施の形態７では、これら素子を小さく形成することが可能であるため、受信回路６ｅの回路面積を小さくすることが可能である。なお、実施の形態７では、増幅器２７を新たに設けるため、回路規模は大きくなると考えられるが、増幅器２７による回路面積増加分よりもレプリカコンデンサＣｒ及びレプリカコイルＬ３ｒの回路面積減少分の方が遙かに大きいため、全体の回路面積は小さくなる。
また、受信回路６ｅは、例えば、モーター等の電動機の近傍に実装されることがあるが、このような場合、モーターの磁界の変動に起因して外部磁界変動がトランスの動作に影響を及ぼす危険がある。しかし、実施の形態７では、レプリカコイルＬ３ｒを設けることで、外部磁界変動に起因して二次側コイルＬ２に発生する外来ノイズの影響をなくすことができる。このようにノイズを低減することで、受信回路６ｅの信頼性を格段に向上させることができる。
実施の形態８
実施の形態８にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４〜７にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４〜７にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態８にかかる信号伝達システムのブロック図を図３１に示す。図３１に示すように、実施の形態８にかかる信号伝達システムは、実施の形態１にかかる信号伝達システムの受信回路６を受信回路６ｆに置き換えたものである。受信回路６ｆは、ノイズ除去部３４、受信バッファ２５を有する。受信バッファ２５は、実施の形態４において説明した受信バッファと同じものである。
ノイズ除去部３４は、差動増幅器２４、参照ノイズ生成部３４ａを有する。差動増幅器２４は、実施の形態４において説明した差動増幅器２４と同じものである。実施の形態８では、差動増幅器２４は、正転入力端子にトランス１０の二次側コイルＬ２により生成された第１の受信信号Ｖ２が入力され、反転入力端子に参照ノイズ生成部３４ａにおいて生成された参照ノイズ信号Ｖ５ｒ（実施の形態６の参照ノイズ信号Ｖ３ｒに対応する信号）が入力される。
参照ノイズ生成部３４ａ、レプリカコンデンサＣｒ、レプリカコイルＬ３ｒ、増幅器２８、２９を有する。本実施の形態におけるレプリカコンデンサＣｒは、トランス１０の一次側コイルＬ１と二次側コイルＬ２との間に形成される寄生容量Ｃｐよりも小さい容量値を有する。レプリカコンデンサＣｒは、一方の端子が第２の接地電圧ＧＮＤ２が供給される送信回路５の接地配線に接続され、他方の端子が増幅器２８の入力端子に接続される。レプリカコイルＬ３ｒは、トランス１０の二次側コイルＬ２よりもコイルの直径が小さく、二次側コイルＬ２と同一の構造を有する。また、レプリカコイルＬ３ｒは、二次側コイルＬ２と同一の中心点座標を有する位置に形成される。レプリカコイルＬ３ｒは、一方の端子が第１の接地電圧ＧＮＤ１が供給される受信回路の接地配線に接続され、他方の端子が増幅器２９の入力端子に接続される。増幅器２８は、レプリカコンデンサＣｒと差動増幅器２４の反転入力端子との間に設けられる。
増幅器２８は、第１の電源電圧ＶＤＤ１と第１の接地電圧ＧＮＤ１とに基づき動作する。また、増幅器２８は、レプリカコンデンサＣｒにより生成される参照電源間ノイズ信号Ｖ５ｃｒを増幅して出力する。増幅器２９は、第１の電源電圧ＶＤＤ１と第１の接地電圧ＧＮＤ１とに基づき動作する。また、増幅器２９は、レプリカコイルＬ３ｒにより生成される参照外来ノイズ信号Ｖ５ｌｒを増幅して出力する。そして、増幅器２８、２９は、互いの出力を合成して参照ノイズ信号Ｖ５ｒを生成する。また、増幅器２８、２９は、互いに独立した増幅率を有する。なお、増幅器２８、２９の増幅率は同一であっても構わない。
上記説明より、実施の形態８にかかる参照ノイズ生成部３４ａは、実施の形態７にかかる参照ノイズ生成部３３ａの増幅器２７を、レプリカコンデンサＣｒとレプリカコイルＬ３ｒとにそれぞれ独立して設けたものに相当する。このようにすることで、レプリカコンデンサＣｒの容量値とレプリカコイルＬ３ｒのインダクタンス値とを独立して設定することが可能になる。そして、増幅器２８、２９によって、参照電源間ノイズ信号Ｖ５ｃｒと参照外来ノイズ信号Ｖ５ｌｒの大きさをそれぞれ設定することで、実施の形態７における参照ノイズ信号Ｖ４ｒａと等価な参照ノイズ信号Ｖ５ｒを得ることができる。つまり、実施の形態８にかかる参照ノイズ生成部３４ａは、実施の形態７にかかる参照ノイズ生成部３３ａよりも自由度の高い設計が可能となる。
ここで、実施の形態８にかかる信号伝達システムの実装概念図を図３２に示す。図３２に示すように、レプリカコイルＬ３ｒは、トランス１０の二次側コイルＬ２よりも直径が小さく設定される。そして、レプリカコンデンサＣｒとレプリカコイルＬ３ｒからの信号は、増幅器２８、２９において増幅され、差動増幅器２４に入力される。差動増幅器２４では、二次側コイルＬ２から入力される第１の受信信号Ｖ２から増幅器２８から入力される信号及び増幅器２９から入力される信号を引くことで第１の伝達用信号Ｖ１２ａ及び第２の伝達用信号Ｖ２２ａを生成する。なお、図３２に示す実装概念図では、説明のために、一次側コイルＬ１、二次側コイルＬ２及びレプリカコイルＬ３ｒをそれぞれ異なる位置に配置したが、実際に実装される状態では、一次側コイルＬ１、二次側コイルＬ２及びレプリカコイルＬ３ｒは中心位置が同一直線上に位置するように配置される。
実施の形態９
実施の形態９にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４〜８にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４〜８にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態９にかかる信号伝達システムのブロック図を図３３に示す。図３３に示すように、実施の形態９にかかる信号伝達システムは、実施の形態１にかかる信号伝達システムの受信回路６を受信回路６ｇに置き換えたものである。受信回路６ｇは、ノイズ除去部３５、受信バッファ２５を有する。受信バッファ２５は、実施の形態４において説明した受信バッファと同じものである。
ノイズ除去部３５は、実施の形態６のノイズ除去部３２の参照ノイズ生成部３２ａに代えてダミー交流結合素子（例えば、ダミートランス１０ｃ）を用いるものである。ダミートランス１０ｃは、一次側コイルＬ１ｄと二次側コイルＬ２ｄとにより構成される。このダミートランス１０ｃは、トランス１０と同一の構造を有するものである。そのため、ダミートランス１０ｃにおいても一次側コイルＬ１ｄと二次側コイルＬ２ｄとの間に寄生容量Ｃｐが存在する。
ダミートランス１０ｃの一次側コイルＬ１ｄは、一方の端子が第２の接地電圧ＧＮＤ２が供給される送信回路５の接地配線に接続され、他方の端子が開放端（オープン）となっている。なお、一次側コイルＬ１ｄの他方の端子には、第２の接地電圧ＧＮＤ２が供給されていても良く、また、バッファ等の素子が接続されていても構わない。ダミートランスの二次側コイルＬ２ｄは、一方の端子が第１の接地電圧ＧＮＤ１が供給される受信回路６ｇの接地配線に接続され、他方の端子が差動増幅器２４の反転入力端子に接続される。
ダミートランス１０ｃは、トランス１０と同様に寄生容量Ｃｐを有する。また、一次側コイルＬ１ｄがトランス１０の一次側コイルＬ１と同様に第２の接地電圧ＧＮＤ２を基準として動作し、二次側コイルＬ２ｄがトランス１０の二次側コイルと同様に第１の接地電圧ＧＮＤ１を基準として動作する。そのため、ダミートランス１０ｃの二次側コイルＬ２ｄの差動増幅器２４側の端子にはトランス１０で発生する電源間ノイズと同位相かつ同振幅を有する参照ノイズ信号が発生する。
差動増幅器２４に二次側コイルＬ２を介して得られる第１の受信信号Ｖ２と二次側コイルＬ２ｄにおいて生成される参照ノイズ信号とを入力することで、実施の形態９の差動増幅器２４は、実施の形態６の差動増幅器２４と同様に電源間ノイズの振幅レベルを低減することができる。
また、実施の形態９では、ダミートランス１０ｃは、トランス１０とは異なる領域に形成されるものとする。しかし、外来磁気変動が生じた場合、外来磁気変動の影響は近傍に形成されたダミートランス１０ｃとトランス１０とにほぼ同じ影響を及ぼす。つまり、実施の形態９では、ダミートランス１０ｃを設けることで、外来磁気変動に起因する外来ノイズに対してもダミートランス１０ｃとトランス１０とで同位相かつ同振幅のノイズが発生する。したがって、実施の形態９においても、実施の形態７、８と同様に外来ノイズに対する耐性を向上させることができる。
なお、実施の形態９にかかる信号伝達システムの構成は、トランスをコンデンサに変更した変形例においても適用可能である。そこで、実施の形態９の変形例にかかる信号伝達システムのブロック図を図３４に示す。図３４に示すように、実施の形態９の変形例にかかる信号伝達システムでは、受信回路６ｈが受信回路６ｆのノイズ除去部３５に対応するノイズ除去部３６を有する。ノイズ除去部３６では、ダミー交流結合素子１１ｃとしてコンデンサＣｃと同一形状を有するダミーコンデンサＣｃｄを有する。このような変形例においても、差動増幅器２４の正転入力端子と反転入力端子には同位相かつ同振幅の電源間ノイズが与えられるため、差動増幅器２４の出力において電源間ノイズの振幅レベルを低減することができる。
実施の形態１０
実施の形態１０にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４〜９にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４〜９にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態１０にかかる信号伝達システムのブロック図を図３５に示す。図３５に示すように、実施の形態１０にかかる信号伝達システムでは、複数の送信回路５と受信回路６ｉとの組に対して１つのダミートランス１０ｃが設けられる。受信回路６ｉは、それぞれ差動増幅器２４を有している。差動増幅器２４は、対応する二次側コイルＬ２において生成される第１の受信信号Ｖ２が正転入力端子に入力され、反転入力端子にダミートランス１０ｃにおいて生成される参照ノイズ信号が入力される。
つまり、実施の形態１０にかかる信号伝達システムは、実施の形態９において説明したダミートランス１０ｃを複数の複数の送信回路５と受信回路６ｉとの組で共有するものであり、実施の形態９と同様に信号伝達の信頼性を向上させることができる。
実施の形態１１
実施の形態１１にかかる信号伝達システムについて説明する。なお、以下の説明では、実施の形態１、４〜９にかかる信号伝達システムにおいて説明した要素については、実施の形態１、４〜９にかかる信号伝達システムの説明で使用した符号と同一の符号を付して説明を省略する。
実施の形態１１にかかる信号伝達システムのブロック図を図３６に示す。図３６に示すように実施の形態１１にかかる信号伝達システムでは、送信回路５と受信回路６ｊとを接続するトランスの形態が他の実施の形態と異なる。実施の形態１１にかかるトランス１０ｄは、信号伝達に利用する交流結合素子として利用されるトランスと、参照ノイズ信号を生成するために利用されるトランスとが一体に形成される。
トランス１０ｄは、一次側コイルＬ１、二次側コイルＬ２及びダミー二次側コイルＬ２ｄｄを有する。トランス１０ｄでは、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄとが一体に形成される。そして、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄとの接続点に第１の接地電圧ＧＮＤ１が供給される。一方、一次側コイルＬ１は、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄとの両方に対応して形成される。このとき、一次側コイルＬ１と二次側コイルＬ２との間に形成される寄生容量Ｃｐ１と一次側コイルＬ１とダミー二次側コイルＬ２ｄｄとの間に形成される寄生容量Ｃｐ２との容量値を実質的に同じにすることが好ましい。これは、一次側コイルＬ１と二次側コイルＬ２の間で発生する電源間ノイズと、一次側コイルとダミー二次側コイルＬ２ｄｄとの間で発生する電源間ノイズとを等しくするためである。
続いて、トランス１０ｄと送信回路５との接続について説明する。トランス１０ｄの一次側コイルＬ１の一方の端子は、第２の接地電圧ＧＮＤ２が供給される送信回路５の接地配線と接続され、他方の端子は、送信バッファ２０の出力に接続される。
次に、トランス１０ｄと受信回路６ｊとの接続について説明する。実施の形態１１にかかる信号伝達システムの受信回路６ｊは、上記実施の形態において説明した差動増幅器２４と受信バッファ２５を備える。トランス１０ｄの二次側コイルＬ２の一方の端子は差動増幅器２４の正転入力端子に接続され、ダミー二次側コイルＬ２ｄｄの一方の端子は差動増幅器２４の反転入力端子に接続される。トランス１０ｄの二次側コイルＬ２の他方の端子とダミー二次側コイルＬ２ｄｄの他方の端子は共通に接続され、第１の接地電圧ＧＮＤ１が供給される。なお、トランス１０ｄでは、二次側コイルＬ２の一方の端子に第１の受信信号Ｖ７１が生成され、ダミー二次側コイルＬ２ｄｄの他方の端子に第２の受信信号Ｖ７２が生成される。この第１の受信信号Ｖ７１と第２の受信信号Ｖ７２は、重畳されるパルス信号の振幅が反転した信号である。また、差動増幅器２４は、第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２との電位差に基づき第１の伝達用信号Ｖ７１ａ及び第２の伝達用信号Ｖ７２ａを生成する。
実施の形態１１にかかる信号伝達システムでは、ダミー二次側コイルＬ２ｄｄと、差動増幅器２４によりノイズ除去部３７が構成される。また、ノイズ除去部３７と受信バッファ２５により受信回路６ｊが構成される。このとき、ダミー二次側コイルＬ２ｄｄは、参照ノイズ生成部として動作する。
ここで、トランス１０ｄの実装概念図を図３７に示す。図３７に示すように、一次側コイルＬ１は、巻線の両端に送信バッファ２０の出力又は第２の接地電圧ＧＮＤ２が与えられる。一方、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄは一本の巻線により形成され、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄとの接続点に第１の接地電圧ＧＮＤ１が供給される。なお、図３７では、一次側コイルの中心位置が二次側コイルＬ２及びダミー二次側コイルＬ２ｄｄの中心位置と異なるが、実際に実装する際には、３つのコイルの中心位置は同一直線上に設定される。
続いて、実施の形態１１にかかる信号伝達システムの動作について説明する。実施の形態１１にかかる信号伝達システムの動作を示すタイミングチャートを図３８に示す。図３８に示すように、実施の形態１１にかかる信号伝達システムでは、入力データＶｉｎがハイレベルからロウレベルへと切り替わる信号である。このような入力データＶｉｎに基づき送信バッファ２０は、第１の送信信号Ｖ１を生成する。第１の送信信号Ｖ１は、入力データＶｉｎがハイレベルの期間は振幅中心電位に対して正の方向に振れるパルス信号が重畳され、入力データＶｉｎがロウレベルの期間は振幅中心電位に対して負の方向に振れるパルス信号が重畳される。このとき、入力データＶｉｎ及び第１の送信信号Ｖ１は、第２の接地電圧ＧＮＤ２に対して振幅中心電位が変動しない。
一方、図３８に示す例では、第１の接地電圧ＧＮＤ１と第２の接地電圧ＧＮＤ２との間にＧＮＤ２−ＧＮＤ１において示される相対的な電位の変動が生じる。この相対的な電位の変動に基づき生じた電源間ノイズＶｎｏｉｓｅは、第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２に重畳される。そのため、第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２の振幅中心電位は第１の接地電圧ＧＮＤ１に対して電源間ノイズＶｎｏｉｓｅに応じた変動を生じる。この電源間ノイズＶｎｏｉｓｅの大きさは、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも大きくなる。
そして、実施の形態１１にかかる信号伝達システムでは、差動増幅器２４が第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２に基づき第１の伝達用信号Ｖ７１ａ及び第２の伝達用信号Ｖ７２ａを生成する。ここで、第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２に重畳される電源間ノイズＶｎｏｉｓｅは、一次側コイルＬ１と二次側コイルＬ２との間の寄生容量Ｃｐ１及び一次側コイルＬ１とダミー二次側コイルＬ２ｄｄとの間の寄生容量Ｃｐ２とが同じ容量値であるため、同位相かつ同振幅レベルとなる。したがって、差動増幅器２４は、同相除去比ＣＭＲＲに基づきこの電源間ノイズＶｎｏｉｓｅの信号レベルを減衰させる。減衰後の電源間ノイズの大きさはＶｎｏｉｓｅ×ＣＭＲＲとなる。
このように、第１の受信信号Ｖ７１及び第２の受信信号Ｖ７２が差動増幅器２４を介することで、第１の伝達用信号Ｖ７１ａ及び第２の伝達用信号Ｖ７２ａの電源間ノイズの振幅は、受信バッファ２５の上側閾値電圧Ｖｔｈ１及び下側閾値電圧Ｖｔｈ２の電位差よりも小さくなる。これにより、受信バッファ２５は、電源間ノイズＶｎｏｉｓｅの影響を受けることなく第１の伝達用信号Ｖ７１ａ及び第２の伝達用信号Ｖ７２ａにより伝達されるパルス信号に基づき入力データＶｉｎを再生した出力データＶｏｕｔを得ることができる。
上記説明より、実施の形態１１にかかる信号伝達システムでは、トランス１０ｄにおいて形成される寄生容量Ｃｐ１、Ｃｐ２の容量値を実質的に同じにすることで、第１の受信信号Ｖ７１と第２の受信信号Ｖ７２とに同位相かつ同振幅の電源間ノイズを生成する。そして、差動増幅器２４に第１の受信信号Ｖ７１と第２の受信信号Ｖ７２とを入力することで、同相除去比に基づく電源間ノイズの信号レベル減衰効果を得ることができる。
また、実施の形態１１にかかる信号伝達システムでは、二次側コイルＬ２、ダミー二次側コイルＬ２ｄｄ及び一次側コイルＬ１の中心位置が同一直線上に配置されるため、二次側コイルＬ２とダミー二次側コイルＬ２ｄｄとに均等に外来磁気変動に起因する外来ノイズが発生する。そのため、実施の形態１１においても外来ノイズに対する耐性を高めることが可能である。
なお、実施の形態１１にかかる信号伝達システムに低域除去フィルタ２１を追加することも可能である。低域除去フィルタ２１を追加した実施の形態１１にかかる信号伝達システムの変形例のブロック図を図３９に示す。図３９に示すように、低域除去フィルタは、二次側コイルＬ２と差動増幅器２４の正転入力端子との間、及び、ダミー二次側コイルＬ２ｄｄと差動増幅器２４の反転入力端子との間にそれぞれ挿入される。このように、低域除去フィルタ２１を追加することで、差動増幅器２４に入力される電源間ノイズの振幅を小さくすることが可能である。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、接地電圧側の相対的な電位差を例に説明したが、電源電圧側の相対的な電位差に対しても接地電圧側の相対的な電位差と同様に電源間ノイズを低減させることが可能である。また、実施の形態３以外の実施例においても受信バッファの出力にパワートランジスタＱ１を接続することが可能である。この場合、上記説明において第１の接地電圧として説明した部分を基準電圧ＶＥに置き換えれば良い。
この出願は、２００９年２月２０日に出願された日本出願特願２００９−０３８０７０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、第１の電源系で動作する回路と、第１の電源系とは異なる電源電圧が設定される第２の電源系で動作する回路との間で信号の送受信が行われるシステムにおいて利用することができる。
１ 半導体パッケージ
２ リード端子
３、４、７ 半導体チップ
５、５ａ、５ｂ 送信回路
６、６ａ〜６ｊ 受信回路
８ 半導体基板
１０、１０ａ〜１０ｄ トランス
１１、１１ａ〜１１ｃ コンデンサ
２０、２３ａ、２３ｂ 送信バッファ
２１ 低域除去フィルタ
２２、２５ 受信バッファ
２４、２６ 差動増幅器
２７〜２９ 増幅器
３１、３２〜３７ ノイズ除去部
３２ａ〜３４ａ 参照ノイズ生成部
Ｃｃ、Ｃｃａ、Ｃｃｂ、Ｃｃｄ、Ｃｈ コンデンサ
Ｃｒ レプリカコンデンサ
Ｃｐ、Ｃｐ１、Ｃｐ２ 寄生容量
Ｃｅ１、Ｃｅ１ａ、Ｃｅ１ｂ 電極
Ｃｅ２、Ｃｅ２ａ、Ｃｅ２ｂ 電極
ＣＬＫ クロック信号
Ｌ１、Ｌ１１、Ｌ１ｄ、Ｌ２１ 一次側コイル
Ｌ２、Ｌ１２、Ｌ２ｄ、Ｌ２２ 二次側コイル
Ｌ３ｒ レプリカコイル
Ｎ１〜Ｎ３ ＮＭＯＳトランジスタ
Ｐｄ パッド
Ｑ１ パワートランジスタ
Ｒ１ｈ、Ｒ２ｈ、Ｒ３ｒ 抵抗
ＲＬ１、ＲＬ２ 負荷抵抗
Ｗ ボンディングワイヤ

Claims (29)

  1. 第１の電源系に属する第１の電源に基づき動作し、第２の電源系に属する第２の電源に基づき動作する送信回路が出力する送信信号を、交流結合素子を介して受信する受信回路であって、
    前記第１の電源と前記第２の電源との電位差に起因して前記交流結合素子において発生する電源間ノイズの信号レベルを低減して伝達用信号を生成するノイズ除去部と、
    前記伝達用信号に基づきデータ信号を再生する受信バッファと、
    を有する受信回路。
  2. 前記ノイズ除去部は、前記交流結合素子と前記受信バッファとの間に設けられ、前記受信信号に含まれる前記電源間ノイズを低減して前記伝達用信号を生成する低域除去フィルタを有する請求項１に記載の受信回路。
  3. 前記ノイズ除去部は、
    前記電源間ノイズと同じ位相となる参照ノイズ信号を生成する参照ノイズ生成部と、
    前記受信信号と前記参照ノイズ信号との電位差を増幅して前記伝達用信号を生成する差動増幅器と、
    を有する請求項１又は２に記載の受信回路。
  4. 前記交流結合素子は、１つ又は２つの半導体基板上に一次側コイルと二次側コイルとが形成されるトランスであって、
    前記参照ノイズ生成部は、前記一次側コイルと前記二次側コイルとの間に形成される寄生容量の容量値に応じた容量値を有し、一方の端子が前記第２の電源に接続されるレプリカコンデンサを有する請求項３に記載の受信回路。
  5. 前記参照ノイズ生成部は、前記レプリカコンデンサと前記差動増幅器との間に設けられ、前記レプリカコンデンサから得られる信号の信号レベルを調節する第１の前段増幅器を有する請求項４に記載の受信回路。
  6. 前記参照ノイズ生成部は、前記レプリカコンデンサの他方の端子と前記第１の電源との間に接続され、前記二次側コイルのインダクタンス値に応じたインダクタンス値を有するレプリカコイルを有する請求項４又は５に記載の受信回路。
  7. 前記参照ノイズ生成部は、前記レプリカコイルと前記差動増幅器との間に設けられ、前記レプリカコイルから得られる信号の信号レベルを調節する第２の前段増幅器を有する請求項６に記載の受信回路。
  8. 前記前記第１の前段増幅器と前記第２の前段増幅器は、１つの増幅器として構成され、前記増幅器は、前記レプリカコンデンサから得られると前記レプリカコイルから得られる信号とを合成して前記差動増幅器に出力する請求項７に記載の受信回路。
  9. 前記レプリカコイルは、前記二次側コイルよりも直径が小さい請求項６乃至８のいずれか１項に記載の受信回路。
  10. 前記参照ノイズ生成部は、前記交流結合素子と同一の素子であって、前記第２の電源に接続される少なくとも１つの送信回路側端子と、前記差動増幅器に前記参照ノイズ信号を与える受信回路側端子と、を有するダミー交流結合素子を有する請求項３に記載の受信回路。
  11. 前記交流結合素子及び前記ダミー交流結合素子は、一次側コイルと二次側コイルとが形成されるトランスであって、
    前記交流結合素子の一次側コイルは、一方の端子が前記第２の電源に接続され、他方の端子が前記送信回路に接続され、
    前記交流結合素子の二次側コイルは、一方の端子が前記第１の電源に接続され、他方の端子が前記前記差動増幅器に接続され、
    前記ダミー交流結合素子の一次側コイルは、一方の端子が前記第２の電源に接続され、
    前記ダミー交流結合素子の二次側コイルは、一方の端子が前記第１の電源に接続され、他方の端子が前記前記差動増幅器に接続される請求項１０に記載の受信回路。
  12. 前記交流結合素子及び前記ダミー交流結合素子は、同一半導体基板上に第１の電極と第２の電極とが形成されるコンデンサであって、
    前記交流結合素子の前記第１の電極は、前記送信回路に接続され、
    前記交流結合素子の前記第２の電極は、前記差動増幅器に接続され、
    前記ダミー交流結合素子の前記第１の電極は、前記第１の電源に接続され、
    前記ダミー交流結合素子の前記第２の電極は、前記差動増幅器に接続される請求項１０に記載の受信回路。
  13. 前記ダミー交流結合素子は、複数の前記交流結合素子に対して１つ設けられる請求項１０乃至１２のいずれか１項に記載の受信回路。
  14. 前記交流結合素子は、一次側コイルと二次側コイルとが形成されるトランスであって、
    前記交流結合素子の一次側コイルは、一方の端子が前記第２の電源に接続され、他方の端子が前記送信回路に接続され、
    前記交流結合素子の二次側コイルは、一方の端子が前記第１の電源に接続され、他方の端子が前記差動増幅器に接続され、
    前記参照ノイズ生成部は、前記交流結合素子の前記二次側コイルと連続して形成され、一方の端子が前記第１の電源に接続され、他方の端子が前記差動増幅器に接続されるダミー二次側コイルを有し、
    前記一次側コイルと前記二次側コイルとの間に形成される寄生容量と、前記一次側コイルと前記ダミー二次側コイルとの間に形成される寄生容量は、容量値が実質的に同じである請求項３に記載の受信回路。
  15. 前記交流結合素子の前記二次側コイルと前記差動増幅器との間、及び、前記ダミー二次側コイルと前記差動増幅器との間にそれぞれ設けられる低域除去フィルタを有する請求項１４に記載の受信回路。
  16. 前記交流結合素子は、前記送信回路が出力する第１の送信信号を前記受信回路に伝達する第１の交流結合素子と、
    前記送信回路が出力し、前記第１の送信信号と相補関係を有する第２の送信信号を前記受信回路に伝達する第２の交流結合素子と、を有し、
    前記ノイズ除去部は、前記第１の交流結合素子を介して得られる第１の受信信号と、前記第２の交流結合素子を介して得られる第２の受信信号と、の差電圧を増幅して出力する差動増幅器を有する請求項１又は２に記載の受信回路。
  17. 前記差動増幅器と前記第１の交流結合素子との間に設けられる第１の低域除去フィルタと、
    前記差動増幅器と前記第２の交流結合素子との間に設けられる第２の低域除去フィルタと、
    を有する請求項１６に記載の受信回路。
  18. 前記第１、第２の交流結合素子は、それぞれ一次側コイルと二次側コイルとを有するトランスである請求項１６又は１７に記載の受信回路。
  19. 前記第１、第２の交流結合素子は、それぞれコンデンサである請求項１６又は１７に記載の受信回路。
  20. 前記第１の送信信号は、送信対象データが第１の論理レベルである場合にパルス状の信号波形となり、
    前記第２の送信信号は、前記送信対象データが第２の論理レベルである場合にパルス状の信号波形となる請求項１６乃至１９のいずれか１項に記載の受信回路。
  21. 前記第１の送信信号と前記第２の送信信号は差動信号である請求項１６乃至２０のいずれか１項に記載の受信回路。
  22. 前記低域除去フィルタは、
    前記第１の電源のうち高電位側の電圧を供給する高電位側電源配線と、前記第１の電源のうち低電位側の電圧を供給する低電位側電源配線との間に直列に接続される第１、第２の抵抗と、
    一方の端子に前記受信信号が入力され、他方の端子が前記第１、第２の抵抗の接続点及び前記受信バッファに接続されるコンデンサと、
    を有する請求項２乃至１５、及び、１７乃至２１のいずれか１項に記載の受信回路。
  23. 前記受信回路は、前記受信バッファが再生した前記データ信号に基づき導通状態が制御されるパワートランジスタＱ１を有し、
    前記受信回路は、前記パワートランジスタの出力電圧を前記第１の電源として動作する請求項２乃至２２のいずれか１項に記載の受信回路。
  24. 第１の電源系に属する第１の電源に基づき動作し、第２の電源系に属する第２の電源に基づき動作する送信回路が出力する送信信号を、交流結合素子を介して受信する受信回路における信号受信方法、
    前記第１の電源と前記第２の電源との電位差に起因して前記交流結合素子において発生する電源間ノイズの信号レベルを低減して伝達用信号を生成し、
    前記伝達用信号に基づきデータ信号を再生する信号受信方法。
  25. 前記電源間ノイズは、前記伝達用信号に重畳されるパルス信号よりも周波数が低い請求項２４に記載の信号受信方法。
  26. 前記伝達用信号は、
    前記電源間ノイズと同じ位相となる参照ノイズ信号と、前記電源間ノイズと、の電位差とに基づき生成される請求項２４又は２５に記載の信号受信方法。
  27. 前記参照ノイズ信号は、所定の増幅率で振幅を増幅した後に前記伝達用信号の生成に用いられる請求項２６に記載の信号受信方法。
  28. 前記交流結合素子に外部から入力される外来ノイズに対応した参照外来ノイズ信号を生成し、前記電源間ノイズと前記参照外来ノイズ信号との電位差に基づき前記伝達用信号を生成する請求項２４乃至２７のいずれか１項に記載の信号受信方法。
  29. 前記交流結合素子は、前記送信回路が出力する第１の送信信号を前記受信回路に伝達する第１の交流結合素子と、
    前記送信回路が出力し、前記第１の送信信号と相補関係を有する第２の送信信号を前記受信回路に伝達する第２の交流結合素子と、を有し、
    前記伝達用信号は、前記第１の交流結合素子を介して得られる第１の受信信号と、前記第２の交流結合素子を介して得られる第２の受信信号と、の差電圧に基づき生成される請求項２４又は２５に記載の信号受信方法。
JP2011500482A 2009-02-20 2010-01-27 受信回路及び信号受信方法 Expired - Fee Related JP5582134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011500482A JP5582134B2 (ja) 2009-02-20 2010-01-27 受信回路及び信号受信方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009038070 2009-02-20
JP2009038070 2009-02-20
PCT/JP2010/000465 WO2010095368A1 (ja) 2009-02-20 2010-01-27 受信回路及び信号受信方法
JP2011500482A JP5582134B2 (ja) 2009-02-20 2010-01-27 受信回路及び信号受信方法

Publications (2)

Publication Number Publication Date
JPWO2010095368A1 true JPWO2010095368A1 (ja) 2012-08-23
JP5582134B2 JP5582134B2 (ja) 2014-09-03

Family

ID=42633659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500482A Expired - Fee Related JP5582134B2 (ja) 2009-02-20 2010-01-27 受信回路及び信号受信方法

Country Status (3)

Country Link
US (1) US8710964B2 (ja)
JP (1) JP5582134B2 (ja)
WO (1) WO2010095368A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521665B2 (ja) * 2009-03-26 2014-06-18 セイコーエプソン株式会社 コイルユニット、それを用いた送電装置及び受電装置
CN103907265B (zh) * 2011-10-28 2017-02-22 株式会社村田制作所 受电装置、送电装置及无线电力传输系统
SE536260C2 (sv) * 2011-12-16 2013-07-23 Kawa Amin Trådlös närhetsbrytare med målenhet innehållande inverterare
JP5828768B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 保護回路
US9380705B2 (en) * 2013-03-14 2016-06-28 Analog Devices, Inc. Laterally coupled isolator devices
TWI532351B (zh) * 2013-11-07 2016-05-01 國立交通大學 寬頻連接結構及其連接方法、傳輸裝置及傳輸寬頻訊號的方法
JP6582401B2 (ja) * 2014-12-01 2019-10-02 富士電機株式会社 信号伝達装置
DE112016000392B4 (de) 2015-01-20 2023-12-07 Mitsubishi Electric Corporation Signalübertragungs-Einrichtung
EP3116127B1 (en) * 2015-07-08 2018-09-12 Power Integrations Switzerland GmbH Receiver circuit
ES2670834T3 (es) * 2015-08-20 2018-06-01 Philips Lighting Holding B.V. Transmisión inalámbrica de señales DALI lógicas
TWI573315B (zh) 2016-01-19 2017-03-01 財團法人工業技術研究院 電隔離器電路
KR101728628B1 (ko) * 2016-01-28 2017-04-19 숭실대학교산학협력단 차동 증폭기를 위한 고주파 변압기
US10164614B2 (en) 2016-03-31 2018-12-25 Analog Devices Global Unlimited Company Tank circuit and frequency hopping for isolators
US10763037B2 (en) 2018-03-23 2020-09-01 Analog Devices, Inc. EMI rejection for near field links
JP7051649B2 (ja) * 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312600Y2 (ja) * 1981-05-20 1988-04-11
JPS6312600A (ja) 1986-07-03 1988-01-19 株式会社豊田自動織機製作所 リ−チ式フオ−クリフトの安全装置
US4697166A (en) * 1986-08-11 1987-09-29 Nippon Colin Co., Ltd. Method and apparatus for coupling transceiver to power line carrier system
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JP2984598B2 (ja) * 1996-06-12 1999-11-29 埼玉日本電気株式会社 信号伝送回路
US6873065B2 (en) 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US6262600B1 (en) 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
JP2004253999A (ja) * 2003-02-19 2004-09-09 Nec Corp 信号中継回路
EP1618712A2 (en) 2003-04-30 2006-01-25 Analog Devices, Inc. Signal isolators using micro-transformers
JP2005073209A (ja) * 2003-08-28 2005-03-17 Tdk Corp 電力線通信ユニットおよびカプラ回路
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
JPWO2006013638A1 (ja) 2004-08-04 2008-05-01 株式会社日立製作所 コネクタ、情報処理装置、及び情報伝達システム
JP2007324787A (ja) * 2006-05-31 2007-12-13 New Japan Radio Co Ltd 信号処理回路
JP5375952B2 (ja) * 2009-03-31 2013-12-25 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
WO2010095368A1 (ja) 2010-08-26
US20110291819A1 (en) 2011-12-01
US8710964B2 (en) 2014-04-29
JP5582134B2 (ja) 2014-09-03

Similar Documents

Publication Publication Date Title
JP5582134B2 (ja) 受信回路及び信号受信方法
US10187117B2 (en) Receiving circuit and signal receiving method
EP1771943B1 (en) Single supply direct drive amplifier
US9191004B2 (en) Signal converting device and digital transmitting apparatus applying the signal converting device
CN107612532B (zh) 信号传递装置及电力开关元件驱动装置
CN102763387B (zh) 信号传递装置
CN105763162B (zh) 串联耦接的功率放大器
US11240070B1 (en) Digital isolator
JP5499716B2 (ja) 半導体装置
CN107615650B (zh) 具有变压器反馈的驱动器
CN107070405B (zh) 一种振荡器装置
JP2017041706A (ja) 信号伝送回路
US7868688B2 (en) Leakage independent very low bandwith current filter
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
US11855617B2 (en) Electronic circuit and electronic apparatus
US7391797B2 (en) Integrated circuit for controlling a laser diode
JP2015198303A (ja) 同軸通信装置
US9847777B2 (en) Signal potential converter
CN103713678B (zh) 保护电路、接口电路及通信系统
US6762641B1 (en) Voltage level translation circuits
JP2010171590A (ja) 信号切換回路
JP6952493B2 (ja) 通信システムおよび中継装置
US20130135037A1 (en) Voltage multiplying circuit, signal switch chip and impedance adjusting method thereof
JP4432807B2 (ja) 交流直流分離回路及び電力線搬送通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5582134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees