[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2018180146A1 - 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ - Google Patents

半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ Download PDF

Info

Publication number
JPWO2018180146A1
JPWO2018180146A1 JP2018511787A JP2018511787A JPWO2018180146A1 JP WO2018180146 A1 JPWO2018180146 A1 JP WO2018180146A1 JP 2018511787 A JP2018511787 A JP 2018511787A JP 2018511787 A JP2018511787 A JP 2018511787A JP WO2018180146 A1 JPWO2018180146 A1 JP WO2018180146A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
insulating layer
group
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018511787A
Other languages
English (en)
Other versions
JP6485593B2 (ja
Inventor
和生 磯貝
和生 磯貝
村瀬　清一郎
清一郎 村瀬
大輔 崎井
大輔 崎井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Application granted granted Critical
Publication of JP6485593B2 publication Critical patent/JP6485593B2/ja
Publication of JPWO2018180146A1 publication Critical patent/JPWO2018180146A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G06K19/0727—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs the arrangement being a circuit facilitating integration of the record carrier with a hand-held device such as a smart phone of PDA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、経時的劣化のない、安定な、ｎ型半導体特性を有する半導体素子を提供することを課題とし、基材と、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極およびドレイン電極と接する半導体層と、前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、前記半導体層に対して前記ゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層と、を備えた半導体素子であって、前記半導体層が、カーボンナノチューブを含有し、前記第２絶縁層が、窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物を含有し、前記第２絶縁層の酸素透過度が、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であることを特徴とする、半導体素子とすることを本旨とする。【選択図】 図１

Description

本発明は、半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグに関する。
近年、非接触型のタグとして、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信システムの開発が進められている。ＲＦＩＤシステムでは、リーダ／ライタと呼ばれる無線送受信機とＲＦＩＤタグとの間で、無線通信が行われる。
ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど、一部の用途では導入されてきている。ＲＦＩＤタグは、ＩＣチップと、アンテナとを有している。ＲＦＩＤタグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。
ＲＦＩＤタグは、あらゆる商品で使用することが期待されている。そのためには、ＲＦＩＤタグの製造コストを下げることが必要である。そこで、ＲＦＩＤタグの製造プロセスにおいて、真空や高温を使用するプロセスから脱却し、塗布・印刷技術を用いた、フレキシブルで安価なプロセスを利用することが検討されている。
例えば、ＩＣチップ内の駆動回路におけるトランジスタにおいては、インクジェット技術やスクリーニング技術が適用できる有機半導体を、半導体層の材料として用いることが考えられる。そこで、従来の無機半導体に換わり、カーボンナノチューブ（ＣＮＴ）や有機半導体を用いた電界効果型トランジスタ（以下、ＦＥＴという）が盛んに検討されている（例えば、特許文献１参照）。
ＩＣチップ内の駆動回路は、その消費電力を抑制するなどのため、ｐ型ＦＥＴとｎ型ＦＥＴからなる相補型回路で構成するのが一般的である。しかし、ＣＮＴを用いたＦＥＴ（以下、ＣＮＴ−ＦＥＴという）は、大気中では、通常、ｐ型半導体素子の特性を示すことが知られている。そこで、ＣＮＴ−ＦＥＴを真空加熱することや、ＣＮＴに酸素やカリウム等をドーピングすることにより、ＣＮＴ−ＦＥＴの特性をｎ型半導体素子に転換することが検討されている（例えば、特許文献２、非特許文献１参照）。
国際公開第２００９／１３９３３９号パンフレット 米国特許出願公開第２００３／１２２１３３号
Ｎａｎｏ Ｌｅｔｔｅｒｓ．１，ｐ．４５３−４５６（２００１）
しかしながら、特許文献２および非特許文献１に記載のような技術で作製したＣＮＴ−ＦＥＴは、大気下では半導体特性が経時的に変化してしまうため、真空下または窒素などの不活性ガス雰囲気下で取り扱わなければならないという問題があった。
そこで本発明は、経時的劣化のない、安定な、ｎ型半導体特性を有する半導体素子を提供することを目的とする。
上記課題を解決するため、本発明は以下の構成を有する。
すなわち本発明は、
基材と、
ソース電極、ドレイン電極およびゲート電極と、
前記ソース電極およびドレイン電極と接する半導体層と、
前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
前記半導体層に対して前記ゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層と、を備えた半導体素子であって、
前記半導体層が、カーボンナノチューブを含有し、
前記第２絶縁層が、窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物
を含有し、
前記第２絶縁層の酸素透過度が、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である、半導体素子である。
本発明によれば、大気下での経時的劣化のない、安定な、ＣＮＴを用いた半導体素子を得ることができる。また、その半導体素子を利用した相補型半導体装置、それを用いた無線通信装置および商品タグを提供することができる。
本発明の実施形態の一つである半導体素子を示した模式断面図 本発明の実施形態の一つである半導体素子を示した模式断面図 本発明の実施形態の一つである半導体素子を示した模式断面図 本発明の実施形態の一つである半導体素子を示した模式断面図 本発明の実施形態の一つである半導体素子の製造工程を示した断面図 本発明の実施形態の一つである半導体素子の製造工程を示した断面図 本発明の実施形態の一つである相補型半導体装置を示した模式断面図 本発明の実施形態の一つである相補型半導体装置を示した模式断面図 本発明の実施形態の一つである相補型半導体装置を示した模式断面図 本発明の実施形態の一つである相補型半導体装置の機能を説明する模式図 本発明の実施形態の一つである相補型半導体装置の製造工程を示した断面図 本発明の実施形態の一つである相補型半導体装置の製造工程を示した断面図 本発明の実施形態の一つである半導体素子または相補型半導体装置を用いた無線通信装置の一例を示すブロック図 本発明の実施形態の一つである半導体素子を示した模式断面図
以下、本発明に係る半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグの好適な実施の形態を詳細に説明する。ただし、本発明は、以下の実施の形態に限定されるものではなく、目的や用途に応じて種々に変更して実施することができる。
＜半導体素子＞
本発明の実施の形態に係る半導体素子は、基材と、ソース電極、ドレイン電極およびゲート電極と、上記ソース電極およびドレイン電極と接する半導体層と、上記半導体層を上記ゲート電極と絶縁するゲート絶縁層と、上記半導体層に対して上記ゲート絶縁層とは反対側で上記半導体層と接する第２絶縁層と、を備えた半導体素子であって、上記半導体層が、カーボンナノチューブを含有し、上記第２絶縁層が、窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物を含有し、上記第２絶縁層の酸素透過度が、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である。
図１は、本発明の実施の形態に係る半導体素子の第一の例を示す模式断面図である。絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４と、半導体層を覆う第２絶縁層８と、を有する。半導体層４は、カーボンナノチューブ７を含む。
この構造は、ゲート電極が半導体層の下側に配置され、半導体層の下面にソース電極およびドレイン電極が配置される、いわゆるボトムゲート・ボトムコンタクト構造である。
図２は、本発明の実施の形態に係る半導体素子の第二の例を示す模式断面図である。絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられる半導体層４と、その上に形成されるソース電極５およびドレイン電極６と、それらの上に設けられる第２絶縁層８を有する。半導体層４は、カーボンナノチューブ７を含む。
この構造は、ゲート電極が半導体層の下側に配置され、半導体層の上面にソース電極およびドレイン電極が配置される、いわゆるボトムゲート・トップコンタクト構造である。
本発明の実施の形態に係る半導体素子の構造はこれらに限定されるものではない。また、以下の説明は、特に断りのない限り、半導体素子の構造によらず共通する。
（基材）
基材は、少なくとも電極系が配置される面が絶縁性を備える基材であれば、いかなる材質のものでもよい。基材としては、例えば、シリコンウエハ、ガラス、サファイア、アルミナ焼結体等の無機材料からなる基材、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料からなる基材が好ましい。
また、基材としては、例えば、シリコンウエハ上にＰＶＰ膜を形成したものや、ポリエチレンテレフタレート上にポリシロキサン膜を形成したものなど、複数の材料が積層されたものであってもよい。
基材は、酸素透過度の低いものであることが好ましい。基材の酸素透過度は、好ましくは、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であり、より好ましくは、２．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であり、さらに好ましくは、１．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である。下限としては、特に制限されないが、実用的な材料の特性を考慮すると０．００１ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以上の程度である。
本発明において、基材や第２絶縁層の酸素透過度は、それらの厚さと、それらに含まれる材料の酸素透過係数とから算出される値、すなわち、酸素透過係数に厚さを乗じて求められる値である。材料の酸素透過係数は、ＪＩＳ Ｋ ７１２６−２ ２００６（プラスチックフィルムおよびシートの気体透過度測定方法）に基づいて求められる。第２絶縁層の厚さは、後に詳しく述べるとおり、走査型電子顕微鏡（ＳＥＭ）を用いた観察により算出する。酸素透過係数について膜厚を元に換算し、酸素透過度を算出する。積層膜の場合は、各層の酸素透過係数および膜厚を算出し、下式により積層膜としての酸素透過係数を計算する；
（積層膜の膜厚／積層膜の酸素透過係数）＝Σ（（層ｉの膜厚）／（層ｉの酸素透過係数））
ここで、ｉはｉ番目の層を示す。Σは、積層膜を構成する全ての層についての和とする。積層膜の酸素透過係数に積層膜の膜厚を乗じて酸素透過度を算出する。
（電極）
ゲート電極、ソース電極およびドレイン電極に用いられる材料は、一般的に電極として使用されうる導電材料であれば、いかなるものでもよい。例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物；白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコン、ポリシリコンなどの金属やこれらの合金；ヨウ化銅、硫化銅などの無機導電性物質；ポリチオフェン、ポリピロール、ポリアニリン；ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体など；ヨウ素などのドーピングにより導電率を向上させた導電性ポリマーなど；炭素材料など；および有機成分と導電体とを含有する材料など、が挙げられるが、これらに限定されるものではない。
これらの電極材料は、単独で用いられてもよいが、複数の材料を積層または混合して用いられてもよい。
中でも、電極の柔軟性が増し、屈曲時にも基材およびゲート絶縁層との密着性が良く、配線および半導体層との電気的接続が良好となる点から、電極は、有機成分と導電体を含有することが好ましい。
有機成分としては、特に制限はないが、モノマー、オリゴマー、ポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられる。電極の折り曲げ耐性向上の観点からは、有機成分としては、オリゴマーもしくはポリマーが好ましい。
オリゴマーもしくはポリマーとしては、特に限定されず、アクリル樹脂、エポキシ樹脂、ノボラック樹脂、フェノール樹脂、ポリイミド前駆体、ポリイミドなどを用いることができる。これらの中でも、電極を屈曲した時の耐クラック性の観点から、アクリル樹脂が好ましい。これは、アクリル樹脂のガラス転移温度が１００℃以下であり、導電膜の熱硬化時に軟化し、導電体粒子間の結着が高まるためと推定される。
アクリル樹脂とは、繰返し単位に少なくともアクリル系モノマーに由来する構造を含む樹脂である。アクリル系モノマーの具体例としては、オレフィニックな炭素−炭素二重結合を有するすべての化合物が挙げられるが、好ましくは、
メチルアクリレート、アクリル酸、アクリル酸２−エチルヘキシル、メタクリル酸エチル、ｎ−ブチルアクリレート、ｉ−ブチルアクリレート、ｉ−プロパンアクリレート、グリシジルアクリレート、Ｎ−メトキシメチルアクリルアミド、Ｎ−エトキシメチルアクリルアミド、Ｎ−ｎ−ブトキシメチルアクリルアミド、Ｎ−イソブトキシメチルアクリルアミド、ブトキシトリエチレングリコールアクリレート、ジシクロペンタニルアクリレート、ジシクロペンテニルアクリレート、２−ヒドロキシエチルアクリレート、イソボニルアクリレート、２−ヒドロキシプロピルアクリレート、イソデキシルアクリレート、イソオクチルアクリレート、ラウリルアクリレート、２−メトキシエチルアクリレート、メトキシエチレングリコールアクリレート、メトキシジエチレングリコールアクリレート、オクタフロロペンチルアクリレート、フェノキシエチルアクリレート、ステアリルアクリレート、トリフロロエチルアクリレート、アクリルアミド、アミノエチルアクリレート、フェニルアクリレート、フェノキシエチルアクリレート、１−ナフチルアクリレート、２−ナフチルアクリレート、チオフェノールアクリレート、ベンジルメルカプタンアクリレートなどのアクリル系モノマーおよびこれらのアクリレートをメタクリレートに代えたもの；
スチレン、ｐ−メチルスチレン、ｏ−メチルスチレン、ｍ−メチルスチレン、α−メチルスチレン、クロロメチルスチレン、ヒドロキシメチルスチレンなどのスチレン類；
γ−メタクリロキシプロピルトリメトキシシラン、１−ビニル−２−ピロリドン；
などが挙げられる。
これらのアクリル系モノマーは、単独で用いられてもよいし、２種以上を組み合わせて用いられてもよい。
導電体としては、一般的に電極として使用されうる導電材料であれば、いかなるものでもよいが、導電性粒子であることが好ましい。導電体として導電性粒子を用いることにより、それを含む電極の表面に凹凸が形成される。その凹凸にゲート絶縁膜が入り込むことで、アンカー効果が生じ、電極とゲート絶縁膜との密着性がより向上する。電極とゲート絶縁膜との密着性が向上することで、電極の折り曲げ耐性が向上する効果や、半導体素子に電圧を繰り返し印加した時の電気特性の変動が抑制される効果がある。これらの効果により、半導体素子の信頼性がより改善する。
導電性粒子としては、金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウム、タングステン、モリブデンまたは炭素などが挙げられる。より好ましい東電整流子は、金、銀、銅、ニッケル、錫、ビスマス、鉛、亜鉛、パラジウム、白金、アルミニウムおよび炭素からなる群より選ばれる少なくとも一つの元素を含有する導電性粒子である。これらの導電性粒子は、単独で用いられてもよいし、合金として用いられてもよいし、混合粒子として用いられてもよい。
これらの中でも、導電性の観点から、金、銀、銅または白金の粒子が好ましい。中でも、コストおよび安定性の観点から、銀の粒子であることがより好ましい。
電極表面の凹凸の指標としては、電極表面の算術平均粗さ（Ｒａ）が挙げられる。例えば、Ｒａは５ｎｍ以上、２００ｎｍ以下が好ましい。Ｒａが５ｎｍ以上であることで、上述のアンカー効果が効果的に発現する。また、Ｒａが２００ｎｍ以下であることで、ピンホール欠陥の無いゲート絶縁膜を製膜することができる。ゲート絶縁膜にピンホール欠陥が発生しないことで、半導体素子の短絡を防ぐことができる。
なお、本発明におけるＲａは、表面形状測定装置または原子間力顕微鏡（ＡＦＭ）を用いて、以下の方法で測定して求められる値である。表面形状測定装置を用いる場合、電極上の任意の５箇所でＲａの測定を行い、それらの平均値を採用する。ＡＦＭを用いる場合も、導電膜上の任意の５箇所でＲａの測定を行い、それらの平均値を採用する。これらの測定方法は、導電膜のサイズに応じて使い分けられる。いずれの方法でも測定可能な場合は、表面形状測定装置で測定した値を採用する。
電極中の導電性粒子の平均粒子径は、０．０１μｍ以上、５μｍ以下が好ましく、０．０１μｍ以上、２μｍ以下がより好ましい。導電性粒子の平均粒子径が０．０１μｍ以上であると、導電性粒子同士の接触確率が向上し、作製される電極の比抵抗値を小さくすることができ、かつ、断線確率を低くすることができる。また、導電性粒子の平均粒子径が５μｍ以下であれば、折り曲げ耐性の高い電極となる。また、導電性粒子の平均粒子径が２μｍ以下であれば、電極の表面平滑度、パターン精度、寸法精度がさらに向上する。
なお、本発明において、電極中の導電性粒子の平均粒子径は、以下の方法で測定される値である。電極の断面を、走査型電子顕微鏡を用いて１００００倍の倍率で観察する。得られた像から無作為に選択した粒子１００個について、各粒子径を測長し、その算術平均の値を平均粒子径とする。粒子径とは、粒子の形状が球形の場合は、その直径が粒子径である。粒子の形状が球形以外の場合は、ある１個の粒子について、電子顕微鏡で観察される幅のうち、最大の幅と最小の幅との平均値を、その粒子の粒子径として算定する。
電極中の導電体の量は、電極の重量の７０重量％以上、９５重量％以下であることが好ましく、下限としては８０重量％以上が、上限としては９０重量％以下が、それぞれより好ましい。この範囲にあることで、電極の比抵抗値を小さくすることができ、かつ、断線確率を低くすることができる。
また、ゲート電極、ソース電極およびドレイン電極のそれぞれの幅および厚み、ならびに、ソース電極とドレイン電極との間隔は、任意の値に設計することが可能である。例えば、電極幅は１０μｍ〜１０ｍｍ、電極の厚みは０．０１μｍ〜１００μｍ、ソース電極とドレイン電極との間隔は１μｍ〜１ｍｍが、それぞれ好ましいが、これらに限らない。
電極の形成方法としては、特に制限はなく、抵抗加熱蒸着、電子線ビーム、スパッタリング、メッキ、ＣＶＤ、イオンプレーティングコーティング、インクジェット、印刷などの、公知技術を用いた方法が挙げられる。また、電極の形成方法の別の例として、有機成分および導電体を含むペーストを、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの、公知の技術で、絶縁基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行い、形成する方法などが挙げられる。
また、電極パターンの形成方法としては、上記方法で作製した電極薄膜を、公知のフォトリソグラフィー法などで所望の形状にパターン形成してもよいし、あるいは、電極物質の蒸着やスパッタリング時に、所望の形状のマスクを介することで、パターンを形成してもよい。
（ゲート絶縁層）
ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高分子材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。
中でもケイ素と炭素の結合を含む有機化合物を含むものが好ましい。
有機化合物としては、一般式（９）で表されるシラン化合物、一般式（１０）で表されるエポキシ基含有シラン化合物、これらの縮合物またはこれらを共重合成分とするポリシロキサン等が挙げられる。これらの中でも、絶縁性が高く、低温硬化が可能である観点から、ポリシロキサンがより好ましい。
Ｒ１４ ｍＳｉ（ＯＲ１５）４−ｍ （９）
ここで、Ｒ１４は、水素原子、アルキル基、複素環基、アリール基またはアルケニル基を示す。Ｒ１４が複数存在する場合、それぞれのＲ１４は同じでも異なっていてもよい。Ｒ１５は、水素原子、アルキル基、アシル基またはアリール基を示す。Ｒ１５が複数存在する場合、それぞれのＲ１５は同じでも異なっていてもよい。ｍは１〜３の整数を示す。
Ｒ１６ ｎＲ１７ ｌＳｉ（ＯＲ１８）４−ｎ−ｌ （１０）
ここで、Ｒ１６は、１つ以上のエポキシ基を鎖の一部に有するアルキル基を示す。Ｒ１６が複数存在する場合、それぞれのＲ１６は同じでも異なっていてもよい。Ｒ１７は、水素原子、アルキル基、複素環基、アリール基またはアルケニル基を示す。Ｒ１７が複数存在する場合、それぞれのＲ１７は同じでも異なっていてもよい。Ｒ１８は、水素原子、アルキル基、アシル基またはアリール基を示す。Ｒ１８が複数存在する場合、それぞれのＲ１８は同じでも異なっていてもよい。ｌは０〜２の整数、ｎは１または２を示す。ただし、ｌ＋ｎ≦３である。
Ｒ１４〜Ｒ１８において、アルキル基、アシル基およびアリール基の各々の意味は、後述のＲ１９〜Ｒ２４においてした説明と同じ意味を持つ。
Ｒ１４およびＲ１７における複素環基とは、例えば、ピラン環、ピペリジン環、アミド環などの、炭素以外の原子を環内に有する脂肪族環から導かれる基を示し、これは置換基を有していても有していなくてもよい。複素環基の炭素数は、特に限定されないが、２以上２０以下の範囲が好ましい。
Ｒ１４およびＲ１７におけるアルケニル基とは、例えば、ビニル基、アリル基、ブタジエニル基などの、二重結合を含む不飽和脂肪族炭化水素基を示し、これは置換基を有していても有していなくてもよい。アルケニル基の炭素数は、特に限定されないが、２以上２０以下の範囲が好ましい。
Ｒ１６における、エポキシ基を鎖の一部に有するアルキル基とは、隣り合う２つの炭素原子が１つの酸素原子と結合して形成される３員環エーテル構造を鎖の一部に有するアルキル基を示す。このようなアルキル基としては、以下の２つのようなアルキル基が挙げられる。１つは、アルキル基において、炭素原子が最も長く連続する部分である主鎖に含まれる、隣り合う２つの炭素原子が利用される場合である。もう１つは、アルキル基において、主鎖以外の部分、いわゆる側鎖に含まれる、隣り合う２つの炭素原子が利用される場合である。
ポリシロキサンの共重合成分として、一般式（９）で表されるシラン化合物を導入することにより、可視光領域において高い透明性を保ちつつ、絶縁性および耐薬品性が高く、かつ絶縁膜内のトラップが少ない絶縁膜を形成できる。
また、一般式（９）におけるｍ個のＲ１４のうち、少なくとも１つがアリール基であると、絶縁膜の柔軟性が向上し、クラック発生が防止できるため、好ましい。
一般式（９）で表されるシラン化合物としては、具体的に、ビニルトリメトキシシラン、ビニルトリエトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリメトキシシラン、プロピルトリエトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ｐ−トリルトリメトキシシラン、ベンジルトリメトキシシラン、α−ナフチルトリメトキシシラン、β−ナフチルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−クロロプロピルトリメトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、メチルフェニルジメトキシシラン、メチルビニルジメトキシシラン、メチルビニルジエトキシシラン、３−アミノプロピルメチルジメトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルメチルジメトキシシラン、３−クロロプロピルメチルジメトキシシラン、３−クロロプロピルメチルジエトキシシラン、シクロヘキシルメチルジメトキシシラン、３−メタクリロキシプロピルジメトキシシラン、オクタデシルメチルジメトキシシラン、トリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリフルオロエチルトリエトキシシラン、トリフルオロエチルトリイソプロポキシシラン、トリフルオロプロピルトリメトキシシラン、トリフルオロプロピルトリエトキシシラン、トリフルオロプロピルトリイソプロポキシシラン、ヘプタデカフルオロデシルトリメトキシシラン、ヘプタデカフルオロデシルトリエトキシシラン、ヘプタデカフルオロデシルトリイソプロポキシシラン、トリデカフルオロオクチルトリエトキシシラン、トリデカフルオロオクチルトリメトキシシラン、トリデカフルオロオクチルトリイソプロポキシシラン、トリフルオロエチルメチルジメトキシシラン、トリフルオロエチルメチルジエトキシシラン、トリフルオロエチルメチルジイソプロポキシシラン、トリフルオロプロピルメチルジメトキシシラン、トリフルオロプロピルメチルジエトキシシラン、トリフルオロプロピルメチルジイソプロポキシシラン、ヘプタデカフルオロデシルメチルジメトキシシラン、ヘプタデカフルオロデシルメチルジエトキシシラン、ヘプタデカフルオロデシルメチルジイソプロポキシシラン、トリデカフルオロオクチルメチルジメトキシシラン、トリデカフルオロオクチルメチルジエトキシシラン、トリデカフルオロオクチルメチルジイソプロポキシシラン、トリフルオロエチルエチルジメトキシシラン、トリフルオロエチルエチルジエトキシシラン、トリフルオロエチルエチルジイソプロポキシシラン、トリフルオロプロピルエチルジメトキシシラン、トリルオロプロピルエチルジエトキシシラン、トリフルオロプロピルエチルジイソプロポキシシラン、ヘプタデカフルオロデシルエチルジメトキシシラン、ヘプタデカフルオロデシルエチルジエトキシシラン、ヘプタデカフルオロデシルエチルジイソプロポキシシラン、トリデカフルオロオクチルエチルジエトキシシラン、トリデカフルオロオクチルエチルジメトキシシラン、トリデカフルオロオクチルエチルジイソプロポキシシラン、ｐ−トリフルオロフェニルトリエトキシシランなどが挙げられる。
上記シラン化合物のうち、架橋密度を上げ、耐薬品性と絶縁特性を向上させるために、ｍ＝１であるビニルトリメトキシシラン、ビニルトリエトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリメトキシシラン、プロピルトリエトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシシラン、フェニルトリメトキシシラン、ｐ−トリルトリメトキシシラン、ベンジルトリメトキシシラン、α−ナフチルトリメトキシシラン、β−ナフチルトリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリメトキシシラン、ｐ−トリフルオロフェニルトリエトキシシランを用いることが好ましい。また、量産性の観点から、Ｒ１５がメチル基であるビニルトリメトキシシラン、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリメトキシシラン、オクタデシルトリメトキシシラン、フェニルトリメトキシシラン、ｐ−トリルトリメトキシシラン、ベンジルトリメトキシシラン、α−ナフチルトリメトキシシラン、β−ナフチルトリメトキシシラン、トリフルオロエチルトリメトキシシラン、トリメトキシシランを用いることが特に好ましい。
また、一般式（９）で表されるシラン化合物を２種以上組み合わせて用いることがより好ましい。中でも、アルキル基を有するシラン化合物と、アリール基を有するシラン化合物とを組み合わせることにより、高い絶縁性とクラック防止のための柔軟性を両立できるため、特に好ましい。
また、一般式（１０）で表されるエポキシ基含有シラン化合物としては、具体的に、γ−グリシドキシプロピルトリメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、γ−グリシドキシプロピルトリイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリイソプロポキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルメチルジメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルメチルジエトキシシラン、γ−グリシドキシプロピルメチルジイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）エチルメチルジイソプロポキシシラン、γ−グリシドキシプロピルエチルジメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルエチルジメトキシシラン、γ−グリシドキシプロピルエチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルエチルジエトキシシラン、γ−グリシドキシプロピルエチルジイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）エチルエチルジイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）プロピルトリメトキシシラン、γ−グリシドキシエチルトリメトキシシランなどが挙げられる。
これらのうち、架橋密度を上げ、耐薬品性と絶縁特性を向上させるために、ｎ＝１、ｌ＝０であるγ−グリシドキシプロピルトリメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、γ−グリシドキシプロピルトリイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリイソプロポキシシラン、β−（３，４−エポキシシクロヘキシル）プロピルトリメトキシシラン、γ−グリシドキシエチルトリメトキシシランを用いることが好ましい。また、量産性の観点から、Ｒ１８がメチル基であるγ−グリシドキシプロピルトリメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、β−（３，４−エポキシシクロヘキシル）プロピルトリメトキシシラン、γ−グリシドキシエチルトリメトキシシランを用いることが特に好ましい。
ゲート絶縁層は、さらに、金属原子と酸素原子との結合を含む金属化合物を含有することが好ましい。そのような金属化合物は、特に制限はなく、例えば、金属酸化物、金属水酸化物等が例示される。金属化合物に含まれる金属原子は、金属キレートを形成するものであれば特に限定されない。金属原子としては、例えば、マグネシウム、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、ジルコニウム、ルテニウム、パラジウム、インジウム、ハフニウム、白金などが挙げられる。中でも、入手容易性、コスト、金属キレートの安定性の点から、アルミニウムが好ましい。
ゲート絶縁層において、炭素原子とケイ素原子の合計１００重量部に対して、上記金属原子が１０〜１８０重量部含まれることが好ましい。ゲート絶縁層の絶縁特性をより向上させられるためである。ゲート絶縁層中の、炭素原子とケイ素原子の合計１００重量部に対する上記金属原子の重量比は、Ｘ線光電子分光（ＸＰＳ）により測定することができる。
ゲート絶縁層の膜厚は０．０５〜５μｍが好ましく、０．１〜１μｍがより好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
ゲート絶縁層の作製方法は、特に制限はないが、例えば、絶縁層を形成する材料を含む組成物を基板に塗布し、乾燥することで得られたコーティング膜を、必要に応じ熱処理する方法が挙げられる。塗布方法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。コーティング膜の熱処理の温度としては、１００〜３００℃の範囲にあることが好ましい。
ここで、例えば、（Ａ）アルミニウムキレート、（Ｂ）重量平均分子量が１０００以上のポリシロキサン、および（Ｃ）溶媒を含有し、（Ａ）成分の１００重量部に対して、（Ｂ）成分が５〜９０重量部含まれる組成物を、基板に塗布、乾燥、熱処理することで、絶縁層が形成される。こうして得られる絶縁層は、概ね、ケイ素原子と炭素原子との結合を含む有機化合物と、アルミニウム原子と酸素原子との結合を含む化合物とを含む。そして、その絶縁層には、炭素原子とケイ素原子の合計１００重量部に対して、アルミニウム原子が１０〜１８０重量部含まれる。
なお、上述の組成物と絶縁層における原子の含有比率の関係は大まかな傾向であり、例えば、金属原子の種類等によっては、必ずしも上述の関係が満たされるわけではない。
ゲート絶縁層は、単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して複数の絶縁層を形成しても構わない。
（ＣＮＴ）
ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよい。高い半導体特性を得るためには、単層ＣＮＴを用いるのが好ましい。ＣＮＴは、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等により得ることができる。
また、ＣＮＴは、半導体型ＣＮＴを８０重量％以上含むことがより好ましい。さらに好ましくは、半導体型ＣＮＴを９０重量％以上含むことであり、特に好ましくは、半導体型ＣＮＴを９５重量％以上含むことである。ＣＮＴ中に半導体型ＣＮＴを８０重量％以上含ませる方法としては、既知の方法を用いることができる。例えば、密度勾配剤の共存下で超遠心する方法、特定の化合物を選択的に半導体型もしくは金属型ＣＮＴの表面に付着させ、溶解性の差を利用して分離する方法、電気的性質の差を利用し電気泳動等により分離する方法などが挙げられる。ＣＮＴ中の半導体型ＣＮＴの含有率を測定する方法としては、可視−近赤外吸収スペクトルの吸収面積比から算出する方法や、ラマンスペクトルの強度比から算出する方法等が挙げられる。
本発明において、ＣＮＴを半導体素子の半導体層に用いる場合、ＣＮＴの長さは、ソース電極とドレイン電極との間の距離（以下、「電極間距離」）よりも短いことが好ましい。ＣＮＴの平均長さは、電極間距離にもよるが、好ましくは２μｍ以下、より好ましくは１μｍ以下である。ＣＮＴの長さを短く方法としては、酸処理、凍結粉砕処理などが挙げられる。
ＣＮＴの平均長さとは、ランダムにピックアップした２０本のＣＮＴの長さの平均値を言う。ＣＮＴ平均長さの測定方法としては、原子間力顕微鏡、走査型電子顕微鏡、透過型電子顕微鏡等で得た画像の中から、２０本のＣＮＴをランダムにピックアップし、それらの長さの平均値を得る方法が挙げられる。
一般に市販されているＣＮＴは長さに分布があり、電極間距離よりも長いＣＮＴが含まれることがある。そのため、ＣＮＴを電極間距離よりも短くする工程を加えることが好ましい。例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより、ＣＮＴを短繊維状にカットする方法が有効である。また、フィルターによる分離を併用することは、ＣＮＴの純度を向上させる点でさらに好ましい。
また、ＣＮＴの直径は特に限定されないが、１ｎｍ以上１００ｎｍ以下が好ましく、上限としてより好ましくは５０ｎｍ以下である。
本発明では、ＣＮＴを溶媒中に均一分散させ、分散液をフィルターによってろ過する工程を設けることが好ましい。フィルター孔径よりも小さいＣＮＴを濾液から得ることで、電極間距離よりも短いＣＮＴを効率よく得られる。この場合、フィルターとしてはメンブレンフィルターが好ましく用いられる。ろ過に用いるフィルターの孔径は、電極間距離よりも小さければよく、０．５〜１０μｍが好ましい。
（ＣＮＴ複合体）
本発明に用いられるＣＮＴは、ＣＮＴ表面の少なくとも一部に共役系重合体が付着してなるＣＮＴ複合体とすることが好ましい。ここで、共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上である化合物を指す。
ＣＮＴの表面の少なくとも一部に共役系重合体を付着させることにより、ＣＮＴの保有する高い電気的特性を損なうことなく、ＣＮＴを溶液中に均一に分散することが可能になる。ＣＮＴが均一に分散した溶液を用いれば、塗布法により、均一に分散したＣＮＴ膜を形成することが可能になる。これにより、高い半導体特性を実現できる。
ＣＮＴの表面の少なくとも一部に共役系重合体が付着した状態とは、ＣＮＴの表面の一部、あるいは全部を、共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのは、両者の共役系構造に由来するπ電子雲が重なることによって、相互作用が生じるためと推測される。
ＣＮＴが共役系重合体で被覆されているか否かは、ＣＮＴの反射色から判断できる。被覆されたＣＮＴの反射色は、被覆されていないＣＮＴの反射色とは異なり、共役系重合体の反射色に近い。定量的には、Ｘ線光電子分光（ＸＰＳ）などの元素分析によって、ＣＮＴへの付着物の存在を確認することや、ＣＮＴと付着物との重量比を測定することができる。
また、ＣＮＴへの付着のしやすさから、共役系重合体の重量平均分子量が１０００以上であることが好ましい。
ＣＮＴに共役系重合体を付着させる方法としては、（Ｉ）溶融した共役系重合体中にＣＮＴを添加して混合する方法、（ＩＩ）共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法、（ＩＩＩ）ＣＮＴを溶媒中に超音波等で予備分散させておき、そこへ共役系重合体を添加し混合する方法、（ＩＶ）溶媒中に共役系重合体とＣＮＴを入れ、この混合系へ超音波を照射して混合する方法、などが挙げられる。本発明では、いずれの方法を用いてもよく、複数の方法を組み合わせてもよい。
共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ−ｐ−フェニレン系重合体、ポリ−ｐ−フェニレンビニレン系重合体などが挙げられるが、特に限定されない。上記重合体としては、単一のモノマーユニットが並んだものが好ましく用いられるが、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したもの、およびグラフト重合したものも好ましく用いられる。
上記重合体の中でも、本発明においては、ＣＮＴへの付着が容易であり、ＣＮＴ複合体を形成しやすい観点から、ポリチオフェン系重合体が好ましく使用される。ポリチオフェン系重合体の中でも、環中に含窒素二重結合を有する縮合へテロアリールユニットと、チオフェンユニットとを、繰り返し単位中に含むものがより好ましい。
環中に含窒素二重結合を有する縮合へテロアリールユニットとしては、チエノピロール、ピロロチアゾール、ピロロピリダジン、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、ベンゾチアジアゾール、キノリン、キノキサリン、ベンゾトリアジン、チエノオキサゾール、チエノピリジン、チエノチアジン、チエノピラジンなどのユニットが挙げられる。これらの中でも特にベンゾチアジアゾールユニットまたはキノキサリンユニットが好ましい。これらのユニットを有することで、ＣＮＴと共役系重合体の密着性が増し、ＣＮＴを半導体層中により良好に分散することができる。
さらに、上記共役系重合体として、以下の一般式（１１）で表される構造を有するものが特に好ましい。
Figure 2018180146
ここで、Ｒ１９〜Ｒ２４は、同じでも異なっていてもよく、それぞれ、水素原子、アルキル基、シクロアルキル基、複素環基、アルケニル基、シクロアルケニル基、アルキニル基、アルコキシ基、アルキルチオ基、アリールエーテル基、アリールチオエーテル基、アリール基、ヘテロアリール基、ハロゲン原子、シアノ基、ホルミル基、カルバモイル基、アミノ基、アルキルカルボニル基、アリールカルボニル基、カルボキシル基、アルコキシカルボニル基、アリールオキシカルボニル基、アルキルカルボニルオキシ基、アリールカルボニルオキシ基またはシリル基を示す。また、Ｒ１９〜Ｒ２４は、隣接する基同士で環構造を形成してもかまわない。Ａは、単結合、アリーレン基、チエニレン基を除くヘテロアリーレン基、エテニレン基、エチニレン基の中から選ばれる。ｌおよびｍは、それぞれ０〜１０の整数を示し、ｌ＋ｍ≧１である。ｎは２〜１０００の範囲を示す。ｌ、ｍおよびｎが２以上の場合、それぞれの繰り返し単位において、Ｒ１９〜Ｒ２４およびＡは、同じでも異なっていてもよい。
アルキル基とは、例えば、メチル基、エチル基、ｎ−プロピル基、イソプロピル基、ｎ−ブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基などの飽和脂肪族炭化水素基を示す。アルキル基は、置換基を有していても有していなくてもよい。アルキル基が置換基を有する場合、置換基には特に制限はなく、例えば、アルコキシ基、アリール基、ヘテロアリール基等を挙げることができる。置換基が、さらに置換基を有していてもよい。これら置換基に関する説明は、特にことわらない限り、以下の記載にも共通する。また、アルキル基の炭素数は特に限定されないが、入手の容易性やコストの点から、１以上２０以下が好ましく、より好ましくは１以上８以下である。
シクロアルキル基とは、例えば、シクロプロピル基、シクロヘキシル基、ノルボルニル基、アダマンチル基などの飽和脂環式炭化水素基を含んだアルキル基を示す。シクロアルキル基は、置換基を有していても有していなくてもよい。シクロアルキル基の炭素数は特に限定されないが、３以上２０以下の範囲が好ましい。
複素環基とは、例えば、ピラン環、ピペリジン環、アミド環などの、炭素以外の原子を環内に有する脂肪族環から導かれる基を示す。複素環基は、置換基を有していても有していなくてもよい。複素環基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
アルケニル基とは、例えば、ビニル基、アリール基、ブタジエニル基などの、二重結合を含む不飽和脂肪族炭化水素基を示す。アルケニル基は、置換基を有していても有していなくてもよい。アルケニル基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
シクロアルケニル基とは、例えば、シクロペンテニル基、シクロペンタジエニル基、シクロヘキセニル基などの、二重結合を含む不飽和脂環式炭化水素基を示す。シクロアルケニル基は、置換基を有していても有していなくてもよい。シクロアルケニル基の炭素数は特に限定されないが、３以上２０以下の範囲が好ましい。
アルキニル基とは、例えば、エチニル基などの、三重結合を含む不飽和脂肪族炭化水素基を示す。アルキニル基は、置換基を有していても有していなくてもよい。アルキニル基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
アルコキシ基とは、例えば、メトキシ基、エトキシ基、プロポキシ基など、エーテル結合の一方を脂肪族炭化水素基で置換した官能基を示す。アルコキシ基は、置換基を有していても有していなくてもよい。アルコキシ基の炭素数は特に限定されないが、１以上２０以下の範囲が好ましい。
アルキルチオ基とは、アルコキシ基のエーテル結合の酸素原子が硫黄原子に置換されたものである。アルキルチオ基は、置換基を有していても有していなくてもよい。アルキルチオ基の炭素数は特に限定されないが、１以上２０以下の範囲が好ましい。
アリールエーテル基とは、例えば、フェノキシ基、ナフトキシ基など、エーテル結合の一方を芳香族炭化水素基で置換した官能基を示す。アリールエーテル基は、置換基を有していても有していなくてもよい。アリールエーテル基の炭素数は特に限定されないが、６以上４０以下の範囲が好ましい。
アリールチオエーテル基とは、アリールエーテル基のエーテル結合の酸素原子が硫黄原子に置換されたものである。アリールチオエーテル基は、置換基を有していても有していなくてもよい。アリールチオエーテル基の炭素数は特に限定されないが、６以上４０以下の範囲が好ましい。
アリール基とは、例えば、フェニル基、ナフチル基、ビフェニル基、アントラセニル基、フェナントリル基、ターフェニル基、ピレニル基などの芳香族炭化水素基を示す。アリール基は、置換基を有していても有していなくてもよい。アリール基の炭素数は特に限定されないが、６以上４０以下の範囲が好ましい。
ヘテロアリール基とは、例えば、フラニル基、チオフェニル基、ベンゾフラニル基、ジベンゾフラニル基、ピリジル基、キノリニル基など、炭素以外の原子を一個または複数個環内に有する芳香族基を示す。ヘテロアリール基は、置換基を有していても有していなくてもよい。ヘテロアリール基の炭素数は特に限定されないが、２以上３０以下の範囲が好ましい。
ハロゲン原子とは、フッ素、塩素、臭素またはヨウ素を示す。
アルキルカルボニル基とは、例えば、アセチル基、ヘキサノイル基など、カルボニル結合の一方を脂肪族炭化水素基で置換した官能基を示す。アルキルカルボニル基は、置換基を有していても有していなくてもよい。アルキルカルボニル基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
アリールカルボニル基とは、例えば、ベンゾイル基など、カルボニル結合の一方を芳香族炭化水素基で置換した官能基を示す。アリールカルボニル基は、置換基を有していても有していなくてもよい。アリールカルボニル基の炭素数は特に限定されないが、７以上４０以下の範囲が好ましい。
アルコキシカルボニル基とは、例えば、メトキシカルボニル基など、カルボニル結合の一方をアルコキシ基で置換した官能基を示す。アルコキシカルボニル基は、置換基を有していても有していなくてもよい。アルコキシカルボニル基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
アリールオキシカルボニル基とは、例えば、フェノキシカルボニル基など、カルボニル結合の一方をアリールオキシ基で置換した官能基を示す。アリールオキシカルボニル基は、置換基を有していても有していなくてもよい。アリールオキシカルボニル基の炭素数は特に限定されないが、７以上４０以下の範囲が好ましい。
アルキルカルボニルオキシ基とは、例えば、アセトキシ基など、エーテル結合の一方をアルキルカルボニル基で置換した官能基を示す。アルキルカルボニルオキシ基は、置換基を有していても有していなくてもよい。アルキルカルボニルオキシ基の炭素数は特に限定されないが、２以上２０以下の範囲が好ましい。
アリールカルボニルオキシ基とは、例えば、ベンゾイルオキシ基など、エーテル結合の一方をアリールカルボニル基で置換した官能基を示す。アリールカルボニルオキシ基は、置換基を有していても有していなくてもよい。アリールカルボニルオキシ基の炭素数は特に限定されないが、７以上４０以下の範囲が好ましい。
カルバモイル基、アミノ基およびシリル基は、置換基を有していても有していなくてもよい。
隣接する基同士で互いに結合して環構造を形成する場合とは、上記一般式（１１）で説明すると、例えば、Ｒ１９とＲ２０とが互いに結合して、共役または非共役の環構造を形成する場合である。環構造の構成元素として、炭素原子以外に、窒素、酸素、硫黄、リン、ケイ素の各原子を含んでいてもよい。また、環構造が、さらに別の環と縮合した構造であってもよい。
次に、一般式（１１）のＡについて説明する。アリーレン基とは、２価（結合部位が２箇所）の芳香族炭化水素基を示し、無置換でも置換されていてもかまわない。置換される場合の置換基の例としては、上記アルキル基、ヘテロアリール基、ハロゲンが挙げられる。アリーレン基の好ましい具体例としては、フェニレン基、ナフチレン基、ビフェニレン基、フェナントリレン基、アントリレン基、ターフェニレン基、ピレニレン基、フルオレニレン基、ペリレニレン基などが挙げられる。
ヘテロアリーレン基とは、２価の複素芳香環基を示し、無置換でも置換されていてもかまわない。ヘテロアリーレン基の好ましい具体例しては、ピリジレン基、ピラジレン基、キノリニレン基、イソキノリレン基、キノキサリレン基、アクリジニレン基、インドリレン基、カルバゾリレン基などに加え、ベンゾフラン、ジベンゾフラン、ベンゾチオフェン、ジベンゾチオフェン、ベンゾジチオフェン、ベンゾシロールおよびジベンゾシロールなどの、複素芳香環から導かれる２価の基などが挙げられる。
一般式（１１）のｌおよびｍは０〜１０の整数を示し、ｌ＋ｍ≧１である。一般式（１１）の構造中にチオフェンユニットを含有することで、共役系重合体とＣＮＴとの密着性が向上し、ＣＮＴの分散性が向上する。好ましくは、ｌおよびｍはそれぞれ１以上、さらに好ましくはｌ＋ｍ≧４である。また、モノマーの合成、およびその後の重合の容易さの観点から、ｌ＋ｍ≦１２が好ましい。
ｎは、共役系重合体の重合度を表しており、２〜１０００の範囲である。ＣＮＴへの付着のしやすさを考慮して、ｎは３〜５００の範囲が好ましい。本発明において、重合度ｎは、重量平均分子量から求めた値である。重量平均分子量は、ＧＰＣ（ゲルパーミエーションクロマトグラフィー）を用いて測定し、ポリスチレンの標準試料を用いて換算して求める。
また、ＣＮＴ複合体の形成のしやすさから、共役系重合体は溶媒に可溶であることが好ましい。一般式（１１）においては、Ｒ１９〜Ｒ２４の少なくとも一つがアルキル基であることが好ましい。
共役系重合体としては、下記のような構造を有するものが挙げられる。
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
Figure 2018180146
ここで、各々のｎは前記の意味のとおりであり、すなわち、２〜１０００の範囲であり、好ましく３〜５００の範囲である。
共役系重合体は、公知の方法により合成することができる。例えば、チオフェン同士を連結する方法としては、ハロゲン化チオフェンとチオフェンボロン酸またはチオフェンボロン酸エステルとを、パラジウム触媒下でカップリングする方法、ハロゲン化チオフェンとチオフェングリニヤール試薬とを、ニッケルまたはパラジウム触媒下でカップリングする方法が挙げられる。また、他のユニットとチオフェンユニットを連結する場合も、ハロゲン化した他のユニットとチオフェンユニットとを、同様の方法でカップリングすることができる。また、そのようにして得られたモノマーの末端に重合性官能基を導入し、パラジウム触媒やニッケル触媒下で重合を進行させることで、共役系重合体を得ることができる。
共役系重合体は、合成過程で使用した原料や副生成物などの不純物を除去したものを用いることが好ましい。不純物を除去する方法としては、例えば、シリカゲルカラムグラフィー法、ソクスレー抽出法、ろ過法、イオン交換法、キレート法などを用いることができる。これらの方法を２種以上組み合わせてもよい。
（半導体層）
半導体層は、ＣＮＴを含有する。このとき、ＣＮＴはＣＮＴ複合体として存在させることが好ましい。半導体層は電気特性を阻害しない範囲であれば、さらに有機半導体や絶縁性材料を含んでもよい。
半導体層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましい。この範囲内にあることで、均一な薄膜形成が容易になる。半導体層の膜厚は、より好ましくは１ｎｍ以上５０ｎｍ以下であり、さらに好ましくは１ｎｍ以上２０ｎｍ以下である。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。
半導体層の形成方法としては、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど、乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から、塗布法を用いることが好ましい。具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などを好ましく用いることができる。これらの中から、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択することが好ましい。また、形成した塗膜に対して、大気下、減圧下または窒素やアルゴン等の不活性ガス雰囲気下で、アニーリング処理を行ってもよい。
（第２絶縁層）
第２絶縁層は、半導体層に対してゲート絶縁層と反対側に形成される。半導体層に対してゲート絶縁層と反対側とは、例えば、半導体層の下側にゲート絶縁層を有する場合は、半導体層の上側を指す。第２絶縁層を形成することにより、半導体層を保護することができる。
本発明において第２絶縁層は、半導体層に対してゲート絶縁層と反対側に形成された層であって、ｉ）窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物を含有する層、および、ｉｉ）酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である層を有している層をいう。ここで、上記ｉとｉｉは１つの層で以て両特性が具備されたものであっても構わない。また、第２絶縁層は半導体層に接して設けられる。電子供与性とは、ある化合物が別の化合物へ電子を供与する能力のことである。電子供与性化合物は、電子供与する能力を有する化合物である。第２絶縁層にそのような電子供与性化合物が含まれることにより、通常はｐ型半導体特性を示すＣＮＴ−ＦＥＴを、ｎ型半導体特性を示す半導体素子へ転換できる。
電子供与性化合物としては、例えば、アミド系化合物、イミド系化合物、ウレア系化合物、アミン系化合物、イミン系化合物、アニリン系化合物、ニトリル系化合物、アルキルホスフィン系化合物などを挙げることができる。
アミド系化合物としては、ポリアミド、ホルムアミド、アセトアミド、ポリ−Ｎ−ビニルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、アセトアニリド、ベンズアニリド、Ｎ−メチルベンズアニリド、スルホンアミド、ナイロン、ポリビニルピロリドン、Ｎ−メチルピロリドン、ポリビニルポリピロリドン、β−ラクタム、γ−ラクタム、δ−ラクタム、ε−カプロラクタムなどが挙げられる。
イミド系化合物としては、ポリイミド、フタルイミド、マレイミド、アロキサン、スクシンイミドなどが挙げられる。
ウレア系化合物としては、ウラシル、チミン、尿素、アセトヘキサミドなどが挙げられる。
アミン系化合物としては、メチルアミン、ジメチルアミン、トリメチルアミン、エチルアミン、ジエチルアミン、トリエチルアミン、ジイソプロピルエチルアミン、シクロヘキシルアミン、メチルシクロヘキシルアミン、ジメチルシクロヘキシルアミン、ジシクロヘキシルアミン、ジシクロヘキシルメチルアミン、トリシクロヘキシルアミン、シクロオクチルアミン、シクロデシルアミン、シクロドデシルアミン、１−アザビシクロ［２．２．２］オクタン（キヌクリジン）、１，８−ジアザビシクロ［５．４．０］ウンデカ−７−エン（ＤＢＵ）、１，５−ジアザビシクロ［４．３．０］ノナ−５−エン（ＤＢＮ）、１，５，７−トリアザビシクロ［４．４．０］デカ−５−エン（ＴＢＤ）、７−メチル−１，５，７−トリアザビシクロ［４．４．０］デカ−５−エン（ＭＴＢＤ）、ポリ（メラミン−ｃｏ−ホルムアルデヒド）、テトラメチルエチレンジアミン、ジフェニルアミン、トリフェニルアミン、フェニルアラニンなどが挙げられる。
イミン系化合物としては、エチレンイミン、Ｎ−メチルヘキサン−１−イミン、N−メチル−１−ブチル−１−ヘキサンイミン、プロパン−２−イミン、メタンジイミン、Ｎ−メチルエタンイミン、エタン−１，２−ジイミンなどが挙げられる。
アニリン系化合物としては、アニリン、メチルアミノ安息香酸などが挙げられる。
ニトリル系化合物としては、アセトニトリル、アクリロニトリルなどが挙げられる。その他の化合物としてはポリウレタン、アラントイン、２−イミダゾリジノン、１，３−ジメチル−２−イミダゾリジノン、ジシアンジアミジン、シトルリン、ピペリジン、イミダゾール、ピリミジン、ジュロリジン、ポリ（メラミン−ｃｏ−ホルムアルデヒド）などが挙げられる。
アルキルホスフィン系化合物としては、トリブチルホスフィン、トリ−ｔｅｒｔ−ブチルホスフィン、トリフェニルホスフィンなどが挙げられる。
これらの中でも、半導体素子の保存安定性および特性の調整の容易性の観点から、電子供与性化合物は窒素原子を有する化合物であることが好ましく、窒素原子を含む環構造を含有する化合物であることがより好ましい。窒素原子を含む環構造を含有する化合物としては、ポリビニルピロリドン、Ｎ−メチルピロリドン、ポリビニルポリピロリドン、β−ラクタム、γ−ラクタム、δ−ラクタム、ε−カプロラクタム、ポリイミド、フタルイミド、マレイミド、アロキサン、スクシンイミド、ウラシル、チミン、２−イミダゾリジノン、１，３−ジメチル−２−イミダゾリジノン、キヌクリジン、ＤＢＵ、ＤＢＮ、ＴＢＤ、ＭＴＢＤ、ピペリジン、イミダゾール、ピリミジン、ジュロリジンなどが挙げられる。
また、電子供与性化合物は、アミジン化合物およびグアニジン化合物から選ばれるいずれか１種類以上の化合物であることが、特に好ましい。アミジン化合物としては、ＤＢＵ、ＤＢＮなどが挙げられる。グアニジン化合物としては、ＴＢＤ、ＭＴＢＤなどが挙げられる。これらの化合物は、電子供与性が特に高く、そのため、ＣＮＴを用いたＦＥＴのｎ型半導体素子としての性能がさらに向上するため、好ましい。
第２絶縁層の酸素透過度は、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である。これにより、半導体特性の、大気下での経時的な安定性が向上する。これは、大気中の酸素による、ＣＮＴおよび電子供与性化合物の酸化が抑制されるためと考えられる。この効果は、電子供与性化合物が窒素原子を有する場合に大きく、電子供与性化合物が窒素原子を含む環構造を含有する化合物である場合に、より大きく、電子供与性化合物がアミジン化合物およびグアニジン化合物から選ばれるいずれか１種類以上の化合物である場合に、さらに大きい。上記化合物は、電子供与性に特に優れる一方、半導体素子において、大気中の酸素により特に酸化されやすい。これらの化合物が用いられている場合、第２絶縁層の酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であることで、半導体素子の保存安定性が向上することに加え、優れたｎ型移動度を発現可能となる。
第２絶縁層の酸素透過度は、より好ましくは、２．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であり、さらに好ましくは、１．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である。下限としては、特に制限されないが、０．００１ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以上であることが好ましい。
半導体素子の性能安定性の観点から、第２絶縁層は、さらに、ヒドロキシ基、シアノ基、フルオロ基、クロロ基およびアミド結合からなる群より選ばれるいずれか１種以上の構造を有する高分子化合物を含有することが好ましい。これは、これらの高分子化合物は酸素遮蔽性が高いことに加え、塗布方により第２絶縁層を形成するプロセスにおいて、穏和なアニーリング条件での乾燥による製膜が可能なためである。前述の、大気中の酸素による、ＣＮＴおよび電子供与性化合物の酸化は、高温でアニーリングを行う場合において顕著である。したがって、より穏和なアニーリング条件で乾燥できる、これらの高分子化合物が好ましい。
ヒドロキシ基を有する高分子化合物としては、ポリビニルフェノール、ポリビニルアルコール、エチレン−ビニルアルコール共重合体、ビニル酢酸−ビニルアルコール共重合体などが挙げられる。
シアノ基を有する高分子化合物としては、シアノアクリレート、ポリアクリロニトリル、ポリアリルシアニドなどが挙げられる。
フルオロ基を有する高分子化合物としては、ポリフッ化ビニル、ポリフッ化ビニリデン、フッ化ビニリデン―トリフッ化エチレン共重合体などが挙げられる。
クロロ基を有する高分子化合物としては、ポリビニルクロリド、ポリ塩化ビニリデン、ビニルクロリド―ビニル酢酸共重合体などが挙げられる。
アミド結合を有する高分子化合物としては、ナイロン６、ナイロン６６、ポリフェニレンテレフタルアミドなどが挙げられる。
中でも、薄膜での酸素遮蔽性の観点から、ビニルアルコール系樹脂が特に好ましい。ビニルアルコール系樹脂としては、ポリビニルアルコール、エチレン−ビニルアルコール共重合体などが挙げられる。
第２絶縁層の膜厚は、１．０μｍ以上であることが好ましく、３．０μｍ以上であることがより好ましい。この範囲の膜厚にすることにより、第２絶縁層による酸素遮蔽性を高めることができる。また、第２絶縁層の膜厚の上限としては、特に限定されるものではないが、１ｍｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。この範囲の膜厚にすることにより、第２絶縁層の柔軟性を確保でき、屈曲時にも半導体層との密着性が良好となる。そのため、半導体素子に折り曲げなどの外力がかかった際に、第２絶縁層に空隙やクラックが発生し、その酸素遮蔽性が低下するといった事象を抑制することができる。
第２絶縁層の膜厚は、第２絶縁層の断面を走査型電子顕微鏡により測定し、得られた像のうち、半導体層上に位置する第２絶縁層部分の中から無作為に選択した１０箇所の膜厚を算出し、その算術平均の値とする。
第２絶縁層の形成方法としては、特に限定されず、抵抗加熱蒸着、電子線ビーム、スパッタリング、ＣＶＤなど乾式の方法を用いることも可能であるが、製造コストや大面積への適合の観点から塗布法を用いることが好ましい。塗布法では、第２絶縁層を形成するための材料を溶解させた組成物を塗布する工程を少なくとも含む。
塗布方法としては、具体的には、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法、ドロップキャスト法などを好ましく用いることができる。これらの中から、塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択することが好ましい。
塗布法を用いて第２絶縁層を形成するに際して、第２絶縁層に用いられる絶縁性材料を溶解させる溶媒としては、特に制限されないが、有機溶媒が好ましい。溶媒の具体例としては、例えば、エチレングリゴールモノメチルエーテル、エチレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノｎ−ブチルエーテル、プロピレングリコールモノｔ−ブチルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールエチルメチルエーテル等のエーテル類；エチレングリコールモノエチルエーテルアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピルアセテート、ブチルアセテート、イソブチルアセテート、３−メトキシブチルアセテート、３−メチル−３−メトキシブチルアセテート、乳酸メチル、乳酸エチル、乳酸ブチル等のエステル類；アセトン、メチルエチルケトン、メチルプロピルケトン、メチルブチルケトン、メチルイソブチルケトン、シクロペンタノン、２−ヘプタノン等のケトン類；ブチルアルコール、イソブチルアルコール、ペンタノール、４−メチル−２−ペンタノール、３−メチル−２−ブタノール、３−メチル−３−メトキシブタノール、ジアセトンアルコール等のアルコール類；トルエン、キシレン等の芳香族炭化水素類が挙げられる。
溶媒として、これらを２種以上用いてもよい。中でも、１気圧における沸点が１１０〜２００℃の溶媒を含有することが好ましい。溶媒の沸点が１１０℃以上であれば、溶液塗布時に溶剤の揮発が抑制されて、塗布性が良好となる。溶媒の沸点が２００℃以下であれば、絶縁膜中に残存する溶剤が少なくなり、より良好な耐熱性や耐薬品性を有する第２絶縁層が得られる。
また、形成した塗膜に対して、大気下、減圧下または窒素やアルゴン等の不活性ガス雰囲気下でアニーリング処理や熱風乾燥を行ってもよい。具体的には例えば、アニーリングの条件としては、５０〜１５０℃、３〜３０分、窒素雰囲気下が挙げられる。このような乾燥工程により、塗膜の乾燥が不十分である場合に、しっかり乾燥させることができる。
第２絶縁層は単層でも複数層でもよく、また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して形成しても構わない。より好ましくは、第２絶縁層が、半導体層に近い側に設けられてなる第１層と、半導体層に遠い側に設けられてなる第２層とを少なくとも含み、第１層が電子供与性化合物を含有し、第２層の酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であることである。第２層の酸素透過度は、より好ましくは、２．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であり、さらに好ましくは、１．５ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である。
この構成では、第１層が、ｐ型半導体素子のｎ型半導体素子への転換の機能を担う。また、第２層が、大気下での経時的な安定性向上の機能を担う。このように機能分離することにより、ｐ型半導体素子のｎ型半導体素子への転換および大気下での経時的な安定性向上を達成しやすくなる。
図３は、本発明の実施の形態に係る半導体素子の第三の例を示す模式断面図である。絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４と、半導体層を覆う第２絶縁層８と、を有する。第２絶縁層８は、半導体層４に接する第１層９と、第１層９を覆う第２層１０とからなる。半導体層４は、カーボンナノチューブ７を含む。
図４は、本発明の実施の形態に係る半導体素子の第四の例を示す模式断面図である。絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられる半導体層４と、その上に形成されるソース電極５およびドレイン電極６と、それらの上に設けられる第２絶縁層８と、を有する。第２絶縁層８は、半導体層４に接する第１層９と、第１層９を覆う第２層１０とからなる。半導体層４は、カーボンナノチューブ７を含む。
第１層は、アクリル樹脂、メタクリル樹脂、オレフィンポリマー、ポリスチレン、ポリシロキサンなどの高分子化合物を、さらに含有してもよい。
第２層に用いられる材料としては、例えば、酸化ケイ素や窒化ケイ素などの無機化合物、アクリル樹脂、メタクリル樹脂、オレフィンポリマー、ポリスチレン、ポリシロキサン、ポリビニルアルコールなどの高分子化合物などを挙げることができる。
第２層は、ヒドロキシ基、シアノ基、フルオロ基、クロロ基およびアミド結合からなる群より選ばれるいずれか１種以上の構造を有する高分子化合物を含有することが好ましい。このような高分子化合物が好ましい理由と、その具体例は、上述の通りであり、高分子化合物の中でも、ビニルアルコール系樹脂が特に好ましい。
また、第１層および第２層は１つの層を複数の絶縁性材料から形成してもよい。また、第２層は単層でも複数層でもよい。第２層が複数層である場合、各層には上記の材料が好ましく用いられる。また、この場合の第２層の酸素透過度とは、その複数層の全体としての酸素透過度をいう。
第１層と第２層を構成する材料の溶解度パラメータの差の絶対値は、５．０（ＭＰａ）１／２以上であることが好ましく、６．０（ＭＰａ）１／２以上であることがより好ましく、またさらに８．０（ＭＰａ）１／２以上であることが好ましい。また、その値の上限としては、特に限定されるものではないが、１５．０（ＭＰａ）１／２以下が好ましく、さらに好ましくは１０．０（ＭＰａ）１／２以下である。この範囲にあることで、第１層と第２層が混ざり合うことを抑制し、第１層の膜厚が数μｍ程度の薄さである場合においても、ｎ型半導体素子への転換を効果的に発現できる。この構成は、半導体素子を相補型回路に用いる場合に、特に好ましい。第１層の材料としては、アクリル樹脂、メタクリル樹脂、オレフィンポリマー、ポリスチレンなどが挙げられ、第２層の材料としては、ポリビニルアルコール、エチレン―ビニルアルコール共重合体などのビニルアルコール系樹脂が挙げられる。
ここで、溶解パラメータは、一般的に用いられている、Ｐｏｌｙ．Ｅｎｇ．Ｓｃｉ．，ｖｏｌ．１４，Ｎｏ．２，ｐｐ１４７−１５４（１９７４）等に記載のＦｅｄｏｒｓの推算法を用い、層を構成する材料の種類と比率から算出される値である。例えば、ポリメタクリル酸メチルの溶解度パラメータは１９．４（ＭＰａ）０．５、ポリビニルアルコールの溶解度パラメータは２８．８（ＭＰａ）０．５と算出できる。
また、その層が複数の材料の混合物からなる場合、各構成物の溶解度パラメータにそれぞれのモル分率を掛け合わせたものの総和を取ることで、算出する。例えば、層が成分Ａおよび成分Ｂからなる場合、下記式より算出する；
（層の溶解度パラメータ）＝（成分Ａの溶解度パラメータ）×（成分Ａのモル分率）＋（成分Ｂの溶解度パラメータ）×（成分Ｂのモル分率）
例えば、ポリメタクリル酸メチル（溶解度パラメータ１９．４（ＭＰａ）０．５）を９７重量％（モル分率：９７．８％）、ジアザビシクロウンデセン（溶解度パラメータ２０．３（ＭＰａ）０．５）を３重量％（モル分率：２．２％）含む層の場合、層の溶解度パラメータは１９．４（ＭＰａ）０．５となる。
第１層の膜厚は、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。また、第１層の膜厚は、１０μｍ以下であることが好ましく、３．０μｍ以下であることがより好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になる。
第２層の膜厚は、１．０μｍ以上であることが好ましく、３．０μｍ以上であることがより好ましい。この範囲の膜厚にすることにより、酸素遮蔽性を高めることができる。また、第１層の膜厚の上限としては、特に限定されるものではないが、１ｍｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。この範囲の膜厚にすることにより、第２絶縁層の柔軟性を確保でき、屈曲時にも半導体層との密着性が良好となる。そのため、半導体素子に折り曲げなどの外力がかかった際に、第２絶縁層に空隙やクラックが発生し、その酸素遮蔽性が低下するといった事象を抑制することができる。
第２絶縁層が第１層と第２層を含むときの各層の形成方法は、第２絶縁層の形成方法について述べたとおりであり、特に限定されないが、いずれも塗布法により形成することが好ましい。この場合、まず、第１層を塗布法により形成した後、第２層を形成する。そこで、第２層を形成する際の乾燥温度が、第１層のガラス転移温度以下であることが好ましい。この条件とすることで、第１層と第２層が混ざり合うことを抑制できる。そして、第１層の膜厚が数μｍの薄さである場合においても、ｐ型半導体素子のｎ型半導体素子への転換や、しきい値電圧などの特性制御の機能を、効果的に発現できる。第２層の乾燥温度が第１層のガラス転移温度以下であることは、特に、相補型回路の作製のために、このような第２絶縁層の形成方法を適用した場合に好ましい。
第２絶縁層の水蒸気透過度は２０ｇ／（ｍ２・２４ｈ）以下であることが好ましい。これにより、半導体特性の大気下での経時的な安定性がさらに向上する。これは、湿度変化に伴う半導体素子特性の変化が抑制されるためと考えられる。第２絶縁層の水蒸気透過度は、より好ましくは、１０ｇ／（ｍ２・２４ｈ）以下であり、さらに好ましくは、１ｇ／（ｍ２・２４ｈ）以下である。下限としては、特に制限されないが、実用的には０．００１ｇ／（ｍ２・２４ｈ）以上であることが通常である。
（保護層）
半導体素子の構成として、好ましくは、第２絶縁層に対して前記ゲート電極とは反対側で第２絶縁層と接する保護層を備えることが好ましい。ここで、保護層は水蒸気透過度が２０ｇ／（ｍ２・２４ｈ）以下である。好ましくは、水蒸気透過度が５ｇ／（ｍ２・２４ｈ）以下である。この構成では、第２絶縁層がｐ型半導体素子のｎ型半導体素子への転換の機能および酸素遮蔽性の機能を担い、保護層が、湿度遮蔽性の機能を担う。すなわち、保護層は酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）を超える層である。このように機能分離することにより、先述の、第２絶縁層が水蒸気遮蔽性を有する構成に比べ、ｐ型半導体素子のｎ型半導体素子への転換および大気下での経時的な安定性向上を達成しやすくなる。保護層の水蒸気透過度は、より好ましくは、１０ｇ／（ｍ２・２４ｈ）以下であり、さらに好ましくは、１ｇ／（ｍ２・２４ｈ）以下である。下限としては、特に制限されないが、０．００１ｇ／（ｍ２・２４ｈ）以上であることが好ましい。
図１２は、本発明の実施の形態に係る保護層が設けられた半導体素子の例を示す模式断面図である。絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４と、半導体層を覆う第２絶縁層８と、第２絶縁層８を覆う保護層１４と、を有する。第２絶縁層８は、半導体層４に接する第１層９と、第１層９を覆う第２層１０とからなる。半導体層４は、カーボンナノチューブ７を含む。
保護層は、フッ素系樹脂、塩素系樹脂、二トリル樹脂、ポリエステル、ポリオレフィンから選ばれるいずれか１種類以上を含有することが好ましい。これらのポリマーは水蒸気透過性が低いことに加え、塗布法によりバリア層を形成するプロセスにおいて、穏和なアニーリング条件での乾燥による製膜が可能である。
フッ素系樹脂とは、フッ素原子を含有するポリマーであり、例えば、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、フッ化ビニリデンー三フッ化エチレンの共重合体などが挙げられる。
塩素系樹脂とは、塩素原子を含有するポリマーであり、例えば、ポリビニルクロリド、ポリ塩化ビニリデン、ビニルクロリド―ビニル酢酸共重合体などが挙げられる。
二トリル樹脂は、ニトリル基を含有するポリマーであり、例えば、ポリアクリロニトリル、ポリアリルシアニドなどが挙げられる。
ポリエステルとしては、例えば、ポリエチレンテレフタレートなどが挙げられる。
ポリオレフィンとしては、例えば、ポリエチレン、ポリプロピレン、ポリブタジエン、ポリスチレン、シクロオレフィンポリマーなどが挙げられる。
水蒸気透過の観点から、フッ素系樹脂、塩素系樹脂、ポリオレフィン樹脂がより好ましく、中でも、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリ塩化ビニリデン、シクロオレフィンポリマーが好ましい。
上記の水蒸気透過度は、ＪＩＳ Ｋ ７１２９ ２００８（プラスチックフィルムおよびシートの水蒸気透過度の求め方）に基づいて求められる。
本発明の実施の形態に係る半導体素子では、ソース電極とドレイン電極との間に流れる電流（ソース・ドレイン間電流）を、ゲート電圧を変化させることによって制御することができる。そして、半導体素子の移動度μ（ｃｍ２／Ｖ・ｓ）は、下記の（ａ）式を用いて算出することができる。
μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ）Ｘ１００００ （ａ）
ただしＩｄはソース・ドレイン間電流（Ａ）、Ｖｓｄはソース・ドレイン間電圧（Ｖ）、Ｖｇはゲート電圧（Ｖ）、Ｄはゲート絶縁層の厚み（ｍ）、Ｌはチャネル長（ｍ）、Ｗはチャネル幅（ｍ）、εｒはゲート絶縁層の比誘電率、εは真空の誘電率（８．８５×１０−１２Ｆ／ｍ）、δは該当の物理量の変化量を示す。
また、しきい値電圧は、Ｉｄ−Ｖｇグラフにおける線形部分の延長線とＶｇ軸との交点から求めることができる。
ｎ型半導体素子は、ゲート電極にしきい値電圧以上の正の電圧が印加されることで、ソース−ドレイン間が導通して動作するものである。しきい値電圧の絶対値が小さく、移動度が高いものが、高機能な、特性の良いｎ型半導体素子である。
ｐ型半導体素子は、ゲート電極にしきい値電圧以下の負の電圧が印加されることで、ソース−ドレイン間が導通して動作するものである。しきい値電圧の絶対値が小さく、移動度が高いものが、高機能な、特性の良いｐ型半導体素子である。
（半導体素子の製造方法）
本発明の実施の形態に係る半導体素子の製造方法は、特に制限はないが、半導体層を塗布法により形成する工程を含むことが好ましい。半導体層を塗布法により形成するには、少なくとも、半導体層を形成するための材料を溶解させた溶液を塗布する工程と、その塗膜を乾燥する工程とを含む。また、第２絶縁層、第１層および第２層は、上記のように、組成物を塗布および乾燥して形成する工程を含むことが好ましい。以下、図３に示す構造の半導体素子を製造する場合を例に挙げて、本発明の実施の形態に係る半導体素子の製造方法を具体的に説明する。
まず、図５（ａ）に示すように、絶縁性の基材１の上にゲート電極２を前述の方法で形成する。
次に、図５（ｂ）に示すように、ケイ素原子と炭素原子との結合を含む有機化合物を含む溶液を、塗布および乾燥して、ゲート絶縁層３を形成する。
次に、図５（ｃ）に示すように、ゲート絶縁層３の上部に、ソース電極５およびドレイン電極６を、同一の材料を用いて、前述の方法で同時に形成する。
次に、図５（ｄ）に示すように、ソース電極５とドレイン電極６との間に、半導体層４を前述の方法で形成する。
次に、図５（ｅ）に示すように、半導体層４を覆うように、第１層を前述の方法で形成し、次いで、図５（ｆ）に示すように、第１層を覆うように、第２層を前述の方法で形成する。こうして第２絶縁層を形成することで、半導体素子を作製できる。
＜相補型半導体装置＞
本発明の実施の形態に係る相補型半導体装置は、上記の半導体素子を含有するｎ型半導体素子と、ｐ型半導体素子とを備えている。ｐ型半導体素子は、基材と、ソース電極、ドレイン電極およびゲート電極と、上記ソース電極およびドレイン電極と接する半導体層と、上記半導体層を前記ゲート絶縁層と絶縁するゲート絶縁層と、を備え、上記半導体層が、ＣＮＴを含有することが好ましい。また、ＣＮＴが、表面の少なくとも一部に共役系重合体が付着したＣＮＴ複合体として用いることがより好ましい。
図６は、本発明の実施の形態に係る相補型半導体装置の第一の例を示す模式断面図である。
絶縁性の基材１の表面に、ｐ型半導体素子１０１と、本発明の半導体素子を含有するｎ型半導体素子２０１とが、形成されている。ｐ型半導体素子は、絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４とを有する。各半導体層４は、カーボンナノチューブ７を含む。
ｐ型半導体素子は、本発明の実施の形態に係るｎ型半導体素子と同じように、半導体層に対してゲート絶縁層とは反対側でｐ型半導体素子の半導体層と接する第２絶縁層を有することが好ましい。第２絶縁層を形成することによって、移動度やしきい値電圧などの、ｐ型半導体素子の半導体特性を調整することができる。また、半導体層を酸素や水分などの外部環境から保護することが可能となる。
ｐ型半導体素子の第２絶縁層は、半導体層に近い側に設けられてなる第１層と、半導体層に遠い側に設けられてなる第２層とを少なくとも含むことが好ましい。この構成では、例えば、第１層が、しきい値電圧などのｐ型半導体素子の特性制御の機能を担う。また、第２層が、大気下での経時的な安定性向上の機能を担う。このように機能分離することにより、しきい値電圧などの特性制御、および大気下での経時的な安定性向上を達成しやすくなる。
図７は、本発明の実施の形態に係る相補型半導体装置の第二の例を示す模式断面図である。絶縁性の基材１の表面に、ｐ型半導体素子１０１と、ｎ型半導体素子２０１が形成されている。ｎ型半導体素子２０１は、上述した、本発明の実施の形態に係る半導体素子を含むものである。ｐ型半導体素子１０１は、絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４と、半導体層を覆う第２絶縁層１１と、を有する。
図８は、本発明の実施の形態に係る相補型半導体装置の第三の例を示す模式断面図である。絶縁性の基材１の表面に、ｐ型半導体素子１０１と、ｎ型半導体素子２０１が形成されている。ｎ型半導体素子２０１は、上述した、本発明の実施の形態に係る半導体素子を含むものである。ｐ型半導体素子１０１は、絶縁性の基材１の上に形成されるゲート電極２と、それを覆うゲート絶縁層３と、その上に設けられるソース電極５およびドレイン電極６と、それらの電極の間に設けられる半導体層４と、半導体層を覆う第３絶縁層１１と、を有する。第３絶縁層１１は、半導体層４に接する第１層１２と、第１層１２を覆う第２層１３と、からなる。
本発明の実施の形態に係る相補型半導体装置において、ｐ型半導体素子のソース電極およびドレイン電極、ならびにｎ型半導体素子のソース電極およびドレイン電極は、すべて同一材料から構成されることが好ましい。用いられる材料の種類が少なくなり、これらの電極を同一工程で作製することが可能となるからである。
各電極が同一材料から構成されるとは、各電極に含まれる元素の中で最も含有モル比率が高い元素が同一であることをいう。電極中の元素の種類と含有比率は、Ｘ線光電子分光（ＸＰＳ）によって、同定することができる。
また、ｐ型半導体素子のゲート絶縁層と、ｎ型半導体素子のゲート絶縁層とが、同一材料からなることが、好ましい。用いられる材料の種類が少なくなり、これらの電極を同一工程で作製することが可能となるからである。
これらの絶縁層が同一材料からなるとは、各絶縁層を構成する組成物中に１モル％以上含まれる元素の種類および組成比が、それぞれ同じであることをいう。元素の種類および組成比が同じであるか否かは、Ｘ線光電子分光（ＸＰＳ）によって、同定することができる。
また、第２絶縁層に関しては、ｐ型半導体素子の第２絶縁層の少なくとも一部がｎ型半導体素子の第２絶縁層の第２層と同一材料で構成されていることが好ましい。これは、１つには、用いられる材料の種類が少なくなり、これらの電極を同一工程で作製することも可能となるためである。また１つには、第２絶縁層の第２層は、好ましくは酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であるため、ｐ型半導体素子ならびに相補型半導体装置の経時的な特性変化を抑制することが可能なためである。より好ましくは、ｐ型半導体素子の第２層がｎ型半導体素子の第２層と同一材料からなることである。これは先述の通り、機能分離により、特性の制御、および大気下での経時的な安定性向上を達成しやすいためである。
これらの第２層が同一材料からなるとは、各第２層を構成する組成物中に１モル％以上含まれる元素の種類および組成比が同じであることをいう。元素の種類および組成比が同じであるか否かは、Ｘ線光電子分光（ＸＰＳ）によって、同定することができる。
また、半導体素子の構成として、好ましくは、ｐ型半導体素子の第２絶縁層に対して前記ゲート電極とは反対側で第２絶縁層と接する保護層を備え、該保護層とｎ型半導体素子の保護層とが同一材料からなり、保護層の水蒸気透過度が２０ｇ／（ｍ２・２４ｈ）以下であることが好ましい。この構成では、第２絶縁層が移動度やしきい値電圧などのｐ型半導体素子の半導体特性および酸素遮蔽性の機能を担い、保護層が、湿度遮蔽性の機能を担う。これにより、ｐ型半導体素子特性の、大気下での経時的な安定性がさらに向上し、それに伴い、相補型半導体装置の大気下での経時的な安定性がさらに向上する。保護層の水蒸気透過度は、より好ましくは、１０ｇ／（ｍ２・２４ｈ）以下であり、さらに好ましくは、１ｇ／（ｍ２・２４ｈ）以下である。下限としては、特に制限されないが、０．００１ｇ／（ｍ２・２４ｈ）以上であることが好ましい。
本発明の実施の形態に係る相補型半導体装置において、ｐ型半導体素子とｎ型半導体素子とは、同一構造であることが好ましい。用いられる材料の種類が少なくなり、これらの電極を同一工程で作製することが可能となるからである。同一構造とは、基材上に形成される半導体層、ゲート絶縁層および電極の形成順序、層数が同じであることをいう。ｐ型半導体素子とｎ型半導体素子とが同一構造であることで、ｐ型半導体素子とｎ型半導体素子を同時に製造するプロセスが簡便となり、相補型半導体装置の生産効率が良くなる。
図６〜図８に示す相補型半導体装置は、いずれも、ｐ型半導体素子とｎ型半導体素子がボトムゲート・ボトムコンタクトの同一構造である場合の例である。
次に、本発明の相補型半導体素子を構成するｐ型半導体素子の部材について詳細に説明する。以下の説明は、特に断りのない限り実施形態によらず共通する。
（基材）
ｐ型半導体素子における基材は、少なくとも電極系が配置される面が絶縁性を備える基材であれば、いかなる材質のものでもよい。その具体例および好ましい例としては、ｎ型半導体素子における基材に用いられる材料と同一の材料が挙げられる。
（電極）
ｐ型半導体素子におけるゲート電極、ソース電極およびドレイン電極に用いられる材料は、一般的に電極として使用されうる導電材料であれば、いかなるものでもよい。その具体例および好ましい例としては、ｎ型半導体素子における電極に用いられる材料と同一の材料が挙げられる。
（ゲート絶縁層）
ｐ型半導体素子におけるゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。その具体例および好ましい例としては、ｎ型半導体素子におけるゲート絶縁層に用いられる材料と同一の材料が挙げられる。
（半導体層）
ｐ型半導体素子における半導体層は、ＣＮＴを含有することが好ましく、表面の少なくとも一部に共役系重合体が付着したＣＮＴ複合体を含有することがより好ましい。半導体層は、ＣＮＴまたはＣＮＴ複合体の電気特性を阻害しない範囲であれば、さらに有機半導体や絶縁性材料を含んでもよい。その具体例および好ましい例としては、ｎ型半導体素子における半導体層に用いられる材料と同一の材料が挙げられる。
（第２絶縁層）
ｐ型半導体素子における第２絶縁層に用いられる材料や、ｐ型半導体素子における第２絶縁層の構成の、具体例および好ましい例としては、ｎ型半導体素子における第２絶縁層における材料や構成と同一の事項が挙げられる。
ｐ型半導体素子の第２絶縁層の膜厚は、１μｍ以上であることが好ましく、３μｍ以上であることがより好ましい。また、第２絶縁層の膜厚の上限としては、特に限定されるものではないが、１ｍｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
また、ｐ型半導体素子の第２絶縁層を、半導体層に近い側に設けられてなる第１層と、半導体層に遠い側に設けられてなる第２層とを含むようにする場合、第１層の膜厚は、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。また、第１層の膜厚は、１０μｍ以下であることが好ましく、３μｍ以下であることがより好ましい。第２層の膜厚は、１μｍ以上であることが好ましく、３μｍ以上であることがより好ましい。また、第１層の膜厚の上限としては、特に限定されるものではないが、１ｍｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
（保護層）
ｐ型半導体素子の保護層に用いられる材料の、具体例および好ましい例としては、ｎ型半導体素子の保護層に用いられる材料と同一の材料が挙げられる。
（相補型半導体装置の特性）
本発明の実施の形態に係る相補型半導体装置の等価回路を図９に示し、この等価回路の動作を以下に示す。
まず、入力信号（Ｖｉｎ）は、ロー “Ｌ”（接地電位ＧＮＤ）とハイ “Ｈ”（ＶＤＤ）との間で変化する。入力信号が“Ｌ”の場合、ｐ型半導体素子５１が導通し、ｎ型半導体素子５２が遮断されることにより、出力信号が“Ｈ”になる。逆に、入力信号が“Ｈ”の場合、ｎ型半導体素子５２が導通し、ｐ型半導体素子５１が遮断されることにより、出力信号が“Ｌ”になる。
例えば、ｎ型半導体素子５２のしきい値電圧が正に大きいと、入力信号が“Ｈ”の時に、ｎ型半導体素子５２が完全に導通せず、出力信号が“Ｌ”にならない。
また、相補型半導体装置では、入力信号の変化に対する出力信号の変化（ゲイン）は、半導体層の移動度と相関している。ゲインが大きい相補型半導体装置が高性能である。
そのため、例えば、ｐ型半導体素子およびｎ型半導体素子それぞれのしきい値電圧の絶対値が小さく、半導体層の移動度が高いものが、消費電力が低く、特性の良い相補型半導体装置となる。
（相補型半導体装置の製造方法）
本発明の実施の形態に係る相補型半導体装置の製造方法には、特に制限はない。各半導体素子を構成する電極や絶縁層の形成方法は前述の通りである。電極や絶縁層の形成順序を適宜選択することで、例えば図６〜図８に示されたような相補型半導体装置を製造することができる。
製造コスト、プロセス簡便性の観点から、ｐ型半導体素子とｎ型半導体素子を別々に形成するのではなく、同時に形成することが好ましい。そのため、ｐ型半導体素子とｎ型半導体素子が同一構造であることが好ましい。
本発明の実施の形態に係る相補型半導体装置の製造方法は、ｐ型半導体素子の半導体層と、ｎ型半導体素子の半導体層を、それぞれ塗布および乾燥して形成する工程を含むことが好ましい。さらに以下の製造工程を含むことがより好ましい。
（１）ｐ型半導体素子のソース電極およびドレイン電極と、ｎ型半導体素子のソース電極およびドレイン電極と、を同一工程で形成する工程；
（２）ケイ素原子と炭素原子との結合を含む化合物を含有する組成物を塗布および乾燥して、上記ｐ型半導体素子のゲート絶縁層と、上記ｎ型半導体素子のゲート絶縁層と、を同一工程で形成する工程；
（３）上記ｐ型半導体素子の半導体層と、上記ｎ型半導体素子の半導体層と、を同一工程で形成する工程。
ここで、２つの電極や層を同一工程で形成するとは、その電極や層の形成に必要なプロセスを１回行うことで、２つの電極や層をともに形成することをいう。
これらの工程はいずれも、ｐ型半導体素子とｎ型半導体素子の構造が異なる場合であっても適用可能であるが、それらが同一構造である場合の方が適用が容易である。
以下、図８に示す構造の相補型半導体装置を製造する場合を例に挙げて、本発明の実施の形態に係る相補型半導体装置の製造方法を具体的に説明する。
まず、図１０（ａ）に示すように、絶縁性の基材１の上の、ｐ型半導体素子領域１０１にゲート電極２を、ｎ型半導体素子領域２０１にゲート電極２を、前述の方法でそれぞれ形成する。
次に、図１０（ｂ）に示すように、ケイ素原子と炭素原子との結合を含む化合物を含む溶液を、塗布および乾燥して、ｐ型半導体素子領域１０１およびｎ型半導体素子領域２０１にゲート絶縁層３を、それぞれ形成する。
次に、図１０（ｃ）に示すように、ｐ型半導体素子領域１０１およびｎ型半導体素子領域２０１の、各ゲート絶縁層３の上部に、ソース電極５およびドレイン電極６を、同一の材料を用いて、前述の方法で同時に形成する。
次に、図１０（ｄ）に示すように、ｐ型半導体素子領域１０１およびｎ型半導体素子領域２０１の、各ソース電極５とドレイン電極６との間に、半導体層４を、前述の方法でそれぞれ形成する。
次に、図１０（ｅ）に示すように、ｐ型半導体素子の半導体層４を覆うように、第２絶縁層１１の第１層１２を、また、ｎ型半導体素子の半導体層４を覆うように、第２絶縁層８の第１層９を、前述の方法でそれぞれ形成する。
次いで、図１０（ｆ）に示すように、第２絶縁層１１の第１層１２を覆うように、第２層１３を、また、第２絶縁層８の第１層９を覆うように、第２層１０を、前述の方法でそれぞれ形成することで、相補型半導体装置を作製できる。
＜無線通信装置＞
次に、上記半導体素子、または相補型半導体装置を含有する、本発明の実施の形態に係る無線通信装置について説明する。この無線通信装置は、例えばＲＦＩＤのような、リーダ／ライタに搭載されたアンテナから送信される搬送波を、ＲＦＩＤタグが受信することで、電気通信を行う装置である。
具体的な動作は、例えば、リーダ／ライタに搭載されたアンテナから送信された無線信号を、ＲＦＩＤタグのアンテナが受信する。そして、その信号に応じて生じた交流電流が、整流回路により直流電流に変換され、ＲＦＩＤタグが起電する。次に、起電されたＲＦＩＤタグは、無線信号からコマンドを受信し、コマンドに応じた動作を行う。その後、コマンドに応じた結果の回答を、ＲＦＩＤタグのアンテナからリーダ／ライタのアンテナへ、無線信号として送信する。なお、コマンドに応じた動作は、少なくとも、公知の復調回路、動作制御ロジック回路、変調回路で行われる。
本発明の実施の形態に係る無線通信装置は、上述の半導体素子、または相補型半導体装置と、アンテナと、を少なくとも有するものである。本発明の実施の形態に係る無線通信装置の、より具体的な構成としては、例えば、図１１に示すようなものが挙げられる。これは、アンテナ５０で受信した外部からの変調波信号の整流を行い各部に電源を供給する電源生成部と、上記変調波信号を復調して制御回路へ送る復調回路と、制御回路から送られたデータを変調してアンテナに送り出す変調回路と、復調回路で復調されたデータの記憶回路への書込み、および記憶回路からデータを読み出して変調回路への送信を行う制御回路と、で構成され、各回路部が電気的に接続されている。上記復調回路、制御回路、変調回路、記憶回路は上述のｎ型半導体素子、または相補型半導体装置から構成され、さらにコンデンサ、抵抗素子、ダイオードを含んでいても良い。なお、上記記憶回路は、さらに、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の、不揮発性の書換え可能な記憶部を有している。上記電源生成部は、コンデンサと、ダイオードとから構成される。
アンテナ、コンデンサ、抵抗素子、ダイオード、不揮発性の書き換え可能な記憶部は、一般的に使用されるものであればよく、用いられる材料、形状は特に限定はされない。また、上記の各構成要素を電気的に接続する材料も、一般的に使用されうる導電材料であればいかなるものでもよい。各構成要素の接続方法も、電気的に導通を取ることができれば、いかなる方法でもよい。各構成要素の接続部の幅や厚みは、任意である。
＜商品タグ＞
次に、本発明の実施の形態に係る無線通信装置を含有する商品タグについて説明する。この商品タグは、例えば基体と、この基体によって被覆された上記無線通信装置とを有している。
基体は、例えば、平板状に形成された、紙などの非金属材料によって形成されている。例えば、基体は、２枚の平板状の紙を貼り合わせた構造をしており、この２枚の紙の間に、上記無線通信装置が配置されている。上記無線記憶装置の記憶回路に、例えば、商品を個体識別する個体識別情報が予め格納されている。
この商品タグと、リーダ／ライタとの間で、無線通信を行う。リーダ／ライタとは、無線により、商品タグに対するデータの読み取りおよび書き込みを行う装置である。リーダ／ライタは、商品の流通過程や決済時に、商品タグとの間でデータのやり取りを行う。リーダ／ライタには、例えば、携帯型のものや、レジに設置される固定型のものがある。本発明の実施の形態に係る商品タグに対しては、リーダ／ライタは公知のものが利用できる。
本発明の実施の形態に係る商品タグは、識別情報返信機能を備えている。これは、商品タグが、所定のリーダ／ライタから、個体識別情報の送信を要求するコマンドを受けたときに、自身が記憶している個体識別情報を無線により返信する機能である。リーダ／ライタからの１度のコマンドで、多数の商品タグから、各タグの個体識別情報が送信される。この機能により、例えば、商品の精算レジにおいて、非接触で多数の商品を同時に識別することが可能となる。それゆえ、バーコードでの識別と比較して、決済処理の容易化や迅速化を図ることができる。
また、例えば、商品の会計の際に、リーダ／ライタが、商品タグから読み取った商品情報をＰＯＳ（Ｐｏｉｎｔ ｏｆ ｓａｌｅ ｓｙｓｔｅｍ、販売時点情報管理）端末に送信することが可能である。この機能により、ＰＯＳ端末において、その商品情報によって特定される商品の販売登録をすることもできるため、在庫管理の容易化や迅速化を図ることができる。
以下、本発明を実施例に基づいてさらに具体的に説明する。なお、本発明は下記実施例に限定して解釈されるものではない。
ポリマーの分子量は、以下のように測定した。サンプルを孔径０．４５μｍメンブレンフィルターで濾過後、ＧＰＣ（ＧＥＬ ＰＥＲＭＥＡＴＩＯＮ ＣＨＲＯＭＡＴＯＧＲＡＰＨＹ：ゲル浸透クロマトグラフィー、東ソー（株）製ＨＬＣ−８２２０ＧＰＣ）（展開溶剤：クロロホルムまたはテトラヒドロフラン、展開速度：０．４ｍＬ／分）を用いて、ポリスチレン標準サンプルによる換算により求めた。
膜厚は、以下のように測定した。サンプルについてＳＥＭを用いて得られた像のうち、半導体層上に位置する第２絶縁層部分または第２絶縁層の第２層の中から無作為に選択した１０箇所の膜厚を算出し、その算術平均の値として求めた。
酸素透過度は、以下のように算出した。層の材料の酸素透過係数を温度２５度、湿度４０％ＲＨの条件で、ＪＩＳ Ｋ ７１２６−２ ２００６（プラスチックフィルムおよびシートの気体透過度測定方法）に基づいて測定する。サンプルでの層の膜厚を元に換算した。
半導体溶液の作製例１；半導体溶液Ａ
化合物［６０］を式１に示す方法で合成した。
Figure 2018180146
化合物（１−ａ）（（株）東京化成工業製）４．３ｇと臭素（（株）和光純薬工業製）１０ｇとを、４８％臭化水素酸１５０ｍＬに加え、１２０℃で３時間撹拌した。室温に冷却し、析出した固体をグラスフィルターで濾過し、水１０００ｍＬとアセトン１００ｍＬで洗浄した。得られた固体を６０℃で真空乾燥し、化合物（１−ｂ）６．７２ｇを得た。
化合物（１−ｃ）１０．２ｇをジメチルホルムアミド１００ｍＬに溶解し、Ｎ−ブロモスクシンイミド（（株）和光純薬工業製）９．２４ｇを加え、窒素雰囲気下、室温で３時間撹拌した。得られた溶液に、水２００ｍＬ、ｎ−ヘキサン２００ｍＬおよびジクロロメタン２００ｍＬを加え、有機層を分取した。得られた有機層を水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（１−ｄ）１４．４ｇを得た。
化合物（１−ｄ）１４．２ｇをテトラヒドロフラン２００ｍＬに溶解し、−８０℃に冷却した。その溶液にｎ−ブチルリチウム（１．６Ｍヘキサン溶液）（（株）和光純薬工業製）３５ｍＬを加えた後、−５０℃まで昇温し、再度−８０℃に冷却した。そこへ、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン（（株）和光純薬工業製）１３．６ｍＬを加え、室温まで昇温し、窒素雰囲気下で４時間撹拌した。得られた溶液に、１Ｎ塩化アンモニウム水溶液２００ｍＬと酢酸エチル２００ｍＬとを加え、有機層を分取した。得られた有機層を水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン／ジクロロメタン）で精製し、化合物（１−ｅ）１４．８３ｇを得た。
化合物（１−ｅ）１４．８３ｇと、５，５’−ジブロモ−２，２’−ビチオフェン（（株）東京化成工業製）６．７８ｇとを、ジメチルホルムアミド２００ｍＬに加え、さらに、窒素雰囲気下で、リン酸カリウム（（株）和光純薬工業製）２６．６ｇおよび［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム（アルドリッチ社製）１．７ｇを加え、１００℃で４時間撹拌した。得られた溶液に、水５００ｍＬと酢酸エチル３００ｍＬとを加え、有機層を分取した。得られた有機層を水５００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（１−ｆ）を４．５３ｇ得た。
化合物（１−ｆ）４．５３ｇをテトラヒドロフラン４０ｍＬに溶解し、−８０℃に冷却した。その溶液にｎ−ブチルリチウム（１．６Ｍヘキサン溶液）６．１ｍＬを加えた後、−５℃まで昇温し、再度−８０℃に冷却した。そこへ、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン２．３ｍＬを加え、室温まで昇温し、窒素雰囲気下で２時間撹拌した。得られた溶液に、１Ｎ塩化アンモニウム水溶液１５０ｍＬと酢酸エチル２００ｍＬとを加え、有機層を分取した。得られた有機層を水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ジクロロメタン／ヘキサン）で精製し、化合物（１−ｇ）２．３１ｇを得た。
化合物（１−ｂ）０．４９８ｇと、化合物（１−ｇ）２．３１ｇとを、ジメチルホルムアミド１７ｍＬに加え、さらに、窒素雰囲気下で、リン酸カリウム２．１７ｇおよび［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム（アルドリッチ社製）０．１４ｇを加え、９０℃で７時間撹拌した。得られた溶液に、水２００ｍＬとクロロホルム１００ｍＬとを加え、有機層を分取した。得られた有機層を水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ジクロロメタン／ヘキサン）で精製し、化合物（１−ｈ）を１．２９ｇ得た。化合物（１−ｈ）の１Ｈ−ＮＭＲ分析結果を示す。
１Ｈ−ＮＭＲ（ＣＤ２Ｃｌ２，（ｄ＝ｐｐｍ））:８．００（ｓ，２Ｈ），７．８４（ｓ，２Ｈ），７．２０―７．１５（ｍ，８Ｈ），７．０４（ｄ，２Ｈ），６．９５（ｄ，２Ｈ），２．８８（ｔ，４Ｈ），２．７９（ｔ，４Ｈ），１．７７−１．２９（ｍ，４８Ｈ），０．８８（ｍ，１２Ｈ）。
化合物（１−ｈ）０．７３４ｇをクロロホルム１５ｍＬに溶解し、Ｎ−ブロモスクシンイミド０．２３ｇ、ジメチルホルムアミド１０ｍＬを加え、窒素雰囲気下、室温で９時間撹拌した。得られた溶液に、水１００ｍＬとクロロホルム１００ｍＬとを加え、有機層を分取した。得られた有機層を水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ジクロロメタン／ヘキサン）で精製し、化合物（１−ｉ）０．５８ｇを得た。
化合物（１−ｊ）０．５ｇ、ビス（ピナコラト）ジボロン（ＢＡＳＦ製）０．８５ｇ、および酢酸カリウム（（株）和光純薬工業製）０．８６ｇを、１，４−ジオキサン７ｍＬに加え、さらに、窒素雰囲気下で、［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム０．２１ｇを加え、８０℃で７時間撹拌した。得られた溶液に、水１００ｍＬと酢酸エチル１００ｍＬとを加え、有機層を分取した。得られた有機層を水１００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ジクロロメタン）で精製し、化合物（１−ｋ）を５７ｍｇ得た。
化合物（１−ｉ）９３ｍｇと、化合物（１−ｋ）１９．３ｍｇとを、トルエン６ｍＬに溶解した。ここに、水２ｍＬ、炭酸カリウム０．１８ｇ、テトラキス（トリフェニルホスフィン）パラジウム（０）（（株）東京化成工業製）７．７ｍｇおよびＡｌｉｑｕａｔ（Ｒ）３３６（アルドリッチ社製）１滴を加え、窒素雰囲気下、１００℃にて２５時間撹拌した。次いで、フェニルボロン酸４０ｍｇを加え、１００℃にて７時間撹拌した。得られた溶液にメタノール５０ｍＬを加え、生成した固体をろ取し、メタノール、水、メタノール、アセトンを順に用いて洗浄した。得られた固体をクロロホルムに溶解させ、シリカゲルショートカラム（溶離液：クロロホルム）を通した後に濃縮乾固し、化合物［６０］を３０ｍｇ得た。化合物［６０］の分子量を上記の方法で測定したところ、重量平均分子量は４３６７、数平均分子量は３４７５、重合度ｎは３．１であった。
化合物［６０］２．０ｍｇのクロロホルム１０ｍＬ溶液に、ＣＮＴ１（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら、超音波ホモジナイザー（東京理化器械（株）製ＶＣＸ−５００）を用いて出力２０％で４時間超音波撹拌し、ＣＮＴ分散液Ａ（溶媒に対するＣＮＴ複合体濃度０．９６ｇ／Ｌ）を得た。
次に、半導体層を形成するための半導体溶液の作製を行った。メンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いて、上記ＣＮＴ分散液Ａのろ過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。得られた濾液に、ｏ−ＤＣＢ（和光純薬工業（株）製）５ｍＬを加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、ＣＮＴ分散液Ｂを得た。ＣＮＴ分散液Ｂの１ｍＬに、３ｍＬのｏ−ＤＣＢを加え、半導体溶液Ｂ（溶媒に対するＣＮＴ複合体濃度０．０３ｇ／Ｌ）とした。
半導体溶液の作製例２；半導体溶液Ｂ
化合物［７２］を式２に示す方法で合成した。
Figure 2018180146
化合物（１−ｂ）２．０ｇと、ビス（ピナコラト）ジボロン４．３ｇとを、１，４−ジオキサン４０ｍＬに加え、窒素雰囲気下で酢酸カリウム４．０ｇ、［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム１．０ｇを加え、８０℃で８時間撹拌した。得られた溶液に水２００ｍＬと酢酸エチル２００ｍＬを加え、有機層を分取し、水４００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ジクロロメタン／酢酸エチル）で精製し、化合物（２−ａ）を１．３ｇ得た。
化合物（２−ｂ）１８．３ｇをテトラヒドロフラン２５０ｍＬに溶解し、−８０℃に冷却した。ｎ−ブチルリチウム（１．６Ｍヘキサン溶液）４５ｍＬを加えた後、−５０℃まで昇温し、再度−８０℃に冷却した。２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン１８．６ｍＬを加え、室温まで昇温し、窒素雰囲気下で６時間撹拌した。得られた溶液に１Ｎ塩化アンモニウム水溶液２００ｍＬと酢酸エチル２００ｍＬを加え、有機層を分取し、水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン／ジクロロメタン）で精製し、化合物（２−ｃ）１６．６６ｇを得た。
化合物（２−ｂ）２．５２ｇと、化合物（２−ｃ）３．０ｇとを、ジメチルホルムアミド１００ｍＬに加え、窒素雰囲気下でリン酸カリウム１３ｇ、［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム４２０ｍｇを加え、９０℃で５時間撹拌した。得られた溶液に水２００ｍＬとヘキサン１００ｍＬを加え、有機層を分取し、水４００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（２−ｄ）を２．７１ｇ得た。
化合物（２−ｄ）２．７１ｇをジメチルホルムアミド８ｍＬに溶解し、Ｎ−ブロモスクシンイミド２．８８ｇのジメチルホルムアミド（１６ｍＬ）溶液を加え、５℃〜１０℃で９時間撹拌した。得られた溶液に水１５０ｍＬとヘキサン１００ｍＬを加え、有機層を分取し、水３００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（２−ｅ）を３．７６ｇ得た。
化合物（２−ｅ）３．７６ｇと、化合物（２−ｃ）４．７１ｇとを、ジメチルホルムアミド７０ｍＬに加え、窒素雰囲気下でリン酸カリウム１９．４ｇ、［ビス（ジフェニルホスフィノ）フェロセン］ジクロロパラジウム３１０ｍｇを加え、９０℃で９時間撹拌した。得られた溶液に水５００ｍＬとヘキサン２００ｍＬを加え、有機層を分取し、水３００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（２−ｆ）を４．２４ｇ得た。
化合物（２−ｆ）５２０ｍｇをクロロホルム２０ｍＬに溶解し、Ｎ−ブロモスクシンイミド２８０ｍｇのジメチルホルムアミド（１０ｍＬ）溶液を加え、５℃〜１０℃で５時間撹拌した。得られた溶液に水１５０ｍＬとジクロロメタン１００ｍＬを加え、有機層を分取し、水２００ｍＬで洗浄後、硫酸マグネシウムで乾燥した。得られた溶液をカラムクロマトグラフィー（充填材：シリカゲル、溶離液：ヘキサン）で精製し、化合物（２−ｇ）を６１０ｍｇ得た。
化合物（２−ａ）２８０ｍｇと、化合物（２−ｇ）５９６ｍｇとを、トルエン３０ｍＬに溶解した。ここに水１０ｍＬ、炭酸カリウム１．９９ｇ、テトラキス（トリフェニルホスフィン）パラジウム（０）８３ｍｇ、Ａｌｉｑｕａｔ３３６ １滴を加え、窒素雰囲気下、１００℃にて２０時間撹拌した。得られた溶液にメタノール１００ｍＬを加え、生成した固体をろ取し、メタノール、水、アセトン、ヘキサンの順に洗浄した。得られた固体をクロロホルム２００ｍＬに溶解させ、シリカゲルショートカラム（溶離液：クロロホルム）を通した後に濃縮乾固した後、メタノール、アセトン、メタノールの順に洗浄し、化合物［７２］を４８０ｍｇ得た。化合物［７２］の分子量を上記の方法で測定したところ、重量平均分子量は２９３９８、数平均分子量は１０９１６、重合度ｎは３６．７であった。
この化合物［７２］を化合物［６０］の代わりに用いたこと以外は、上記半導体溶液Ａの作製例と同様にして、半導体溶液Ｂ（溶媒に対するＣＮＴ複合体濃度０．０３ｇ／ｌ）を得た。
半導体溶液の作製例３；半導体溶液Ｃ
4,7-ビス(5-ブロモ-2-チエニル)-2,1,3-ベンゾチアジアゾール（（株）東京化成工業製）０．９２ｇと、９，９-ジオクチルフルオレン-２，７-ジボロン酸ビス(１，３-プロパンジオール)エステル（アルドリッチ社製）１．１２ｇとを、トルエ１２０ｍＬに溶解した。ここに水４０ｍＬ、炭酸カリウム５．５２ｇ、テトラキス（トリフェニルホスフィン）パラジウム（０）０．２３ｇ、Ａｌｉｑｕａｔ３３６ １滴を加え、窒素雰囲気下、１００℃にて６時間撹拌した。次いで、ブロモベンゼン０．１０ｇを添加し、窒素雰囲気下、１００℃にて１時間撹拌した後、フェニルボロン酸０．１０ｇを添加し、窒素雰囲気下、１００℃にて１時間撹拌した。得られた溶液にメタノール２００ｍＬを加え、生成した固体をろ取し、メタノール、水、アセトン、ヘキサンの順に洗浄した。得られた固体をクロロホルム３００ｍＬに溶解させ、シリカゲルショートカラム（溶離液：クロロホルム）を通した後に濃縮乾固した後、メタノール、アセトン、メタノールの順に洗浄し、化合物［７８］を１．１７ｇ得た。化合物［７８］の分子量を上記の方法で測定したところ、重量平均分子量は６０３５、数平均分子量は３５６５、重合度ｎは５．２であった。
この化合物［７８］を化合物［６０］の代わりに用いたこと以外は、上記半導体溶液Ａの作製例と同様にして、半導体溶液Ｃ（溶媒に対するＣＮＴ複合体濃度０．０３ｇ／ｌ）を得た。
組成物の作製例１；ゲート絶縁層溶液Ａ
メチルトリメトキシシラン６１．２９ｇ（０．４５モル）、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン１２．３１ｇ（０．０５モル）、およびフェニルトリメトキシシラン９９．１５ｇ（０．５モル）を、プロピレングリコールモノブチルエーテル（沸点１７０℃）２０３．３６ｇに溶解し、これに、水５４．９０ｇ、リン酸０．８６４ｇを、撹拌しながら加えた。得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出させた。次いで、バス温１３０℃で２．０時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルからなる成分を留出させた。その後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液Ａを得た。得られたポリシロキサンの分子量を上記の方法で測定したところ、重量平均分子量は６０００であった。
得られたポリシロキサン溶液Ａ１０ｇと、アルミニウムビス（エチルアセトアセテート）モノ（２，４−ペンタンジオナート）（商品名「アルミキレートＤ」、川研ファインケミカル（株）製、以下アルミキレートＤという）１３．０ｇと、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）４２．０ｇとを混合して、室温にて２時間撹拌し、ゲート絶縁層溶液Ａを得た。本溶液中の上記ポリシロキサンの含有量は、アルミキレートＤ １００重量部に対して２０重量部であった。
組成物の作製例２；電子供与性化合物溶液Ａ
ポリメチルメタクリレート（ＰＭＭＡ，三菱レイヨン社製）０．４９ｇを１，２−ジメトキシエタン（（株）和光純薬工業製）９．５０ｇに溶解し、その溶液にＤＢＵ（（株）東京化成工業製）０．０１６ｇを添加した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、電子供与性化合物溶液Ａを得た。
組成物の作製例３；電子供与性化合物溶液Ｂ
ＤＢＵの代わりにジシクロヘキシルメチルアミン（（株）東京化成工業製）を用いたこと以外は、電子供与性化合物溶液Ａの作製例と同様にして、電子供与性化合物溶液Ｂを得た。
組成物の作製例４；電子供与性化合物溶液Ｃ
ＤＢＵの代わりにキヌクリジン（（株）東京化成工業製）を用いたこと以外は、電子供与性化合物溶液Ａの作製例と同様にして、電子供与性化合物溶液Ｃを得た。
組成物の作製例５；電子供与性化合物溶液Ｄ
シクロオレフィンポリマー（日本ゼオン（株）社製）０．４９ｇをデカヒドロナフタレン（（株）和光純薬工業製）９．９９ｇに溶解し、その溶液にＤＢＵ（（株）東京化成工業製）０．０１５ｇを添加した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、電子供与性化合物溶液Ｄを得た。
組成物の作製例６；電子供与性化合物溶液Ｅ
ＤＢＵの代わりにＤＢＮ（（株）東京化成工業製）を用いたこと以外は、電子供与性化合物溶液Ａの作製例と同様にして、電子供与性化合物溶液Ｅを得た。
組成物の作製例７；電子供与性化合物溶液Ｆ
ＤＢＵの代わりにＴＢＤ（（株）東京化成工業製）を用いたこと以外は、電子供与性化合物溶液Ａの作製例と同様にして、電子供与性化合物溶液Ｆを得た。
組成物の作製例８；電子供与性化合物溶液Ｇ
ＤＢＵの代わりにＭＴＢＤ（（株）東京化成工業製）を用いたこと以外は、電子供与性化合物溶液Ａの作製例と同様にして、電子供与性化合物溶液Ｇを得た。
組成物の作製例９；低酸素透過性化合物溶液Ａ
ポリビニルアルコール（ＰＶＡ−１１７、（株）クラレ社製）０．４０ｇを、水９．００ｇとイソプロピルアルコール（（株）和光純薬工業製）１．００ｇとの混合液に溶解し、低酸素透過性化合物溶液Ａを得た。
組成物の作製例１０；低酸素透過性化合物溶液Ｂ
ポリビニルアルコール０．２０ｇを、水９．００ｇとイソプロピルアルコール１．００ｇとの混合液に溶解し、低酸素透過性化合物溶液Ｂを得た。
組成物の作成例１１；低酸素透過性化合物溶液Ｃ
ポリビニルアルコール０．９０ｇを、水９．００ｇとイソプロピルアルコール１．００ｇとの混合液に溶解し、低酸素透過性化合物溶液Ｃを得た。
組成物の作製例１２；低酸素透過性化合物溶液Ｄ
ポリアクリロニトリル（アルドリッチ（株）製）０．８０ｇを、ジメチルホルムアミド（（株）和光純薬工業製）１０．００ｇに溶解し、低酸素透過性化合物溶液Ｄを得た。
組成物の作製例１３；低酸素透過性化合物溶液Ｅ
エチレン−ビニルアルコール共重合体（エバーソルブ＃１０、日本シーマ（株）社製）５．００ｇを、水４．５０ｇとイソプロピルアルコール０．５０ｇとの混合液で希釈し、低酸素透過性化合物溶液Ｅを得た。
組成物の作製例１４；低酸素透過性化合物溶液Ｆ
エチレン−ビニルアルコール共重合体２．５０ｇを、水４．５０ｇとイソプロピルアルコール０．５０ｇとの混合液で希釈し、低酸素透過性化合物溶液Ｆを得た。
組成物の作製例１５；電子供与性化合物溶液Ｈ
ポリ（メラミン−ｃｏ−ホルムアルデヒド）（アルドリッチ製、固形分濃度８４重量％、１−ブタノール溶液）０．６０ｇを、１−ブタノール（（株）和光純薬工業製）９．３０ｇで希釈し、その溶液にＤＢＵ０．０１６ｇを添加した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、電子供与性化合物溶液Ｈを得た。
組成物の作製例１６；電子供与性化合物溶液Ｉ
シクロオレフィンポリマー２．５０ｇをデカヒドロナフタレン７．５０ｇに溶解し、その溶液にＤＢＵ０．５０ｇを添加した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、電子供与性化合物溶液Ｉを得た。
組成物の作製例１７；電子供与性化合物溶液Ｊ
ポリビニルアルコール０．９０ｇを、水９．００ｇとイソプロピルアルコール１．００ｇとの混合液に溶解し、その溶液にＤＢＵ０．０５０ｇを添加し、電子供与性化合物溶液Ｊを得た。
組成物の作製例１８；低水蒸気透過性化合物溶液Ａ
シクロオレフィンポリマー２．５０ｇをデカヒドロナフタレン７．５０ｇに溶解した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、低水蒸気透過性化合物溶液Ａを得た。
組成物の作製例１９；低水蒸気透過性化合物溶液Ｂ
シクロオレフィンポリマー０．５０ｇおよびデカヒドロナフタレン９．５０ｇを用いたこと以外は、低水蒸気透過性化合物溶液Ａの作製例と同様にして、低水蒸気透過性化合物溶液Ｂを得た。
組成物の作製例２０；低水蒸気透過性化合物溶液Ｃ
シクロオレフィンポリマー１．３０ｇおよびデカヒドロナフタレン８．７０ｇを用いたこと以外は、低水蒸気透過性化合物溶液Ａの作製例と同様にして、低水蒸気透過性化合物溶液Ｃを得た。
組成物の作製例２１；第２絶縁層溶液Ａ
ポリスチレン２．４９ｇをデカヒドロナフタレン９．９５ｇに溶解した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、第２絶縁層溶液Ａを得た。
組成物の作製例２２；第２絶縁層溶液Ｂ
ＰＭＭＡ２．５１ｇをデカヒドロナフタレン１０．１０ｇに溶解した。得られた溶液を孔径０．４５μｍメンブレンフィルターで濾過し、第２絶縁層溶液Ｂを得た。
実施例１
図３に示す半導体素子を作製した。ガラス製の基板１（膜厚０．７ｍｍ）上に、抵抗加熱法により、マスクを通して、クロムを厚さ５ｎｍおよび金を厚さ５０ｎｍ真空蒸着し、ゲート電極２を形成した。次に、ゲート絶縁層溶液Ａを上記基板上にスピンコート塗布（２０００ｒｐｍ×３０秒）し、窒素気流下、２００℃で１時間熱処理することによって、膜厚６００ｎｍのゲート絶縁層３を形成した。次に、抵抗加熱法により、マスクを通して、金を厚さ５０ｎｍ真空蒸着し、ソース電極５およびドレイン電極６を形成した。次に、ソース電極５とドレイン電極６との間に、上記半導体溶液Ｂを１μＬ滴下し、３０℃で１０分風乾した後、ホットプレート上で、窒素気流下、１５０℃で３０分の熱処理を行い、半導体層４を形成した。次に、電子供与性化合物溶液Ａ０．５μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理して、第２絶縁層の第１層を形成した。次いで、低酸素透過性化合物溶液Ａ２．０μＬを、第２絶縁層の第１層を覆うように滴下し、窒素気流下、９０℃で５分熱処理して、第２絶縁層の第２層を形成した。こうして、半導体素子を得た。この半導体素子のソース・ドレイン電極の幅（チャネル幅）は２００μｍ、ソース・ドレイン電極の間隔（チャネル長）は１００μｍとした。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は２．０μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は２．２ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は２．２ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
次に、上記半導体素子の作製当日に、ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）−ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した。測定には半導体特性評価システム４２００−ＳＣＳ型（ケースレーインスツルメンツ株式会社製）を用い、大気中で測定した。Ｖｇ＝＋３０〜−３０Ｖに変化させたときのＶｓｄ＝＋５ＶにおけるＩｄの値の変化から、線形領域の移動度、またＩｄ−Ｖｇグラフにおける線形部分の延長線とＶｇ軸との交点からしきい値電圧を求めた。また、その２０日後、同様にして、移動度およびしきい値電圧を求めた。結果を表１に示す。
実施例２
低酸素透過性化合物溶液Ａの代わりに低酸素透過性化合物溶液Ｂを用いたこと以外は、実施例１と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は１．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は３．９ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は３．９ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。なお、実施例２においては、実施例１に比べ、低酸素透過性化合物溶液のポリビニルアルコール濃度が低いために、第２絶縁層の第２層の膜厚が小さな値となっている。
実施例３
低酸素透過性化合物溶液Ａの代わりに低酸素透過性化合物溶液Ｃを用いたこと以外は、実施例１と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。なお、実施例３においては、実施例１に比べ、低酸素透過性化合物溶液のポリビニルアルコール濃度が高いために、第２絶縁層の第２層の膜厚が大きな値となっている。
実施例４
半導体溶液Ｂの代わりに半導体溶液Ａを用いたこと以外は、実施例１と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は２．０μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は２．２ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は２．２ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例５
低酸素透過性化合物溶液Ａの代わりに低酸素透過性化合物溶液Ｅを用いたこと以外は、実施例４と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は４．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、５．１（ＭＰａ）１／２、第２絶縁層の酸素透過度は２．３ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は２．３ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例６
電子供与性化合物溶液Ａの代わりに電子供与性化合物溶液Ｄを用いたこと以外は、実施例４と同様にして、第２絶縁層の第１層を形成した。次いで、低酸素透過性化合物溶液Ｄを、第２絶縁層の第１層を覆うようにスプレー塗布し、窒素気流下、９０℃で５分熱処理して、第２絶縁層の第２層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．０μｍ、第２層の膜厚は１００．０μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、８．５（ＭＰａ）１／２、第２絶縁層の酸素透過度は３．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は３．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例７
電子供与性化合物溶液Ａの代わりに電子供与性化合物溶液Ｂを用いたこと、および、低酸素透過性化合物溶液Ａの代わりに低酸素透過性化合物溶液Ｃを用いたこと以外は、実施例４と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例８
電子供与性化合物溶液Ｂの代わりに電子供与性化合物溶液Ｃを用いたこと以外は、実施例７と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．５（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例９
電子供与性化合物溶液Ｂの代わりに電子供与性化合物溶液Ａを用いたこと以外は、実施例７と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１０
電子供与性化合物溶液Ｂの代わりに電子供与性化合物溶液Ｅを用いたこと以外は、実施例７と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１１
電子供与性化合物溶液Ｂの代わりに電子供与性化合物溶液Ｆを用いたこと以外は、実施例７と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．３（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１２
電子供与性化合物溶液Ｂの代わりに電子供与性化合物溶液Ｇを用いたこと以外は、実施例７と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．３（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１３
実施例４と同様にして、半導体層４を形成した。次に、電子供与性化合物溶液Ｉ２．０μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理する工程を１８回繰り返すことで、第２絶縁層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層膜厚は４５０μｍ、第２絶縁層の酸素透過度は３．８ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１４
実施例４と同様にして、半導体層４を形成した。次に、電子供与性化合物溶液Ｊ０．５μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理することで、第２絶縁層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層膜厚は３．１μｍ、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１５
半導体溶液Ａの代わりに半導体溶液Ｃを用いたこと以外は、実施例３と同様にして、半導体素子を作製し、移動度およびしきい値電圧を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は３．１μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、９．４（ＭＰａ）１／２、第２絶縁層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は１．４ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
実施例１６
実施例１５と同様にして、第２絶縁層を形成した。次に、低水蒸気透過性化合物溶液Ｂ０．５μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理することで、保護層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、保護層膜厚は４．１μｍ、保護層の水蒸気透過度は３１ｇ／（ｍ２・２４ｈ）であった。
実施例１７
実施例１５と同様にして、第２絶縁層を形成した。次に、低水蒸気透過性化合物溶液Ｃ２．０μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理することで、保護層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、保護層膜厚は１２．８μｍ、保護層の水蒸気透過度は１０ｇ／（ｍ２・２４ｈ）であった。
実施例１８
実施例１５と同様にして、第２絶縁層を形成した。次に、低水蒸気透過性化合物溶液Ａ２．０μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理する工程を４回繰り返すことで、保護層を形成した。こうして、半導体素子を得た。実施例１と同様にして、移動度およびしきい値電圧を評価した。この半導体素子における、保護層膜厚は１００μｍ、保護層の水蒸気透過度は１．３ｇ／（ｍ２・２４ｈ）であった。
比較例１
第２絶縁層の第２層を形成しなかったこと以外は、実施例４と同様にして、半導体素子を作製し、移動度を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２絶縁層の酸素透過度は２５００ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
比較例２
低酸素透過性化合物溶液Ａの代わりに低酸素透過性化合物溶液Ｆを用いたこと以外は、実施例４と同様にして、半導体素子を作製し、移動度を評価した。この半導体素子における、第２絶縁層の第１層の膜厚は２．９μｍ、第２層の膜厚は２．０μｍ、第１層と第２層の溶解度パラメータの差（絶対値）は、５．１（ＭＰａ）１／２、第２絶縁層の酸素透過度は５．９ｃｃ／（ｍ２・２４ｈ・ａｔｍ）、第２絶縁層の第２層の酸素透過度は５．９ｃｃ／（ｍ２・２４ｈ・ａｔｍ）であった。
比較例３
電子供与性化合物溶液Ａの代わりに電子供与性化合物溶液Ｈを用いたこと以外は、実施例４と同様にして、半導体素子を作製し、移動度を評価したところ、Ｖｇに対するＩｄの変化が認められず、移動度を評価できなかった。この半導体素子における、第１層と第２層の溶解度パラメータの差（絶対値）は、１．８（ＭＰａ）１／２であった。
実施例１９
図８に示す相補型半導体装置を作製した。ガラス製の基板１（膜厚０．７ｍｍ）上に、抵抗加熱法により、マスクを通してクロムを５ｎｍおよび金を５０ｎｍ真空蒸着し、ｐ型半導体素子のゲート電極２、ｎ型半導体素子のゲート電極２を形成した。次にゲート絶縁層溶液Ａを上記基板上にスピンコート（２０００ｒｐｍ×３０秒）し、窒素気流下２００℃、１時間熱処理することによって、膜厚６００ｎｍのゲート絶縁層３を形成した。次に、抵抗加熱法により、マスクを通して金を膜厚５０ｎｍになるように真空蒸着し、ｐ型半導体素子のソース電極５およびドレイン電極６、ｎ型半導体素子のソース電極５およびドレイン電極６を形成した。次にｐ型半導体素子のソース電極５・ドレイン電極６間およびｎ型半導体素子のソース電極５・ドレイン電極６間に上記半導体溶液Ｃを１μＬ滴下し、３０℃で１０分風乾した後、ホットプレート上で窒素気流下、１５０℃、３０分の熱処理を行いｐ型半導体装置の半導体層４およびｎ型半導体素子の半導体層４を形成した。次に、電子供与性化合物溶液Ａ０．５μＬをｎ型半導体素子の半導体層４上にｎ型半導体素子の半導体層４を覆うように滴下し、さらに第２絶縁層溶液Ａ０．５μＬをｐ型半導体素子の半導体層４上にｐ型半導体素子の半導体層４を覆うように滴下した後、窒素気流下１１０℃、１５分熱処理して、第２絶縁層の第１層を形成した。次いで、低酸素透過性化合物溶液Ｃ２．０μＬをｎ型半導体素子の第２絶縁層の第１層を覆うように滴下し、さらに、低酸素透過性化合物溶液Ｃ２．０μＬをｐ型半導体素子の第２絶縁層の第１層を覆うように滴下した後、窒素気流下、９０℃で５分熱処理して、第２絶縁層の第２層を形成した。こうして、ｐ型半導体素子およびｎ型半導体素子を得た。次に、ｐ型半導体素子およびｎ型半導体素子を結線して、図９に示す相補型半導体装置とすることで、相補型半導体装置を得た。
上記ｐ型半導体素子およびｎ型半導体素子それぞれのソース・ドレイン電極の幅（チャネル幅）は２００μｍ、ソース・ドレイン電極の間隔（チャネル長）は１００μｍとした。
測定には、半導体特性評価システム４２００−ＳＣＳ型）および直流安定化電源ＡＤ−８７２３Ｄ（（株）エー・アンド・デイ製）を用い、大気中で測定した。図９において、ＶＤＤは１０Ｖ、ＧＮＤ端子は接地とし、Ｖｉｎの０→１０Ｖの変化に対するＶｏｕｔの変化（ゲイン）およびＶｏｕｔがＶＤＤの半分になるＶｉｎ（１／２ＶＤＤ）を評価した。また、その２０日後、同様にして、ゲインおよび１／２ＶＤＤを評価した。結果を表２に示す。
実施例２０
第２絶縁層溶液Ａの代わりに第２絶縁層溶液Ｂを用いたこと以外は、実施例１９と同様にして、相補型半導体装置を作製し、ゲインおよび１／２ＶＤＤを評価した。
実施例２１
実施例１９と同様にして、第２絶縁層を形成した。低水蒸気透過性化合物溶液Ａ２．０μＬを、半導体層４上に、半導体層４を覆うように滴下し、窒素気流下、１１０℃で１５分熱処理する工程を４回繰り返すことで、保護層を形成した。こうして、相補型半導体装置を得た。実施例１９と同様にして、相補型半導体装置を作製し、ゲインおよび１／２ＶＤＤを評価した。
実施例２２
第２絶縁層溶液Ａの代わりに第２絶縁層溶液Ｂを用いたこと以外は、実施例２１と同様にして、相補型半導体装置を作製し、ゲインおよび１／２ＶＤＤを評価した。
Figure 2018180146
Figure 2018180146
１ 基材
２ ゲート電極
３ ゲート絶縁層
４ 半導体層
５ ソース電極
６ ドレイン電極
７ カーボンナノチューブ
８ 第２絶縁層
９ 第２絶縁層の第１層
１０ 第２絶縁層の第２層
１１ 第３絶縁層
１２ 第３絶縁層の第１層
１３ 第３絶縁層の第２層
１４ 保護層
５０ アンテナ
５１ ｐ型半導体素子
５２ ｎ型半導体素子
１０１ ｐ型半導体素子
２０１ ｎ型半導体素子

Claims (24)

  1. 基材と、
    ソース電極、ドレイン電極およびゲート電極と、
    前記ソース電極およびドレイン電極と接する半導体層と、
    前記半導体層を前記ゲート電極と絶縁するゲート絶縁層と、
    前記半導体層に対して前記ゲート絶縁層とは反対側で前記半導体層と接する第２絶縁層と、を備えた半導体素子であって、
    前記半導体層が、カーボンナノチューブを含有し、
    前記第２絶縁層が、窒素原子およびリン原子から選ばれるいずれか１種以上を有する電子供与性化合物を含有し、
    前記第２絶縁層の酸素透過度が、４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であることを特徴とする、
    半導体素子。
  2. 前記第２絶縁層が、さらに、ヒドロキシ基、シアノ基、フルオロ基、クロロ基およびアミド結合からなる群より選ばれるいずれか１種以上の構造を有する高分子化合物を含有する、請求項１記載の半導体素子。
  3. 前記高分子化合物が、ビニルアルコール系樹脂である、請求項２記載の半導体素子。
  4. 前記第２絶縁層が、半導体層に近い側に設けられてなる第１層と、半導体層に遠い側に設けられてなる第２層とを少なくとも含み、前記第１層が前記電子供与性化合物を含有し、前記第２層の酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下である、請求項１記載の半導体素子。
  5. 前記第２層が、ヒドロキシ基、シアノ基、フルオロ基、クロロ基およびアミド結合からなる群より選ばれるいずれか１種以上の構造を有する高分子化合物を含有する、請求項４記載の半導体素子。
  6. 前記第２層に含まれる高分子化合物が、ビニルアルコール系樹脂である、請求項５記載の半導体素子。
  7. 前記第１層と前記第２層を構成する材料の溶解度パラメータの差の絶対値が５．０（ＭＰａ）１／２以上である、請求項４〜６いずれか記載の半導体素子
  8. 前記電子供与性化合物が、窒素原子を有する化合物である、請求項１〜７いずれか記載の半導体素子。
  9. 前記電子供与性化合物が、窒素原子を含む環構造を含有する化合物である、請求項１〜８いずれか記載の半導体素子。
  10. 前記電子供与性化合物が、アミジン化合物およびグアニジン化合物から選ばれるいずれか１種類以上の化合物である、請求項１〜９いずれか記載の半導体素子。
  11. 前記第２絶縁層の膜厚が１００μｍ以下である、請求項１〜１０いずれか記載の半導体素子。
  12. 前記第２絶縁層の水蒸気透過度が２０ｇ／（ｍ２・２４ｈ）以下である、請求項１〜１１いずれか記載の半導体素子。
  13. 前記第２絶縁層に対して前記ゲート電極とは反対側で前記第２絶縁層と接する保護層と、を備えた半導体素子であって、前記保護層の水蒸気透過度が、２０ｇ／（ｍ２・２４ｈ）以下である、請求項１〜１２いずれか記載の半導体素子。
  14. 前記カーボンナノチューブが、その表面の少なくとも一部に共役系重合体が付着したカーボンナノチューブ複合体として存在する、請求項１〜１３いずれか記載の半導体素子。
  15. 請求項１〜１４いずれか記載の半導体素子を含有するｎ型半導体素子と、ｐ型半導体素子とを備えた、相補型半導体装置。
  16. 前記ｐ型半導体素子が、基材と、ソース電極、ドレイン電極およびゲート電極と、前記ソース電極およびドレイン電極と接する半導体層と、前記半導体層を前記ゲート絶縁層と絶縁するゲート絶縁層と、を備えたｐ型半導体素子であって、前記ｐ型半導体素子の半導体層が、カーボンナノチューブを含有する、請求項１５記載の相補型半導体装置。
  17. 前記ｐ型半導体素子が、該ｐ型半導体素子の半導体層に対して該ｐ型半導体素子のゲート絶縁層とは反対側で該ｐ型半導体素子の半導体層と接する第２絶縁層を備えた、請求項１６記載の相補型半導体装置。
  18. 前記ｐ型半導体素子の第２絶縁層の少なくとも一部が前記ｎ型半導体素子の第２絶縁層の第２層と同一材料で構成されている、請求項１７記載の相補型半導体装置。
  19. 前記ｐ型半導体素子の第２絶縁層に対して前記ゲート絶縁層とは反対側で前記第２絶縁層と接する保護層を備えた半導体素子であって、前記ｐ型半導体素子の保護層は前記ｎ型半導体素子の保護層と同一材料が用いられており、前記ｐ型半導体素子の保護層の水蒸気透過度が、２０ｇ／（ｍ２・２４ｈ）以下である、請求項１７または１８記載の相補型半導体装置。
  20. 請求項１〜１４いずれか記載の半導体素子の製造方法であって、前記第２絶縁層を塗布法により形成する工程を含む半導体素子の製造方法。
  21. 請求項１〜１４いずれか記載の半導体素子の製造方法であって、前記第２絶縁層が、半導体層に近い側に設けられてなる第１層と、半導体層に遠い側に設けられてなる第２層とを少なくとも含み、前記第１層が前記電子供与性化合物を含有し、前記第２層の酸素透過度が４．０ｃｃ／（ｍ２・２４ｈ・ａｔｍ）以下であるものであって、前記第１層を塗布法により形成する工程と、前記第２層を塗布法により形成する工程とを含み、前記第２層を形成する際の乾燥温度が、前記第１層のガラス転移温度以下である、請求項２０記載の半導体素子の製造方法。
  22. 請求項１〜１４いずれか記載の半導体素子と、アンテナと、を少なくとも有する無線通信装置。
  23. 請求項１５〜１９いずれか記載の相補型半導体装置と、アンテナと、を少なくとも有する無線通信装置。
  24. 請求項２２または２３記載の無線通信装置を用いた商品タグ。
JP2018511787A 2017-03-27 2018-02-28 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ Active JP6485593B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017060426 2017-03-27
JP2017060426 2017-03-27
PCT/JP2018/007469 WO2018180146A1 (ja) 2017-03-27 2018-02-28 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ

Publications (2)

Publication Number Publication Date
JP6485593B2 JP6485593B2 (ja) 2019-03-20
JPWO2018180146A1 true JPWO2018180146A1 (ja) 2019-04-04

Family

ID=63675611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511787A Active JP6485593B2 (ja) 2017-03-27 2018-02-28 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ

Country Status (7)

Country Link
US (1) US20200035925A1 (ja)
EP (1) EP3605591A4 (ja)
JP (1) JP6485593B2 (ja)
KR (1) KR102059315B1 (ja)
CN (1) CN110402483B (ja)
TW (1) TWI690982B (ja)
WO (1) WO2018180146A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200035925A1 (en) * 2017-03-27 2020-01-30 Toray Industries, Inc. Semiconductor device, complementary semiconductor device, manufacturing method of semiconductor device, wireless communication device and merchandise tag
JP6954310B2 (ja) * 2017-11-20 2021-10-27 東レ株式会社 ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ
US11380852B2 (en) * 2018-12-12 2022-07-05 The Regents Of The University Of California N-type dopants for efficient solar cells
CN113646899B (zh) * 2019-03-26 2024-03-12 东丽株式会社 n型半导体元件、n型半导体元件的制造方法、无线通信装置和商品标签
KR20210025294A (ko) 2019-08-27 2021-03-09 주식회사 엘지화학 커넥터
EP4443520A1 (en) * 2021-11-29 2024-10-09 Kao Corporation Semiconductor element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
WO2006085611A1 (ja) * 2005-02-10 2006-08-17 Japan Science And Technology Agency ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法
WO2008023669A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited Nanomatériau carboné semi-conducteur du type n, son procédé de production et procédé de fabrication d'un dispositif semi-conducteur
WO2009139339A1 (ja) * 2008-05-12 2009-11-19 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
JP2009283924A (ja) * 2008-04-24 2009-12-03 Toray Ind Inc 電界効果型トランジスタ
WO2014142105A1 (ja) * 2013-03-14 2014-09-18 東レ株式会社 電界効果型トランジスタ
WO2017130836A1 (ja) * 2016-01-25 2017-08-03 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426495B1 (ko) 2001-12-28 2004-04-14 한국전자통신연구원 단일 탄소 나노튜브를 이용한 반도체 소자 및 그 제조 방법
KR101217662B1 (ko) * 2005-12-20 2013-01-02 엘지디스플레이 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법
WO2014133029A1 (ja) * 2013-02-28 2014-09-04 国立大学法人奈良先端科学技術大学院大学 ドーパントの選択方法、ドーパント組成物、カーボンナノチューブ－ドーパント複合体の製造方法、シート状材料およびカーボンナノチューブ－ドーパント複合体
JP6106114B2 (ja) * 2014-03-03 2017-03-29 富士フイルム株式会社 有機薄膜トランジスタ及びその製造方法
US20200035925A1 (en) 2017-03-27 2020-01-30 Toray Industries, Inc. Semiconductor device, complementary semiconductor device, manufacturing method of semiconductor device, wireless communication device and merchandise tag

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
WO2006085611A1 (ja) * 2005-02-10 2006-08-17 Japan Science And Technology Agency ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法
WO2008023669A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited Nanomatériau carboné semi-conducteur du type n, son procédé de production et procédé de fabrication d'un dispositif semi-conducteur
JP2009283924A (ja) * 2008-04-24 2009-12-03 Toray Ind Inc 電界効果型トランジスタ
WO2009139339A1 (ja) * 2008-05-12 2009-11-19 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
WO2014142105A1 (ja) * 2013-03-14 2014-09-18 東レ株式会社 電界効果型トランジスタ
WO2017130836A1 (ja) * 2016-01-25 2017-08-03 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置

Also Published As

Publication number Publication date
JP6485593B2 (ja) 2019-03-20
CN110402483A (zh) 2019-11-01
KR20190105128A (ko) 2019-09-11
CN110402483B (zh) 2020-05-08
EP3605591A1 (en) 2020-02-05
EP3605591A4 (en) 2020-12-30
WO2018180146A1 (ja) 2018-10-04
TWI690982B (zh) 2020-04-11
TW201903850A (zh) 2019-01-16
KR102059315B1 (ko) 2019-12-24
US20200035925A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP6485593B2 (ja) 半導体素子、相補型半導体装置、半導体素子の製造方法、無線通信装置および商品タグ
US10615352B2 (en) n-Type semiconductor element, complementary type semiconductor device and method for manufacturing same, and wireless communication device in which same is used
US10490748B2 (en) Rectifying element, method for producing same, and wireless communication device
JP7230509B2 (ja) 集積回路およびその製造方法ならびにそれを用いた無線通信装置
JP6954310B2 (ja) ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ
KR102554065B1 (ko) n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181025

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181025

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R151 Written notification of patent or utility model registration

Ref document number: 6485593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151