[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2016194925A1 - 部品実装基板 - Google Patents

部品実装基板 Download PDF

Info

Publication number
JPWO2016194925A1
JPWO2016194925A1 JP2017521961A JP2017521961A JPWO2016194925A1 JP WO2016194925 A1 JPWO2016194925 A1 JP WO2016194925A1 JP 2017521961 A JP2017521961 A JP 2017521961A JP 2017521961 A JP2017521961 A JP 2017521961A JP WO2016194925 A1 JPWO2016194925 A1 JP WO2016194925A1
Authority
JP
Japan
Prior art keywords
connection conductor
mounting board
electrode
component
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017521961A
Other languages
English (en)
Other versions
JP6477875B2 (ja
Inventor
孝紀 上嶋
孝紀 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016194925A1 publication Critical patent/JPWO2016194925A1/ja
Application granted granted Critical
Publication of JP6477875B2 publication Critical patent/JP6477875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/1081Special cross-section of a lead; Different cross-sections of different leads; Matching cross-section, e.g. matched to a land
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10984Component carrying a connection agent, e.g. solder, adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

層間接続導体(20)は、積層体(10)の第1層(1〜6)までを貫通し、上面(10S)から突出している。部品実装基板(200)では、積層方向において、上面(10S)からの層間接続導体(20)の突出長さは、積層方向における、層間接続導体(20)及び導電接合部(112)の接続位置と、接続電極(30)及び導電接合部(122)の接続位置との差が差分(d1)となるように、調整されている。積層方向における導電接合部(112)の長さと導電接合部(122)の長さとの差分(d2)は、この差分(d1)により、相殺される。その結果、上面(10S)と下面(101S)とが平行になることで、実装基板(90)に対する高周波部品(100)の傾きを防止し、当該傾きに起因する電気接続の不良及び接合強度の低下を防止することができる。

Description

本発明は、複数の柱状電極を有する部品と、当該部品が主面に実装された実装基板と、を備える部品実装基板に関する。
従来、底面に複数の柱状電極(例えば銅からなるピラー電極)を有するフリップチップ部品が知られている(特許文献1を参照)。フリップチップ部品は、底面の各柱状電極が導電接合部を介して、実装基板の主面の各接続電極に電気的且つ物理的に接続されている。
特許文献1に開示されたフリップチップ部品は、底面に平行な方向の断面積が互いに異なる複数の柱状電極を有している。
特開2001−223321号公報
しかしながら、特許文献1に開示されたフリップチップ部品のように、断面積が互いに異なる複数の柱状電極に対して、実装基板への実装前に、導電接合部をはんだで形成すると、柱状電極の先端に形成されるはんだ量が柱状電極の断面積に依存するので、柱状電極の断面積が大きいほど導電接合部が厚くなる。これにより、断面積が互いに異なる複数の柱状電極を有するフリップチップ部品は、実装基板に実装されると、実装基板の主面に対して傾く。その結果、電気的な接続不良が発生する課題、あるいは接合強度が低下する課題が発生する。
そこで、本発明の目的は、断面積が互いに異なる複数の柱状電極を有する部品が、実装基板の主面に実装されても、電気的な接続不良及び接合強度の低下を防止できる部品実装基板を提供することにある。
本発明の部品実装基板は、第1柱状電極及び第2柱状電極を有する部品と、前記部品が主面に実装される積層構造の実装基板と、を備える。前記実装基板は、第1接続導体と、第2接続導体と、を備える。前記部品は、前記第1柱状電極及び第1接続導体の間に配置される第1導電接合部と、前記第2柱状電極及び第2接続導体の間に配置される第2導電接合部と、を備える。
前記第1柱状電極の前記主面に平行な方向の断面積は、前記第2柱状電極の前記方向の断面積より小さい。従って、柱状電極の断面積の差に起因するめっき膜の成長速度の差によって、第2導電接合部の厚み(積層方向の長さ)は、第1導電接合部の厚みより厚くなる。
そこで、本発明の部品実装基板では、前記実装基板の積層方向において、前記第1接続導体と前記第1導電接合部との接続部の位置は、前記第2接続導体と前記第2導電接合部との接続部の位置よりも、前記主面の位置から遠いことを特徴とする。
本発明の部品実装基板は、部品の第1、第2柱状電極の断面積の差に起因する第1、第2導電接合部の厚みの差を、実装基板の第1接続導体及び第2接続導体の各接続部の積層方向の位置の差で相殺するので、実装時に実装基板の主面に対して部品が傾くことを防止する。その結果、本発明の部品実装基板は、実装時に、実装基板に対する部品の傾きによる電気接続の不良及び接合強度の低下を防止することができる。
実装基板は、部品の第1、第2柱状電極の断面積の差に起因する第1、第2導電接合部の厚みの差を相殺するために、具体的には、以下のように構成される。
前記第1接続導体は、前記積層方向に沿って延伸する第1層間接続導体である。前記第2接続導体は、前記主面に配置される接続電極と、前記接続電極に接続され、前記積層方向に沿って延伸する少なくとも1つの第2層間接続導体と、を有する。そして、前記第1層間接続導体は、前記主面から突出している。
すなわち、第1導電接合部を介して第1層間接続導体と第1柱状電極とが電気的且つ物理的に接続される。第2導電接合部を介して第2接続導体の接続電極と第2柱状電極とが電気的且つ物理的に接続される。
主面から突出する第1層間接続導体を形成するには、例えば、前記第1層間接続導体の体積を、前記第2層間接続導体の体積より大きくなるように、積層構造の実装基板を形成する。例えば、積層方向における第1層間接続導体及び第2層間接続導体の長さを等しくし、第1層間接続導体を第2層間接続導体より太く形成する。すると、実装基板の焼結時に、体積が大きい第1層間接続導体は、第2層間接続導体よりも膨張し、主面から突出する。
ただし、前記第1層間接続導体の熱膨張率を、前記第2層間接続導体の熱膨張率より大きくすることで、主面から突出する第1層間接続導体を形成してもよい。
また、以下のように構成することで、第1接続導体と第1導電接合部との接続部を主面から遠ざけてもよい。
前記実装基板は、塗布されてなる電極を層間に有する。前記積層体を前記積層方向に沿って視ると、前記第1接続導体の領域に存在する前記電極の数は、前記第2接続導体の領域に存在する前記電極の数より多い。
すなわち、塗布されてなる電極の数の分だけ、第1接続導体と第1導電接合部との接続部は、主面から遠ざかる。
また、前記第2接続導体は、複数の前記第2層間接続導体を有してもよい。これにより、部品の第2柱状電極は、接続電極を介した複数の第2層間接続導体によって、効率的に冷却される。
また、本発明の部品実装基板は、第1接続導体を主面から突出させる代わりに、以下のように構成されてもよい。
本発明の部品実装基板では、前記実装基板は、前記主面において前記第2接続電極の領域が凹部となっていることを特徴とする。
すなわち、第1、第2柱状電極の断面積の差に起因する第1、第2導電接合部の厚みの差は、実装基板の主面の凹部の段差によって、相殺される。
具体的には、前記凹部は、前記実装基板の積層方向から視ると、前記第1接続電極の領域の層数が、前記第2接続電極の領域の層数よりも多いことで、形成される。
本発明の部品実装基板によれば、断面積が互いに異なる複数の柱状電極を有する部品が、実装基板の主面に実装されても、電気的な接続不良及び接合強度の低下を防止することができる。
図1は、本発明の第1の実施形態に係る部品実装基板の側面断面図である。 図2は、本発明の第1の実施形態に係る部品実装基板の側面断面図である。 図3は、本発明の第2の実施形態に係る部品実装基板の側面断面図である。 図4は、本発明の第3の実施形態に係る部品実装基板の側面断面図である。 図5は、本発明の第4の実施形態に係る部品実装基板の側面断面図である。 図6は、本発明の第5の実施形態に係る部品実装基板の側面断面図である。 図7は、本発明の第6の実施形態に係る部品実装基板の側面断面図である。
本発明の第1の実施形態に係る部品実装基板200について図を参照して説明する。図1及び図2は、それぞれ、部品実装基板200の側面断面図である。ただし、図1は、実装基板90への高周波部品100の実装前の状態を示し、図2は、実装基板90への高周波部品100の実装後の状態を示している。
図1及び図2に示すように、本実施形態に係る部品実装基板200は、実装基板90と、高周波部品100とを備えている。
実装基板90は、積層体10と、層間接続導体20と、接続電極30と、層間接続導体31,32,33と、を備えている。図2に示すように、積層体10の上面10Sには、高周波部品100が実装される。高周波部品100は、いわゆる、フリップチップ部品であり、基板101と、柱状電極111と、柱状電極121と、を備えている。柱状電極111及び柱状電極121は、基板101の下面101Sに配置されている。高周波部品100は、不図示のパワーアンプ、デュプレクサ、及びスイッチング回路を基板101の上面及び内部に備えている。パワーアンプ等は、高周波信号を送受信する不図示のアンテナに接続されている。
積層体10は、第6層6、第5層5、第4層4、第3層3、第2層2、及び第1層1が順に積層方向に沿って積層されてなる。第1層1〜第6層6は、それぞれ、絶縁体シート(例えばガラスエポキシ樹脂を含むシート)からなる。
層間接続導体20は、第1層1から第6層6までを貫通し、積層体10の上面10Sから突出している。層間接続導体20を積層体10の上面の10Sから突出させるには、層間接続導体31〜33の導電材料に比べて熱膨張率の高い導電材料を用いて、層間接続導体20を形成すればよい。これにより、積層体10の焼結時に、層間接続導体31〜33よりも層間接続導体20が膨張し、積層体10の上面10Sから突出する。
また、上面10Sから突出する層間接続導体20を形成するために、絶縁体シートに形成された孔に導電材料を充填する回数を、層間接続導体31〜33の形成用の絶縁体シートの孔に導電材料を充填する回数よりも多くすることで、層間接続導体20を積層体10の上面10Sから突出するように形成してもよい。無論、導電材料の充填回数と膨張しやすい材料の選択とを組み合わせることで、層間接続導体20を形成してもよい。
接続電極30は、積層体10の上面10Sに配置されている。層間接続導体31〜33は、第1層1〜第6層6まで貫通している。層間接続導体31〜33は、それぞれ、上端が接続電極30に接続されている。
図1及び図2に示すように、層間接続導体20は、積層体10を積層方向に沿って視ると、実装される高周波部品100の柱状電極111に重なっている。接続電極30は、積層体10を積層方向に沿って視ると、実装される高周波部品100の柱状電極121に重なっている。
実装基板90への高周波部品100の実装時に、導電接合剤(例えばはんだ)が用いられる。図1に示すように、実装前に、はんだを含む金属によって、高周波部品100の柱状電極111の端部に、物理的な接合と電気的な導通とを供給できる導電接合部112が予め形成される。同様に、実装前に高周波部品100の柱状電極121の端部に導電接合部122が予め形成される。
ここで、めっき膜の成長速度は、柱状電極111及び柱状電極121の断面積に依存する。柱状電極111及び柱状電極121は、銅からなるピラー電極により設けられた柱状の構造物であることが好ましい。ただし、柱状電極111及び柱状電極121の断面積とは、高周波部品100の基板101の下面101Sと互いに平行な平面により柱状電極111及び柱状電極121を断面した時の面積である。換言すれば、柱状電極111及び柱状電極121の断面積とは、実装時の積層体10の上面10Sに平行に柱状電極111及び柱状電極121を断面した時の面積である。基板101の下面101Sから突出する柱状電極111が一定の断面積の場合、柱状電極111が延びる方向から高周波部品100の下面101Sを視た柱状電極111の面積は、高周波部品100から突出する柱状電極111の断面積と同じである。
断面積が大きければ大きいほどはんだ量が多くなるので、断面積が小さい柱状電極121の導電接合部122は、断面積が大きい柱状電極111の導電接合部112より厚くなる。すなわち、図1に示すように、積層方向における導電接合部122の長さは、導電接合部112の長さよりも差分d2だけ長くなる。基板101の下面101Sからの距離は、面積が大きい柱状電極121に設けられた導電接合部122の方が面積の小さい柱状電極111に設けられた導電接合部112よりも長くなる。ただし、図1は、差分d2を実際よりも強調して大きく示している。基板101の下面101Sから突出する柱状電極111と柱状電極121との長さは略等しい。
そこで、本実施形態に係る部品実装基板200では、積層方向において、上面10Sからの層間接続導体20の突出長さは、積層方向における、層間接続導体20及び導電接合部112の接続位置と、接続電極30及び導電接合部122の接続位置との差が差分d1となるように、調整されている。
図2に示すように、積層方向における導電接合部112の長さと導電接合部122の長さとの差分d2は、この差分d1により、相殺される。すなわち、本実施形態に係る部品実装基板200は、導電接合部112及び導電接合部122の厚みの差を、積層方向における、層間接続導体20及び導電接合部112の接続位置と、接続電極30及び導電接合部122の接続位置との差で相殺する。その結果、本実施形態に係る部品実装基板200は、実装基板90への高周波部品100の実装において、積層体10の上面10Sと基板101の下面101Sとが平行になることで、実装基板90に対する高周波部品100の傾きを防止することができる。そして、本実施形態に係る部品実装基板200は、当該傾きに起因する電気接続の不良及び接合強度の低下を防止することができる。
ただし、差分d1と、差分d2とは、厳密に等しくなくてもよい。差分d1と差分d2とが厳密に等しくない場合であっても、実装時の高周波部品100の傾きの程度を抑えることができる。
また、接続電極30に接続される層間接続導体31〜33は、1つのみであっても構わない。さらに、層間接続導体31〜33は、それぞれ、積層体10の上面10Sから下面まで貫通せず、下端が第6層6まで到達していなくてもよい。
ただし、接続電極30に接続される層間接続導体をより多くし、より長くすることで、接続電極30に接続される柱状電極121をより効率的に放熱することが可能となる。従って、積層体10の積層方向に沿って視て柱状電極121に対応する位置にパワーアンプを高周波部品100が備える場合、接続電極30に接続される層間接続導体をより多くし、より長くすれば、当該パワーアンプを効率的に放熱することが可能となる。
次に、実施形態2に係る部品実装基板200Aについて、図3を用いて説明する。図3は、部品実装基板200Aの実装基板90Aの側面断面図である。本実施形態に係る部品実装基板200Aは、実装基板90Aの層間接続導体20Aの断面積が大きい点で、実施形態1に係る部品実装基板200と相違する。換言すれば、層間接続導体20Aは、層間接続導体31〜33に比べて、太い。
このような層間接続導体20Aを形成するには、層間接続導体31〜33を形成する場合に比べて、絶縁体シートに形成される孔を大きくし、当該孔への導電材料の充填量を多くすればよい。すると、積層体10の焼結時に、層間接続導体20Aは、層間接続導体31〜33よりも膨張し、上面10Sから突出する。
次に、実施形態3に係る部品実装基板200Bについて、図4を用いて説明する。図4は、部品実装基板200Bの実装基板90Bの側面断面図である。本実施形態に係る部品実装基板200Bは、実装基板90Bの層間接続導体20Bの一部が層間接続導体31〜33に比べて太い点において、実施形態2に係る部品実装基板200Aと相違する。
図4に示すように、層間接続導体20Bは、細径部20B1と太径部20B2とからなる。細径部20B1は、第1層1から第3層3を貫通し、上面10Sから突出している。太径部20B2は、第4層4から第6層6までを貫通している。
このように、部分的に層間接続導体31〜33より太くても、全体の体積が大きいので、層間接続導体20Bは、積層体10の焼結後に、上面10Sから突出する。なお、図4は一例を示すものであり、太径部は、第1層1〜第6層6までのいずれかの層に、存在すればよい。
次に、実施形態4に係る部品実装基板200Cについて、図5を用いて説明する。図5は、部品実装基板200Cの実装基板90Cの側面断面図である。本実施形態に係る部品実装基板200Cは、実装基板90Cの層間接続導体20Cが、複数の層間接続導体20C1と、各層間接続導体20C1に挟まれる印刷電極20C2と、からなる点において、実施形態1に係る部品実装基板200と相違する。
印刷電極20C2は、層間接続導体20C1用の導電材料が充填された孔の上に、さらに導電材料が塗布されることによって形成される。図5では、層間接続導体31〜33は、印刷電極を備えないが、層間接続導体20Cが備える印刷電極の数を超えない範囲で、印刷電極を備えてもよい。
次に、実施形態5に係る部品実装基板200Dについて、図6を用いて説明する。図6は、部品実装基板200Dの実装基板90Dの側面断面図である。本実施形態に係る部品実装基板200Dは、実施形態2に係る部品実装基板200Aの特徴と、実施形態4に係る部品実装基板200Cの特徴とを組み合わせたものである。
具体的には、層間接続導体20Dの径は、層間接続導体31〜33の径より太く、複数の印刷電極20D1を備える。実装基板90DがLTCC、HTCCなどのセラミックスを含む焼成型の多層基板である場合、面積が比較的小さい柱状電極111と接続される層間接続導体20Dの径を層間接続導体31〜33の径より太くすることで、焼成時の積層方向における層間接続導体20D近傍の多層基板の収縮率を小さくでき、多層基板の表面の積層方向における実装基板90Dの第1層1からの層間接続導体20D高さが、層間接続導体31〜33の高さより高くできるため好ましい。また、実装基板90Dの上面10Sから突出する層間接続導体20Dの距離を長く形成することが容易になり、実装時の押圧による実装基板90Dに作用する応力を相対的に低下できるため好ましい。さらに、積層方向から実装基板90Dを視て、セラミックス層間に配置された複数の印刷電極20D1と層間接続導体20Dとが重なるように配置されると、多層基板の表面の積層方向における実装基板90Dの第1層1からの層間接続導体20D高さと、層間接続導体31〜33の高さとの距離の差を大きくできるためより好ましい。
無論、実施形態3に係る部品実装基板200Bの特徴と、実施形態4に係る部品実装基板200Cの特徴とを組み合わせることで、印刷電極を備え、一部のみが太い層間接続導体を形成してもよい。
次に、実施形態6に係る部品実装基板200Eについて、図7を用いて説明する。図7は、部品実装基板200Eの側面断面図である。本実施形態に係る部品実装基板200Eは、実装基板90Eの接続電極20E1が導電接合部112と物理的且つ電気的に接続される点、及び積層体10Eが上面10Sに凹部40を備える点、において実施形態1に係る部品実装基板200と相違する。
図7に示すように、凹部40は、積層体10Eが部分的に第7層7を含む7層からなり、他の部分が6層からなることにより、形成されている。具体的には、凹部40は、積層体10Eを積層方向に沿って視ると、柱状電極121を含むように、形成されている。上面10Sの凹部40以外の領域は、第7層7が第1層1の上に積層されてなる。
接続導体20Eは、接続電極20E1と、層間接続導体20E2とからなる。接続電極20E1は、上面10Sのうち、第7層7が積層された領域に配置されている。第7層7の厚みは、積層方向における接続電極20E1の位置と接続電極30の位置との差分d1が高周波部品100における差分d2と等しくなるように、設定されている。
10,10E…積層体
20,20A,20B,20C,20D…層間接続導体
20B1…細径部
20B2…太径部
20C1…層間接続導体
20C2,20D1…印刷電極
20E…接続導体
20E1…接続電極
20E2…層間接続導体
30…接続電極
31,32,33…層間接続導体
40…凹部
200,200A,200B,200C,200D,200E…部品実装基板
90,90A,90B,90C,90D,90E…実装基板
100…高周波部品
101…基板
111,121…柱状電極
112,122…導電接合部
前記実装基板は、塗布されてなる電極を層間に有する。前記実装基板を前記積層方向に沿って視ると、前記第1接続導体の領域に存在する前記電極の数は、前記第2接続導体の領域に存在する前記電極の数より多い。
断面積が大きければ大きいほどはんだ量が多くなるので、断面積が大きい柱状電極121の導電接合部122は、断面積が小さい柱状電極111の導電接合部112より厚くなる。すなわち、図1に示すように、積層方向における導電接合部122の長さは、導電接合部112の長さよりも差分d2だけ長くなる。基板101の下面101Sからの距離は、面積が大きい柱状電極121に設けられた導電接合部122の方が面積の小さい柱状電極111に設けられた導電接合部112よりも長くなる。ただし、図1は、差分d2を実際よりも強調して大きく示している。基板101の下面101Sから突出する柱状電極111と柱状電極121との長さは略等しい。

Claims (8)

  1. 第1柱状電極及び第2柱状電極を有する部品と、
    前記部品が主面に実装される積層構造の実装基板と、
    を備える部品実装基板であって、
    前記実装基板は、第1接続導体と、第2接続導体と、を有し、
    前記部品は、前記第1柱状電極及び第1接続導体の間に配置される第1導電接合部と、前記第2柱状電極及び第2接続導体の間に配置される第2導電接合部と、を有し、
    前記第1柱状電極の前記主面に平行な方向の断面積は、前記第2柱状電極の前記方向の断面積より小さく、
    前記実装基板の積層方向において、前記第1接続導体と前記第1導電接合部との接続部の位置は、前記第2接続導体と前記第2導電接合部との接続部の位置よりも、前記主面の位置から遠い、
    部品実装基板。
  2. 前記第1接続導体は、前記積層方向に沿って延伸する第1層間接続導体であり、
    前記第2接続導体は、前記主面に配置される接続電極と、前記接続電極に接続され、前記積層方向に沿って延伸する少なくとも1つの第2層間接続導体と、を有し、
    前記第1層間接続導体は、前記主面から突出している
    請求項1に記載の部品実装基板。
  3. 前記第1層間接続導体の体積は、前記第2層間接続導体の体積より大きい、
    請求項2に記載の部品実装基板。
  4. 前記第1層間接続導体の熱膨張率は、前記第2層間接続導体の熱膨張率より大きい、
    請求項2又は3に記載の部品実装基板。
  5. 前記第2接続導体は、複数の前記第2層間接続導体を有する、
    請求項2〜4のいずれかに記載の部品実装基板。
  6. 前記実装基板は、塗布されてなる電極を層間に有し、
    前記実装基板を前記積層方向に沿って視ると、前記第1接続導体の領域に存在する前記電極の数は、前記第2接続導体の領域に存在する前記電極の数より多い、
    請求項1〜5のいずれかに記載の部品実装基板。
  7. 第1柱状電極及び第2柱状電極を有する部品と、
    前記部品が主面に実装される積層構造の実装基板と、
    を備える部品実装基板であって、
    前記実装基板は、前記主面に配置される第1接続電極と、前記主面に配置される第2接続電極と、を有し、
    前記部品は、前記第1柱状電極及び第1接続導体の間に配置される第1導電接合部と、前記第2柱状電極及び第2接続導体の間に配置される第2導電接合部と、を有し、
    前記第1柱状電極の前記主面に平行な方向の断面積は、前記第2柱状電極の前記方向の断面積より小さく、
    前記実装基板は、前記主面において前記第2接続電極の領域が凹部となっている、
    部品実装基板。
  8. 前記凹部は、前記実装基板の積層方向に沿って視ると、前記第1接続電極の領域の前記実装基板の層数が、前記第2接続電極の領域の前記実装基板の層数よりも多いことで、形成されている、
    請求項7に記載の部品実装基板。
JP2017521961A 2015-06-03 2016-06-01 部品実装基板 Active JP6477875B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015112830 2015-06-03
JP2015112830 2015-06-03
PCT/JP2016/066105 WO2016194925A1 (ja) 2015-06-03 2016-06-01 部品実装基板

Publications (2)

Publication Number Publication Date
JPWO2016194925A1 true JPWO2016194925A1 (ja) 2018-03-01
JP6477875B2 JP6477875B2 (ja) 2019-03-06

Family

ID=57440242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017521961A Active JP6477875B2 (ja) 2015-06-03 2016-06-01 部品実装基板

Country Status (5)

Country Link
US (1) US10111331B2 (ja)
JP (1) JP6477875B2 (ja)
KR (1) KR101893841B1 (ja)
CN (1) CN107615894B (ja)
WO (1) WO2016194925A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022352A1 (ja) * 2018-07-27 2020-01-30 株式会社村田製作所 セラミック積層基板、モジュールおよびセラミック積層基板の製造方法
CN111556671A (zh) * 2020-06-29 2020-08-18 四川海英电子科技有限公司 一种5g高频混压阶梯电路板的制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582090A (ja) * 1981-06-29 1983-01-07 富士通株式会社 プリント基板
JPH05218133A (ja) * 1992-02-05 1993-08-27 Matsushita Electric Ind Co Ltd 半導体素子実装基板および実装方法
JPH05327169A (ja) * 1992-05-22 1993-12-10 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
JPH07202422A (ja) * 1993-02-02 1995-08-04 Matsushita Electric Ind Co Ltd セラミック基板とその製造方法
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
WO2007013239A1 (ja) * 2005-07-27 2007-02-01 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器
US20120024575A1 (en) * 2009-02-20 2012-02-02 Telefonaktiebolaget Lm Ericsson (Publ) Thermal pad and method of forming the same
JP2012209796A (ja) * 2011-03-30 2012-10-25 Nec Corp 高周波モジュール、プリント配線板、プリント回路板、及びアンテナ装置
JP2014132635A (ja) * 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971568B2 (ja) 1999-11-29 2007-09-05 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2008300647A (ja) * 2007-05-31 2008-12-11 Ricoh Co Ltd 半導体素子及びその製造方法、並びに半導体装置
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
WO2014103530A1 (ja) * 2012-12-26 2014-07-03 株式会社村田製作所 部品内蔵基板
JP5756958B2 (ja) * 2013-10-21 2015-07-29 株式会社野田スクリーン 多層回路基板
CN104363716A (zh) * 2014-11-15 2015-02-18 中国航天科工集团第三研究院第八三五七研究所 微波电路基板接地焊接工艺

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582090A (ja) * 1981-06-29 1983-01-07 富士通株式会社 プリント基板
JPH05218133A (ja) * 1992-02-05 1993-08-27 Matsushita Electric Ind Co Ltd 半導体素子実装基板および実装方法
JPH05327169A (ja) * 1992-05-22 1993-12-10 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
JPH07202422A (ja) * 1993-02-02 1995-08-04 Matsushita Electric Ind Co Ltd セラミック基板とその製造方法
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
WO2007013239A1 (ja) * 2005-07-27 2007-02-01 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器
US20120024575A1 (en) * 2009-02-20 2012-02-02 Telefonaktiebolaget Lm Ericsson (Publ) Thermal pad and method of forming the same
JP2012209796A (ja) * 2011-03-30 2012-10-25 Nec Corp 高周波モジュール、プリント配線板、プリント回路板、及びアンテナ装置
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP2014132635A (ja) * 2012-12-05 2014-07-17 Murata Mfg Co Ltd バンプ付き電子部品及びバンプ付き電子部品の製造方法

Also Published As

Publication number Publication date
US10111331B2 (en) 2018-10-23
CN107615894A (zh) 2018-01-19
JP6477875B2 (ja) 2019-03-06
KR101893841B1 (ko) 2018-08-31
KR20170134552A (ko) 2017-12-06
WO2016194925A1 (ja) 2016-12-08
US20180092208A1 (en) 2018-03-29
CN107615894B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
KR100745359B1 (ko) 세라믹 다층기판
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
US20150257261A1 (en) Printed wiring board
JP6140834B2 (ja) 配線基板および電子装置
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP6477875B2 (ja) 部品実装基板
WO2016084425A1 (ja) 電子デバイス
JP2007096246A (ja) 配線基板およびそれを用いた電子装置
JPWO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP6680521B2 (ja) 電子装置
JP3911466B2 (ja) 電子部品搭載基板および電子部品搭載構造体
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP4581643B2 (ja) 多層セラミック基板の製造方法
JP2019021879A (ja) 配線基板及びプレーナトランス
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP3909285B2 (ja) 配線基板
JP2004006993A (ja) 多層基板
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP2017063176A (ja) プリント回路基板及びプリント回路基板の製造方法
WO2020004459A1 (ja) 電子素子搭載用基板、電子装置および電子モジュール
US20190027296A1 (en) Wiring board, planar transformer, and method of manufacturing the wiring board
JP2017063165A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP4614788B2 (ja) 配線基板
JP3935030B2 (ja) 電子部品搭載基板および電子部品搭載構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6477875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150