[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2016010097A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2016010097A1
JPWO2016010097A1 JP2016534480A JP2016534480A JPWO2016010097A1 JP WO2016010097 A1 JPWO2016010097 A1 JP WO2016010097A1 JP 2016534480 A JP2016534480 A JP 2016534480A JP 2016534480 A JP2016534480 A JP 2016534480A JP WO2016010097 A1 JPWO2016010097 A1 JP WO2016010097A1
Authority
JP
Japan
Prior art keywords
layer
argon
semiconductor layer
semiconductor device
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016534480A
Other languages
English (en)
Other versions
JP6237902B2 (ja
Inventor
秀直 栗林
秀直 栗林
祥司 北村
祥司 北村
勇一 小野澤
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016010097A1 publication Critical patent/JPWO2016010097A1/ja
Application granted granted Critical
Publication of JP6237902B2 publication Critical patent/JP6237902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基体おもて面側からｐ+アノード層（７）にアルゴン（８）のイオン注入（８ａ）を行い、欠陥層（９）を形成する。このとき、後の白金拡散工程においてｐ+アノード層（７）の、ｎ-ドリフト層（６）とのｐｎ接合付近の電子進入領域内に白金原子（１１）が局在するよう、アルゴン（８）の飛程はｐ+アノード層（７）の拡散深さ（Ｘｊ）より浅くする。その後、基体裏面（５ａ）に塗布した白金ペースト（１０）中の白金原子（１１）をｐ+アノード層（７）内に拡散させて、欠陥層（９）のカソード側に局在化させる。これにより、ｐ+アノード層（７）のライフタイムが短くなる。また、ｎ-ドリフト層（６）内の白金原子（１１）が欠陥層（９）に捕獲されてｎ-ドリフト層（６）の白金濃度が低下し、ｎ-ドリフト層（６）内のライフタイムは長くなる。したがって、逆回復電流を小さくし、逆回復時間を短縮し、かつ順電圧降下を低減させることができる。

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
白金（元素記号はＰｔ）は逆回復特性の改善と漏れ電流の低減を図るためのライフタイムキラーとして有用であり、ダイオード製品などに多く適用されている。従来の半導体装置の製造方法（製造工程）について、ｐ−ｉ−ｎダイオードを製造する場合を例に説明する（従来の製造工程１）。図９は、従来の半導体装置の製造方法の概要を示すフローチャートである。図９には、図１０のｐ−ｉ−ｎダイオード５００の製造プロセスにおいて、ライフタイムキラーである白金原子６１を導入する工程を示す。
図１０は、従来のｐ−ｉ−ｎダイオード５００の製造プロセス途中の状態を示す説明図である。図１０（ａ）は従来のｐ−ｉ−ｎダイオード５００の要部断面図であり、図１０（ｂ）は半導体基体の白金濃度分布図である。図１０（ａ）には、白金原子６１の蒸着またはスパッタの状態も示し、製造プロセス途中の実線で示される断面図に、その後の製造プロセスで形成される部位（アノード電極であるおもて面電極６２、カソード電極である裏面電極６３）を点線で図示した。以下の説明において括弧内の数字は、図９の括弧内の数字であり、製造工程の順番を示す。
図９の（１）は、マスク部材形成工程（ステップＳ８１）である。ｎ+半導体基板５１のおもて面上に配置されたｎ-半導体層５２の表面（ｎ+半導体基板５１側に対して反対側の表面）に開口部５３を有するマスク部材を形成する。以下、ｎ+半導体基板５１上にｎ-半導体層５２を積層した積層体を半導体基体とする。マスク部材としては保護膜となる絶縁膜５４である酸化膜が一般的である。ｎ+半導体基板５１はｎ+カソード層５５になり、ｎ-半導体層５２はｎ-ドリフト層５６になる。
図９の（２）は、ｐ+半導体層形成工程（ステップＳ８２）である。ｎ-半導体層５２の表面から絶縁膜５４の開口部５３を通してｐ型不純物をイオン注入し、熱拡散によりｎ-半導体層５２の表面層に選択的にｐ+半導体層であるｐ+アノード層５７を形成する。
図９の（３）は、白金成膜工程（ステップＳ８３）である。基体おもて面側から絶縁膜５４の開口部５３に露出するｐ+アノード層５７の表面に、ライフタイムキラーとなる白金原子６１を蒸着またはスパッタして付着させる。このとき、ｎ-半導体層５２の表面のｐ+アノード層５７以外の個所を被覆しているマスク部材の働きをする絶縁膜５４の表面にも白金原子６１が付着し被覆される。
図９の（４）は、白金拡散工程（ステップＳ８４）である。８００℃以上の温度で熱処理して、白金原子６１をｎ+カソード層５５，ｎ-ドリフト層５６，ｐ+アノード層５７中に拡散する。このとき、絶縁膜５４中にも白金原子６１が拡散される。
図９の（５）は、電極形成工程（ステップＳ８５）である。絶縁膜５４の開口部５３を埋め込むようにｐ+アノード層５７に接するおもて面電極６２を形成し、ｎ+半導体基板５１の裏面に裏面電極６３を形成する。このようにしてライフタイムキラーが導入されたｐ−ｉ−ｎダイオード５００が完成する。
このライフタイムキラーを導入することで、ｎ-ドリフト層５６に蓄積した過剰キャリアが速やかに消滅する。この速やかな消滅により、逆回復電流ＩＲＲが小さくなり、逆回復時間ｔｒｒが短縮されて、スイッチングスピードが速いｐ−ｉ−ｎダイオード５００になる。
ステップＳ８４の白金拡散工程では、白金原子は、シリコンの格子間を拡散し、８００℃から１０００℃程度の拡散温度で、短時間にシリコン結晶全体に拡散し平衡状態に達する。この格子間の白金原子は、シリコン結晶の空格子を介して、シリコン格子位置に配置されるか、または格子位置のシリコン原子と置換されて、格子位置の白金原子として安定化する。この格子位置の白金原子がライフタイムキラーあるいはアクセプタとなると考えられる。一般的に空格子密度は、図１０（ｂ）で示すように、シリコンウエハの表面で高くなるため、格子位置の白金密度は表面付近で高いＵ字型分布（バスタブ曲線）を取ることは周知である。
白金濃度分布とダイオードの電気的特性との関係については以下のようになる。シリコン結晶内部へ拡散した白金原子６１は拡散係数が大きく、シリコン結晶の厚さ方向全体に拡散する。白金原子がシリコン結晶の表面に偏析する傾向があるため、特にｎ+カソード層５１とｐ+アノード層５７で白金濃度が高くなる。これに対して、ｎ-ドリフト層５６ではｐ+アノード層５７に比べて白金濃度は低くなる。ｐ+アノード層５７とｎ-ドリフト層５６との境界付近の白金濃度が高いため、逆回復電流ＩＲＲ（逆回復電流ＩＲＲのピーク値ＩＲＰも含めて）が小さく、逆回復時間ｔｒｒが短い。
さらに、白金原子を素子形成領域である基体おもて面側からではなく、基体裏面（半導体基板の裏面）側から拡散させる方法もある（従来の製造工程２）。図１１は、従来の半導体装置の製造方法の別の一例の概要を示すフローチャートである。図１１には、図１２のｐ−ｉ−ｎダイオード６００の製造プロセスにおいて、基体裏面からライフタイムキラーである白金原子を導入する工程を示す。図１２は、従来のｐ−ｉ−ｎダイオード６００の製造プロセス途中の状態を示す説明図である。図１２（ａ）は従来のｐ−ｉ−ｎダイオード６００の要部断面図であり、図１２（ｂ）は半導体基体の白金濃度分布図である。また、図１２（ａ）には、白金ペースト６０をｎ+カソード層５５の表面（ｎ+半導体基板５１の裏面）５５ａに塗布した状態も示す。また、製造プロセス途中の実線で示される断面図に、その後のプロセスで形成される部位（アノード電極であるおもて面電極６２、カソード電極である裏面電極６３）を点線で図示している。
図１１の（１）は、マスク部材形成工程（ステップＳ９１）である。ｎ+半導体基板５１のおもて面上に配置されたｎ-半導体層５２の表面に開口部５３を有するマスク部材５４を形成する。マスク部材としては保護膜となる絶縁膜５４である酸化膜が一般的である。ｎ+半導体基板５１はｎカソード層５５になり、ｎ-半導体層５２はｎ-ドリフト層５６になる。
図１１の（２）は、ｐ+半導体層形成工程（ステップＳ９２）である。ｎ-半導体層５２の表面から絶縁膜５４の開口部５３を通してｐ型不純物をイオン注入し、熱拡散によりｎ-半導体層５２の表面層に選択的にｐ+半導体層であるｐ+アノード層５７を形成する。
図１１の（３）は、白金ペースト塗布工程（ステップＳ９３）である。ｎ+カソード層５５の表面（ｎ+半導体基板５１の裏面）５５ａに白金ペースト６０を塗布する。白金ペースト６０は白金を含有したシリカ（ＳｉＯ2）源でペースト状になっている。
図１１の（４）は、白金拡散工程（ステップＳ９４）である。８００℃以上の温度で熱処理して、白金原子６１をｎ+カソード層５５，ｎ-ドリフト層５６，ｐ+アノード層５７に拡散する。このとき、絶縁膜５４中にも白金原子６１が拡散される。
図１１の（５）は、電極形成工程（ステップＳ９５）である。絶縁膜５４の開口部５３を埋め込むようにｐ+アノード層５７に接するおもて面電極６２を形成し、基体裏面にｎ+カソード層５５に接する裏面電極６３を形成する。このようにしてライフタイムキラーが導入されたｐ−ｉ−ｎダイオード６００が完成する。
下記特許文献１では、半導体ウエハ内に重金属を拡散させるのに先立ち、半導体ウエハ内にまず、不活性元素であるアルゴン（Ａｒ）を注入する。アルゴンの注入は、半導体ウエハにおけるｐｎ接合が形成された位置上の半導体ウエハ表面から行う。そしてその後に、重金属の拡散を行う。アルゴンのイオン注入により、半導体ウエハの表面層にアモルファス構造が形成され、このアモルファス構造により重金属の拡散が均等に偏りなく行われる。そのため、少数キャリアのライフタイムがウエハ内で均一に短縮されるという効果が記載されている。
また、下記特許文献２では、半導体基板内に重金属を拡散した後に、この半導体基板内に荷電粒子を照射し、さらに６５０℃以上の熱処理を加えることにより半導体基板内に高温でも安定な低ライフタイムの所定の領域を設けることが記載されている。また、その後、６５０℃までのその後のウェーハプロセス、組立工程の熱処理または使用温度が制限されることはないことが記載されている。
また、下記特許文献３では、ｐ／ｎ-／ｎ+基板の構造の半導体整流装置で、特にスイッチング素子において高速動作を実現するために、白金や金等のライフタイムキラーを拡散で導入する場合が記載されている。特に、金や白金を拡散して再結合中心を形成するとともに、Ｎ-層に基板の裏面からプロトンまたはヘリウムまたはデュートロンを照射して局所的に再結合中心を形成する。このことで、適切な順方向電圧降下と逆回復特性の関係を得ることが記載されている。
また、下記特許文献４では、アクセプタとなる白金を半導体基板の最表層で高濃度化するために、格子欠陥を導入して空格子を形成し、白金を格子間から格子位置に置換させてアクセプタ化を増強させる方法が記載されている。
特開２００８−４７０４号公報 特開２００３−２８２５７５号公報 特開平９−２６０６８６号公報 特開２０１２−３８８１０号公報
しかしながら、上記特許文献１では、白金原子が半導体基板の深さ方向に均一に拡散される。白金原子が半導体基板の深さ方向に均一に拡散されることで、導通時のキャリア濃度分布（電子、正孔）がｐ型アノード層側も高くなり、ハードリカバリーとなる問題があることが確認された。ハードリカバリーとは、逆回復電流ＩＲＲが大きくなる他、逆回復時のカソード・アノード電極間のオーバーシュート電圧が増加し、素子耐圧を超えるなどの現象を言う。
この発明は、上述した従来技術による問題点を解消するため、逆回復電流を小さくし、逆回復時間を短縮し、順電圧降下を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置は、次の特徴を有する。第１導電型の第１半導体層の第１主面の表面層に、前記第１半導体層よりも高不純物濃度の第２導電型の第２半導体層が形成されている。前記第１半導体層と前記第２半導体層とのｐｎ接合から前記第１主面側に向かって前記第２半導体層よりも薄い厚さとなる所定の深さに、アルゴンを含むアルゴン導入領域が形成されている。前記第１半導体層から前記第２半導体層にわたって白金が拡散されており、白金濃度分布は前記アルゴン導入領域で最大濃度となる。
また、この発明に係る半導体装置は、上述した発明において、前記所定の深さが、前記ｐｎ接合から前記第１主面に向かって前記第２半導体層の不純物濃度を積分した値が前記第２半導体層の臨界積分濃度となる位置であってもよい。
また、この発明に係る半導体装置は、上述した発明において、前記所定の深さが、前記ｐｎ接合から、前記第２半導体層における第１導電型キャリアの拡散長だけ前記第１主面に向かった位置であってもよい。
また、上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の第１半導体層の第１主面の表面層に選択的に第２導電型の第２半導体層を形成する第１工程を行う。次に、前記第１主面側からアルゴンのイオン注入を行い、前記第１半導体層と前記第２半導体層とのｐｎ接合から前記第１主面側に向かって前記第２半導体層よりも薄い厚さとなる所定の深さに、アルゴンを含むアルゴン導入領域を形成する第２工程を行う。次に、前記第１半導体層の第２主面側から前記第２半導体層の内部に白金を拡散させる第３工程を行う。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第２主面にペースト状の前記白金を塗布し、熱処理により前記第２半導体層の内部に前記白金を拡散させて前記アルゴン導入領域に局在化させてもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第３工程では、前記熱処理の温度を８００℃以上１０００℃以下としてもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２工程では、前記アルゴンの飛程が、前記第２半導体層の前記第１主面からの深さの１／２の深さから前記ｐｎ接合の深さまでの範囲に位置してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２工程では、前記アルゴンの飛程を前記アルゴンのイオン注入の加速エネルギーで調整してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第１主面からの深さが１μｍ〜１０μｍの範囲にある前記第２半導体層を形成する。前記第２工程では、前記アルゴンのイオン注入の加速エネルギーを０．５ＭｅＶ以上３０ＭｅＶ以下の範囲にしてもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２工程では、前記ｐｎ接合から前記第１主面に向かって前記第２半導体層の不純物濃度を積分した値が前記第２半導体層の臨界積分濃度となる位置までの間に前記アルゴンの飛程が位置するように、前記アルゴンのイオン注入の加速エネルギーを調整してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第１主面上に、前記第２半導体層の形成領域に対応する部分を露出した開口部を有するマスク部材を形成し、前記マスク部材の開口部からイオン注入した第２導電型不純物を拡散させることで前記第２半導体層を形成してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第２工程でイオン注入される前記アルゴンが貫通しない厚さに前記マスク部材を形成してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、前記マスク部材として、レジスト膜または絶縁膜を形成してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第２導電型不純物としてボロンをイオン注入してもよい。
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第１工程では、ｐｎ接合ダイオードのアノード層、絶縁ゲート型電界効果トランジスタのボディダイオードのアノード層、絶縁ゲート型バイポーラトランジスタのベース層、逆導通絶縁ゲート型バイポーラトランジスタのダイオード部のアノード層、または、活性領域の周囲を囲む終端領域において耐圧構造を構成するガードリング層として、前記第２半導体層を形成してもよい。
この発明に係る半導体装置および半導体装置の製造方法によれば、アノード層やベース層、ガードリング層となる第２半導体層にライフタイムキラーとなる白金原子を局在化させることができるため、逆回復電流を小さくし、逆回復時間を短縮し、かつ順電圧降下を低減させることができるという効果を奏する。
図１は、この発明の実施の形態１に係る半導体装置の製造方法の概要を示すフローチャートである。 図２は、実施の形態１に係る半導体装置１００の製造プロセス途中の状態を示す説明図である。 図３は、実施例１に係るｐ−ｉ−ｎダイオード１００ａの製造プロセス途中の状態を示す説明図である。 図４は、実施例２に係るｐ−ｉ−ｎダイオード１００ａの電気的特性を示す特性図である。 図５は、この発明の実施の形態２に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。 図６は、この発明の実施の形態３に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。 図７は、この発明の実施の形態４に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。 図８は、この発明の実施の形態５に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。 図９は、従来の半導体装置の製造方法の概要を示すフローチャートである。 図１０は、従来のｐ−ｉ−ｎダイオード５００の製造プロセス途中の状態を示す説明図である。 図１１は、従来の半導体装置の製造方法の別の一例の概要を示すフローチャートである。 図１２は、従来のｐ−ｉ−ｎダイオード６００の製造プロセス途中の状態を示す説明図である。 図１３は、この発明の実施の形態１に係る半導体装置の製造方法で製造される半導体装置の不純物濃度分布を示す特性図である。 図１４は、シリコン基板へのアルゴンのイオンのイオン注入特性を示す特性図である。 図１５は、この発明の実施の形態６に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。
以下に添付図面を参照して、この発明に係る半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。下記実施の形態では第１導電型をｎ型とし、第２導電型をｐ型とする。
（実施の形態１）
実施の形態１に係る半導体装置の製造方法について説明する。図１は、実施の形態１に係る半導体装置の製造方法の概要を示すフローチャートである。図１には、図２の実施の形態１に係る半導体装置１００であるｐ−ｉ−ｎダイオード１００ａの製造プロセスを示す。また、図２は、実施の形態１に係る半導体装置１００の製造プロセス途中の状態を示す説明図である。図２（ａ）は実施の形態１に係る半導体装置１００の要部断面図である。図２（ｂ）は図２（ａ）の切断線Ａ−Ａ線における白金濃度分布図である。図２（ｃ）は図２（ａ）の切断線Ａ−Ａ線におけるアルゴン濃度分布図である。図２（ｂ），２（ｃ）の横軸はｐ+アノード層７表面（基体おもて面）から半導体基体の内部への深さであり、縦軸はそれぞれの濃度である。縦軸のスケールは図２（ｂ），２（ｃ）ともに常用対数である。図２（ａ）には、アルゴン（Ａｒ）８のイオン注入８ａ、欠陥層９、基体裏面に塗布された白金ペースト１０なども示した。また、製造プロセス途中の実線で示される断面図に、その後の製造プロセスで形成される部位（アノード電極であるおもて面電極１２、カソード電極である裏面電極１３）を点線で図示した。
図１および図２（ａ）について説明する。以下の説明において括弧内の数字は、図１の括弧内の数字であり、製造工程の順番を示す。
図１の（１）は、マスク部材形成工程（ステップＳ１）である。ｎ+半導体基板１のおもて面上に形成されたｎ-半導体層２の表面（ｎ+半導体基板１側に対して反対側の表面）に開口部３を有するマスク部材であり、保護膜である絶縁膜４を形成する。絶縁膜４としては酸化膜が一般的である。絶縁膜４は、後述するアルゴンイオン注入工程においてイオン注入８ａされるアルゴン８が貫通しない厚さに形成される。ｎ+半導体基板１はｎ+カソード層５になり、ｎ-半導体層２はｎ-ドリフト層６になる。図２（ａ）では、ｎ-半導体層２をｎ+半導体基板１のおもて面上に成長させたエピタキシャル成長層とした場合を示した。拡散法で素子構造の各部を形成する場合には、ｎ-半導体基板の裏面全体の表面層にｎ+カソード層５を拡散で形成し、ｎ-半導体基板のおもて面の表面層に後述するようにｐ+アノード層７を拡散で選択的に形成する。ｎ+カソード層５とｐ+アノード層７が形成されないｎ-半導体基板の個所がｎ-ドリフト層６になる。以下、ｎ+カソード層５からｎ-半導体層２およびｐ+アノード層７までを半導体基体とする。
ｎ+半導体基板１は例えば砒素（Ａｓ）をドープした半導体基板であり、ｎ-半導体層２はｎ+半導体基板１上にエピタキシャル成長させた例えばリン（Ｐ）をドープした半導体層である。また、ｎ+半導体基板１の厚さは５００μｍ程度であり、その不純物濃度は２×１０19ｃｍ-3程度である。また、ｎ-ドリフト層６であるｎ-半導体層２の厚さは８μｍ程度であり、その不純物濃度は２×１０15ｃｍ-3程度である。絶縁膜４である酸化膜は熱酸化で形成し、絶縁膜４の厚さは１μｍ程度である。なお、半導体基体は、バルク切り出しの基板であってもよい。バルク切り出しの基板は、例えばＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ：チョクラルスキー）法、ＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺ：磁場印加チョクラルスキー）法、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ：フロートゾーン法）などにより作製したシリコンなどのインゴットを、スライスし鏡面仕上げをした基板である。半導体基体として例えばＭＣＺ基板を用いた場合には、ＭＣＺ基板のｎ型不純物濃度は、ｎ-ドリフト層６の不純物濃度とする。ｎ+カソード層５は、ＭＣＺ基板の裏面をバックグラインド、エッチング等により研削してＭＣＺ基板を薄厚化したのち、研削面にイオン注入およびアニール（熱処理、レーザーアニール等）で活性化してもよい。
図１の（２）は、ｐ+半導体層形成工程（ステップＳ２）である。ｎ-半導体層２の表面から絶縁膜４の前記開口部３を通してｐ型不純物をイオン注入し、熱拡散によりｎ-半導体層２の表面層に選択的にｐ+半導体層であるｐ+アノード層７を形成する。例えば、ドーパントとしてボロン（Ｂ）を用いた場合、ｐ+アノード層７を形成するためのイオン注入のドーズ量は例えば１×１０13ｃｍ-2程度（１．３×１０12ｃｍ-2〜１×１０14ｃｍ-2）であり、加速エネルギーは例えば１００ｋｅＶ程度（３０ｋｅＶ〜３００ｋｅＶ）であってもよい。また、拡散温度は１０００℃以上程度（１０００℃〜１２００℃）であってもよい。これにより、ｐ+アノード層７の拡散深さ（厚さ）は例えば３μｍ（２μｍ〜５μｍ）程度とする。ｐ+アノード層７の表面濃度は例えば２×１０16ｃｍ-3程度（１×１０16ｃｍ-3〜１×１０17ｃｍ-3）とする。
図１の（３）は、アルゴンイオン注入工程（ステップＳ３）である。絶縁膜４をマスクとして基体おもて面（ｐ+アノード層７の表面）からアルゴン８（元素記号はＡｒ）をイオン注入８ａして、ｐ+アノード層７内に欠陥層（アルゴン導入領域）９を形成する。具体的には、欠陥層９には、図２（ｃ）のように、アルゴン原子がアルゴン８の飛程Ｒｐで最大濃度としてのピーク値を有するとともに、当該飛程Ｒｐを中心にストラグリングΔＲｐの幅で、最大濃度の半値程度の濃度のアルゴン原子が分布する。アルゴン原子の濃度分布が欠陥層９のカソード側でＲｐ＋ΔＲｐとなる位置が、ｐ+アノード層７の拡散深さＸｊより浅くてもよい。アルゴン８の飛程Ｒｐはｐ+アノード層７の拡散深さＸｊの１／２以上で、かつｐ+アノード層７の拡散深さＸｊ以下程度の範囲に設定する。ｐ+アノード層７の拡散深さＸｊを１μｍ〜１０μｍにした場合、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを０．５ＭｅＶ〜３０ＭｅＶの範囲にするとアルゴン８の飛程Ｒｐを前記の範囲に設定することができる。例えば、ｐ+アノード層７の拡散深さＸｊが５μｍの場合には、アルゴン８のイオン注入８ａの加速エネルギーを４ＭｅＶ〜１０ＭｅＶ程度にするとよい。アルゴン８の飛程Ｒｐまたはアルゴン８のイオン注入８ａの加速エネルギーと、ｐ+アノード層７の拡散深さＸｊとの関係については後述する。
図１の（４）は、白金ペースト塗布工程（ステップＳ４）である。ｎ+カソード層５の表面（ｎ+半導体基板１の裏面）５ａに白金ペースト１０を塗布する。白金ペースト１０は白金原子１１を含有したシリカ（ＳｉＯ2）源でペースト状になっている。ｎ+カソード層５の表面５ａから白金原子１１を拡散するため、基体おもて面側の絶縁膜４中に白金原子１１が拡散されない。なお、図２において、白金原子１１を丸印で示しているが、これは白金原子１１の存在を便宜的に示したものであり、実際の白金原子１１がこの丸印の位置に丁度存在していることを示すものではない。実際の白金原子１１は、図の斜線でハッチングした白金局在領域３５において、所定の不純物濃度および所定の幅を含む深さで分布するとともに、半導体基体全体においても、白金局在領域３５よりも低い不純物濃度で分布している。特に、図２（ｂ）のように、半導体基体の深さ方向では、白金原子１１は、欠陥層９のうちアルゴン８のほぼ飛程Ｒｐの部分で最も高いピークを示し、裏面電極１３との境界で高くなる以外はほぼ平坦な濃度分布で分布している。
図１の（５）は、白金拡散工程（ステップＳ５）である。例えば８００℃以上程度の温度で熱処理して、基体裏面側から白金原子１１をｎ+カソード層５、ｎ-ドリフト層６を通して、ｐ+アノード層７内まで半導体基体の深さ方向全体にわたって拡散させる。このとき、ステップＳ３のアルゴン８のイオン注入８ａで形成された欠陥層９のうち、アルゴン原子が局在する領域（Ｒｐ±ΔＲｐ）を中心に白金原子１１が偏析する。これは、アルゴン８のイオン注入８ａにより、空孔や複空孔といった点欠陥が多数形成され、この点欠陥に白金原子１１が集まるからである。これにより、点欠陥が形成された位置に、白金原子１１が入り込み、結果として白金原子１１が入った位置の点欠陥は消滅するが、アルゴン原子はシリコン原子の格子間位置などに残留する。以上により、欠陥層９に白金原子１１が集められ、欠陥層９のうち、アルゴン原子が局在する領域に白金原子１１が局在化する。一方、図２（ａ）に示すように、半導体基体の絶縁膜４で覆われた表面（おもて面）にはアルゴン８がイオン注入８ａされないため、白金原子１１は半導体基体のおもて面の表面層に偏析し局在化する。
ステップＳ５の白金拡散工程の熱処理温度は、例えば、８００℃以上で１０００℃以下が好ましい。その理由は、次の通りである。白金拡散工程の熱処理温度が、例えば上記特許文献１のように１０００℃を超えると、白金原子１１の拡散速度が早く、アルゴン８のイオン注入８ａによる欠陥層９で白金原子１１を捕獲できなくなるからである。欠陥層９で白金原子１１を捕獲できない場合、白金原子１１はｎ-ドリフト層６全体に拡散されて、白金原子１１の濃度分布が広がり局在化が弱まるので好ましくない。白金拡散工程の熱処理温度が８００℃以下では、白金原子１１が半導体基体全体に拡散しなくなるからである。白金拡散工程の熱処理温度は、さらに、好ましくは、９００℃程度がよい。
図１の（６）は、電極形成工程（ステップＳ６）である。絶縁膜４の開口部３を埋め込むようにｐ+アノード層７に接するおもて面電極１２を形成し、基体裏面にｎ+カソード層５に接する裏面電極１３を形成する。このようにしてライフタイムキラーとなる白金原子１１がｐ+アノード層７内に局在化して導入されたｐ−ｉ−ｎダイオード１００ａである半導体装置１００が完成する。
以上の工程により、上述したように、白金濃度は欠陥層９のうちアルゴン原子が局在する領域で最も高くなる（図２（ｂ））。白金原子１１は、アルゴン８のイオン注入８ａによる欠陥層９のカソード側の部分に局在し、ｐ+アノード層７の基体おもて面側の表面層に偏析する度合いが小さくなる。なお、基体おもて面（ｎ-ドリフト層６の表面）の絶縁膜４に接する部分には、アルゴン８はイオン注入８ａされないので、従来（図１０，１２）と同様に半導体基体のおもて面の表面層に白金原子１１が偏析する。ｐ+アノード層７が形成された領域を活性領域とし、活性領域の周囲を囲む外周部をエッジ終端領域とした場合、半導体基体のおもて面の表面層のライフタイムが活性領域よりもエッジ終端領域で短くなる。そのため、逆回復時に、エッジ終端領域へのキャリア（正孔、電子）の集中が緩和され、逆回復耐量が向上する効果を奏する。活性領域とは、オン状態のときに電流が流れる（電流駆動を担う）領域である。エッジ終端領域とは、ドリフト層の基体おもて面側の電界を緩和し耐圧を保持する領域である。
次に、ｐ+アノード層７の拡散深さＸｊ、アルゴン８のイオン注入８ａの飛程Ｒｐ、および白金原子１１の局在位置の関係について説明する。図１３は、この発明の実施の形態１に係る半導体装置の製造方法で製造される半導体装置の不純物濃度分布を示す特性図である。図１３（ａ）の横軸が、ｐ+アノード層７表面（基体おもて面）から半導体基体の内部への深さであり、縦軸がドーピングおよび電子の濃度である。図１３（ｂ）の横軸は、図１３（ａ）の横軸に対応し、縦軸がアルゴン濃度３２および白金濃度３３である。縦軸のスケールは図１３（ａ），１３（ｂ）ともに常用対数である。図１３（ａ）において、ドーピング濃度３１（ネットドーピング濃度）と、ｐ−ｉ−ｎダイオード１００ａが順方向導通時の電子濃度３０と、を示す。ｐ−ｉ−ｎダイオード１００ａに順方向の電圧を印加すると、ｐ+アノード層７からｎ-ドリフト層６を経由して基体裏面側のｎ+カソード層５に正孔が注入され、ｎ+カソード層５からはｎ-ドリフト層６を経由してｐ+アノード層７に電子が注入される。特に、おもて面電極１２（アノード電極）における正孔の注入効率は、ｐ+アノード層７に注入される電子の拡散長に依存する。順方向電流ＩＦが定格電流密度Ｊrated（例えば３００Ａ／ｃｍ2等）の１％、１０％、１００％のときには、図１３（ａ）のように、電子濃度３０は、ｎ-ドリフト層６でほぼ平坦で、かつｐ+アノード層７のｎ-ドリフト層６との境界付近で急峻に減少し熱平衡濃度ｎ0に達する濃度分布となる。このとき、ｐ+アノード層７に進入する電子の拡散長を短くすれば、正孔の注入効率は低減され、逆回復電流ＩＲＲを小さくすることができる。
そこで、ｐ+アノード層７において、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎ（拡散深さＸｊと同じ値）から、電子濃度３０が熱平衡濃度ｎ0に達する位置までの領域を電子進入領域３４とし、この電子進入領域３４の範囲内で白金原子１１を局在させる。そのためには、上記ステップＳ３の製造工程において、アルゴン８のイオン注入８ａの飛程Ｒｐを電子進入領域３４の内部とし、電子進入領域３４にアルゴン８を局在させる。これにより、アルゴン８の局在する領域に、格子欠陥、特に空格子（空孔、複空孔など）が局在する。そして、上記ステップＳ５の製造工程で白金原子１１を拡散させると、アルゴン８とともに局在する空格子に白金原子１１が捕獲され、局在する。すなわち、電子進入領域３４に白金原子１１を局在させることができる。
通電する電流密度Ｊにより電子濃度３０が変化するため、厳密には電子進入領域３４は電流密度Ｊに依存する。そこで、電子進入領域３４の等価的な定義を以下の２点とする。一つ目は、電子進入領域３４の深さ範囲（厚さ）を、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎからｐ+アノード層７内における電子の拡散長Ｌｎとする。電子の拡散長Ｌｎは、（Ｄｎτｎ）0.5であり、Ｄｎは電子の拡散係数、τｎは電子のライフタイムである。二つ目は、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎから基体おもて面側へｐ+アノード層７のドーピング濃度（アクセプタ濃度）を積分して、当該位置Ｘｐｎから、当該位置Ｘｐｎからのｐ+アノード層７の積分値が臨界積分濃度ｎｃ（約１．３×１０12ｃｍ-2）となる位置Ｘｎｃまでの範囲を電子進入領域３４とする。逆バイアス時に、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎからｐ+アノード層７内に空乏層が広がる。この逆バイアス電圧が増加して、アバランシェ降伏が発生するときは、シリコン（Ｓｉ）の場合は電界強度がほぼ２×１０5Ｖ／ｃｍ〜３×１０5Ｖ／ｃｍである。このため、ｐ+アノード層７の上記積分値はほぼ一定の臨界積分濃度ｎｃ（約１．３×１０12ｃｍ-2）となる。これは、半導体の物質によって決まるので、例えばシリコンカーバイド（ＳｉＣ）なら１０倍の約１．３×１０13ｃｍ-2となる。窒化ガリウム（ＧａＮ）もＳｉＣと同じ１０13ｃｍ-2オーダーの値である。ｐ−ｉ−ｎダイオード１００ａでは、ｐ+アノード層７が全て空乏化すると漏れ電流が急増するので、アバランシェ降伏が発生するときにはｐ+アノード層７が全て空乏化しないようにしなければならない。よって、ｐ+アノード層７の積分濃度は臨界積分濃度ｎｃよりも高くする。すなわち、ｐ+アノード層７の全拡散深さは、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎから基体おもて面側へ向う方向のｐ+アノード層７の積分濃度が臨界積分濃度ｎｃとなる位置（以下、ｐ+アノード層７の臨界積分濃度位置とする）Ｘｎｃよりもカソード側に深くならなければならない。言い換えると、電流密度Ｊが定格電流密度程度に十分高い場合は、順バイアス時にカソード側からｐ+アノード層７に進入する電子は、ｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎから少なくともｐ+アノード層７の臨界積分濃度位置Ｘｎｃまではｐ+アノード層７中に進入するようになる。よって、このｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎからｐ+アノード層７の臨界積分濃度位置Ｘｎｃまでの領域を電子進入領域３４とし、この領域に白金原子１１を局在させることが好ましい。そのためには、アルゴン８のイオン注入８ａの飛程Ｒｐを、電子進入領域３４であるｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎからｐ+アノード層７の臨界積分濃度位置Ｘｎｃまでの間の領域にするとよい。
次に、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒの好ましい値について説明する。上述の電子進入領域３４に白金原子１１を局在させるには、例えば、ｐ+アノード層７の拡散深さＸｊ近傍のｐ+アノード層７内にアルゴン８の飛程Ｒｐが位置するようにアルゴン８のイオン注入８ａの加速エネルギーＰＡｒを決めるとよい。例えば、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを０．５ＭｅＶ〜１０ＭｅＶの範囲とするとよい。また、アルゴン８のイオン注入８ａのドーズ量ＤＡｒとしては１×１０14ｃｍ-2〜１×１０16ｃｍ-2が好ましい。その理由は、次の通りである。アルゴン８のイオン注入８ａのドーズ量ＤＡｒが１×１０14ｃｍ-2未満では、欠陥層９の欠陥量が少なくなり過ぎる。その結果、白金局在領域３５の白金濃度が低くなり過ぎて、逆回復電流ＩＲＲが大きくなり過ぎるからである。また、アルゴン８のイオン注入８ａのドーズ量ＤＡｒが１×１０16ｃｍ-2超では、白金局在領域３５の白金濃度が高くなり過ぎて順電圧降下ＶＦが高くなり過ぎるからである。
図１４は、シリコン基板へのアルゴンのイオン注入特性を示す特性図である。図１４には、アルゴン８のイオン注入８ａにおいて、シリコン基板中におけるアルゴン８の飛程Ｒｐと飛程Ｒｐのストラグリング（飛程Ｒｐのばらつき）ΔＲｐの、イオン注入８ａの加速エネルギーＰＡｒに対する依存性を示す。ｐ+アノード層７の拡散深さが３．０μｍで表面濃度を２×１０16ｃｍ-3程度とする場合、ｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎから基体おもて面側へ向う方向のｐ+アノード層７の積分濃度が臨界積分濃度ｎｃとなるのは、当該位置Ｘｐｎから基体おもて面側へ向う方向のｐ+アノード層７の積分濃度が約１×１０16ｃｍ-3となる位置である。このときのｐ+アノード層７の臨界積分濃度位置Ｘｎｃはｐ+アノード層７とｎ-ドリフト層６との間のｐｎ接合の位置Ｘｐｎから約１．５μｍであり、半導体基板のおもて面（ｐ+アノード層７とおもて面電極１２との界面）からは約１．５μｍである。よって、電子進入領域３４は、ｐ+アノード層７とおもて面電極１２との界面から１．５μｍから３．０μｍまでの範囲内に位置する。このとき、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒは、例えば、アルゴン８の飛程Ｒｐを１．５μｍとする場合は２ＭｅＶ、アルゴン８の飛程Ｒｐを３．０μｍとする場合は５ＭｅＶである。よって、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒは、好ましくは２ＭｅＶ〜５ＭｅＶであるとよい。
次に、電子進入領域３４に白金原子１１を局在させたときのライフタイム分布について説明する。ｐ+アノード層７の欠陥層９に白金原子１１が集まり（偏析し）、高い濃度でｐ+アノード層７に局在化する。そのため、ｐ+アノード層７内のライフタイムは短い。また、白金原子１１はｐ+アノード層７の欠陥層９に吸い取られるのでｎ-ドリフト層６の白金濃度は低い。そのためｎ-ドリフト層６内のライフタイムは長い。
アルゴン８のイオン注入８ａを異なる加速エネルギーＰＡｒで行ったときの各白金濃度分布について検証した。図３は、実施例１に係るｐ−ｉ−ｎダイオード１００ａの製造プロセス途中の状態を示す説明図である。図３（ａ）はｐ−ｉ−ｎダイオード１００ａの要部断面図であり、図３（ｂ）は図３（ａ）の切断線Ａ−Ａ線における白金濃度分布図である。図３（ｂ）には、アルゴン８のイオン注入８ａのドーズ量ＤＡｒが１×１０16ｃｍ-2で、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒが０．５ＭｅＶ，１ＭｅＶ，１０ＭｅＶの場合の白金濃度分布を実線で示す（以下、実施例１とする）。一方、アルゴン８をイオン注入しない従来（図９〜１２参照）の場合の白金濃度分布を破線で示す（以下、従来例とする）。実施例１において、アルゴン８の飛程Ｒｐはｐ+アノード層７の拡散深さＸｊより浅くなるように設定する。図３（ｂ）に示すように、従来例においては、ｐ+アノード層７のカソード側端部（拡散深さＸｊ）付近の白金濃度が、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒが高くなるにつれて増大する。これは、ｐ+アノード層７の拡散深さＸｊ近傍のライフタイムが短くなることを示す。その結果、逆回復電流ＩＲＲのピーク値ＩＲＰが減少する。一方、白金濃度はｐ+アノード層７内に殆ど局在化しており、ｎ-ドリフト層６内の白金原子１１はアルゴン８のイオン注入８ａで形成された欠陥層９のうちアルゴン原子が局在する領域に偏析する。その結果、アルゴン８のイオン注入８ａを行わない従来例の白金濃度分布と比べて、ｎ-ドリフト層６内の白金濃度は低下する。また、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを変えてもｎ-ドリフト層６内の白金濃度が従来例よりも低い値で維持され変化しない。すなわち、実施例１は、従来例と比べてｎ-ドリフト層６内のライフタイムが高くなる。そのため、実施例１においては、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを変えても順電圧降下ＶＦはそれほど変化しない。その結果、逆回復電流ＩＲＲのピーク値ＩＲＰと順電圧降下ＶＦとのトレードオフは、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを大きくすることで改善される。さらに、ｎ-ドリフト層６の白金濃度が低くライフタイムが長くなるため、逆回復電流波形のソフトリカバリー化を図ることができる。
次に、アルゴン８のイオン注入８ａのドーズ量ＤＡｒおよび加速エネルギーＰＡｒをパラメータにして、逆回復電流ＩＲＲのピーク値ＩＲＰと順電圧降下ＶＦとの関係について検証した。図４は、実施例２に係るｐ−ｉ−ｎダイオード１００ａの電気的特性を示す特性図である。上述した実施の形態１に係る半導体装置の製造工程にしたがい、ｐ−ｉ−ｎダイオード１００ａを作製した（以下、実施例２とする）。アルゴン８のイオン注入８ａのドーズ量ＤＡｒを１×１０14ｃｍ-2〜１×１０16ｃｍ-2の範囲とし、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを０．５ＭｅＶ〜１０ＭｅＶの範囲で可変した。９００℃の拡散温度でｎ+カソード層５の表面（ｎ+半導体基板１の裏面）５ａから白金原子１１を導入した。図４に示す結果より、アルゴン８のイオン注入８ａのドーズ量ＤＡｒを多くすると、逆回復電流ＩＲＲのピーク値ＩＲＰが大きくなり、順電圧降下ＶＦは低くなる。これは、アルゴン８のイオン注入８ａのドーズ量ＤＡｒを多くすると、白金原子１１がｐ+アノード層７に形成された欠陥層９に吸い取られ、ｎ-ドリフト層６の白金濃度が低下するためである。また、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを高くすると、逆回復電流ＩＲＲのピーク値ＩＲＰは小さくなる方向へ移動する。これは、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを高くするとアルゴン８の飛程Ｒｐが伸びてｐ+アノード層７の拡散深さＸｊ付近に達し、ｐ+アノード層７の拡散深さＸｊ付近の白金濃度が上昇するためである。そのため、アルゴン８のイオン注入８ａの加速エネルギーＰＡｒを高くすると、逆回復電流ＩＲＲのピーク値ＩＲＰと順電圧降下ＶＦとのトレードオフが改善される。
以上、説明したように、実施の形態１によれば、ｐアノード層の内部に、ｎ-ドリフト層とのｐｎ接合付近を飛程として基体おもて面からアルゴンをイオン注入した後、基体裏面から白金原子をｐアノード層の内部に拡散させることで、ｐアノード層にライフタイムキラーとなる白金原子を局在化させることができる。これにより、ｐアノード層の、おもて面電極との境界付近に白金原子が局在化することを防止することができる。このため、逆回復電流を小さくし、逆回復時間を短縮し、かつ順電圧降下を低減させることができる。
（実施の形態２）
次に、実施の形態２に係る半導体装置の製造方法について説明する。図５は、この発明の実施の形態２に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。実施の形態２に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法をＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）２００のボディダイオード（寄生ダイオード）２００ａのｐアノード層７ａに適用した製造プロセスである。図５には、ステップＳ３のアルゴンイオン注入工程を示す。また、図５には、その後の製造プロセスで形成される部位（ソース電極およびアノード電極を兼ねるおもて面電極１６、ドレイン電極およびカソード電極を兼ねる裏面電極）を点線で図示した。図５に示すように、ＭＯＳＦＥＴ２００のボディダイオード２００ａはｐアノード層７ａ，ｎ-ドリフト層６ａ，ｎ+カソード層５ｂで構成される。
ｐアノード層７ａはＭＯＳＦＥＴのｐウェル層（ｐベース層）１５であり、ｎ+カソード層５ｂはＭＯＳＦＥＴのｎ+ドレイン層２０である。まず、ｎ+ドレイン層２０となるｎ+半導体基板のおもて面上にｎ-ドリフト層６ａをエピタキシャル成長させた半導体基体を用意する。ｎ-ドリフト層６ａとなるバルク切り出しの基板の裏面全体にｎ+ドレイン層２０を拡散法で形成した半導体基体を用意してもよい。次に、一般的な方法により、ｎ-ドリフト層６ａの基体おもて面側に、ＭＯＳＦＥＴのｐウェル層１５、ｎ+ソース層１９、ゲート絶縁膜、ポリシリコンゲート電極１７および層間絶縁膜１８を形成する。次に、層間絶縁膜１８を深さ方向に貫通するコンタクトホールを形成して、コンタクトホールにｐウェル層１５およびｎ+ソース層１９を露出させる。そして、アルゴン８のイオン注入８ａは、ソース電極となるおもて面電極１６の形成前に、ポリシリコンゲート電極１７および層間絶縁膜１８をマスクに行う。アルゴン８の飛程Ｒｐは、実施の形態１と同様に、ｐアノード層７ａの拡散深さＸｊより浅くなるように設定する。すなわち、アルゴン８のイオン注入８ａの条件は、実施の形態１のアルゴンイオン注入工程（ステップＳ３）と同様である。その後、実施の形態１と同様に、白金ペースト塗布工程（ステップＳ４）、白金拡散工程（ステップＳ５）、電極形成工程（ステップＳ６）を順に行うことで、ＭＯＳＦＥＴ２００が完成する。
ＭＯＳＦＥＴ２００のボディダイオード２００ａのｐアノード層７ａの白金濃度を高くすることで、ボディダイオード２００ａの逆回復電流ＩＲＲを小さくし、逆回復時間ｔｒｒを短縮し、順電圧降下ＶＦを低減することができる。また、ＭＯＳＦＥＴ２００のｐウェル層１５（ボディダイオード２００ａのｐアノード層７ａ）に蓄積するキャリア濃度が低減する。これにより、ｎ+ソース層１９、ｐウェル層１５、ｎ-ドリフト層６ａで構成される寄生ｎｐｎトランジスタ２００ｂの動作を抑制する効果がある。
以上、説明したように、実施の形態２によれば、ＭＯＳＦＥＴに適用した場合においても実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３に係る半導体装置の製造方法について説明する。図６は、この発明の実施の形態３に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。実施の形態３に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）３００のｐベース層２１に適用した製造プロセスである。図６には、ステップＳ３のアルゴンイオン注入工程を示す。また、図６には、その後の製造プロセスで形成される部位（エミッタ電極であるおもて面電極、コレクタ電極である裏面電極）を点線で図示した。実施の形態３に係る半導体装置の製造方法は、実施の形態２に係る半導体装置の製造方法において、ｎ+ソース層に代えてｎエミッタ層２４を形成し、ｎ+ドレイン層に代えてｐコレクタ層２５を形成すればよい。
実施の形態３においても、アルゴン８の飛程Ｒｐは、実施の形態１と同様に、基体おもて面側のｐ半導体層であるｐベース層２１の拡散深さＸｊより浅くなるように設定する。ｐベース層２１に白金原子１１を局在化させることで、ｐベース層２１に蓄積される過剰キャリアを減少させ、ｎドリフト層２２へのキャリアの注入を抑制してターンオフ時間の短縮を図ることができる。また、ｎドリフト層２２内の白金濃度が低くなるのでオン電圧（ダイオードの順電圧降下に相当する）を低くできる。さらに、ｐベース層２１の白金濃度を高くすることで、ｎドリフト層２２へのキャリアの注入が抑制され、寄生ｎｐｎｐサイリスタ２３動作を抑制することができる。寄生ｎｐｎｐサイリスタ２３は、ｎエミッタ層２４、ｐベース層２１、ｎドリフト層２２およびｐコレクタ層２５で構成される。
以上、説明したように、実施の形態３によれば、ＩＧＢＴに適用した場合においても実施の形態１，２と同様の効果を得ることができる。
（実施の形態４）
次に、実施の形態４に係る半導体装置の製造方法について説明する。図７は、この発明の実施の形態４に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。実施の形態４に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法を逆導通型のＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ−ＩＧＢＴ）である逆導通ＩＧＢＴ４００のダイオード部４００ａのｐアノード層２６に適用した製造プロセスである。ｐアノード層２６はＩＧＢＴのｐベース層２７でもある。図７には、ステップＳ３のアルゴンイオン注入工程を示す。また、図７には、その後の製造プロセスで形成される部位（エミッタ電極およびアノード電極を兼ねるおもて面電極、コレクタ電極およびカソード電極を兼ねる裏面電極）を点線で図示した。実施の形態４に係る半導体装置の製造方法は、実施の形態３に係る半導体装置の製造方法において、基体裏面側にｎ型カソード層を形成する工程を追加すればよい。例えば、ｎ型カソード層は、基体裏面の全面に形成されたｐコレクタ層のダイオード部４００ａに対応する部分をｎ型不純物のイオン注入によりｎ型に反転させることで形成される。
実施の形態４においても、実施の形態１と同様に、アルゴン８の飛程Ｒｐをｐアノード層２６のＸｊより浅く設定する。ダイオード部４００ａのｐアノード層２６の白金濃度を高くすることで、実施の形態１と同様に、ダイオード部４００ａの逆回復電流ＩＲＲを小さくし、逆回復時間ｔｒｒを短縮し、順電圧降下ＶＦを低減することができる。図示しないが、ダイオード部４００ａのｐアノード層２６をＩＧＢＴのｐベース層２７と離して独立して形成する場合もある。この場合はアルゴン８のイオン注入８ａをｐアノード層２６のみに行ってもよいし、ＩＧＢＴのｐベース層２７を含めて行ってもよい。
以上、説明したように、実施の形態４によれば、逆導通ＩＧＢＴに適用した場合においても実施の形態１〜３と同様の効果を得ることができる。
（実施の形態５）
次に、実施の形態５に係る半導体装置の製造方法について説明する。図８は、この発明の実施の形態５に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。実施の形態５に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法をｐ−ｉ−ｎダイオード１００ａ（図２参照）の耐圧構造１４を構成するｐガードリング１００ｂに適用した製造プロセスである。図８には、ステップＳ３のアルゴンイオン注入工程を示す。また、図８には、その後の製造プロセスで形成される部位（アノード電極であるおもて面電極１２、カソード電極である裏面電極１３）を点線で図示した。実施の形態５に係る半導体装置の製造方法は、実施の形態１に係る半導体装置の製造方法において、活性領域の周囲を囲むエッジ終端領域に、ｐ型不純物のイオン注入により耐圧構造１４を構成するｐガードリング１００ｂを形成し、アルゴンのイオン注入によりｐガードリング１００ｂの内部に欠陥層９を形成すればよい。ｐガードリング１００ｂは、例えば、ｎ+カソード層５の周囲を囲む同心円状に複数形成される。
実施の形態５においても、実施の形態１と同様に、アルゴン８の飛程Ｒｐを基体おもて面側のｐ半導体層であるｐガードリング１００ｂの拡散深さＸｊ１より浅く設定する。通常、ｐガードリング１００ｂの拡散深さＸｊ１はｐ+アノード層７の拡散深さＸｊより深く設定する場合が多い。このため、ｐガードリング１００ｂの拡散深さＸｊ１に応じてアルゴン８の飛程を設定する。ｐガードリング１００ｂへのアルゴン８のイオン注入８ａの条件は、ｐガードリング１００ｂの拡散深さＸｊ１に応じてアルゴン８の飛程を設定する以外は、実施の形態１のアルゴンイオン注入工程（ステップＳ３）と同様である。ｐガードリング１００ｂへの白金局在領域３５の形成方法は、実施の形態１の白金ペースト塗布工程（ステップＳ４）および白金拡散工程（ステップＳ５）と同様である。
ここでは活性領域に作製する素子として図２に示すｐ−ｉ−ｎダイオード１００ａの例を挙げたが、これに限ることはなく、実施の形態２〜４に記載した各種半導体素子の耐圧構造を構成するガードリングにも適用可能である。ｐガードリング１００ｂにアルゴン８をイオン注入８ａし、ｎ+カソード層５の表面（ｎ+半導体基板１の裏面）５ａから白金原子１１を拡散することで、ｐガードリング１００ｂ下（ｐガードリング１００ｂのカソード側）のｎ-ドリフト層６の白金濃度を低下させることができる。その結果、ｐガードリング１００ｂ下のｎ-ドリフト層６内の白金原子１１で形成される再接合中心の濃度（ライフタイムキラー濃度）が低下して、耐圧構造１４での漏れ電流Ｉｒｏを低下させることができる。また、アルゴン８のイオン注入８ａをｐガードリング１００ｂの空乏層が広がらない個所に行うことが好ましい。また、ｐガードリング１００ｂ上をマスクしてアルゴン８のイオン注入８ａを行わずに、白金ペースト塗布工程および白金拡散工程によりｐガードリング１００ｂの基体おもて面側の表面層に白金原子１１を拡散させてもよい。
以上、説明したように、実施の形態５によれば、実施の形態１〜４と同様の白金濃度分布を有する耐圧構造を形成することができる。これにより、耐圧構造での漏れ電流を低下させることができる。
（実施の形態６）
次に、実施の形態６に係る半導体装置の製造方法について説明する。図１５は、この発明の実施の形態６に係る半導体装置の製造方法で製造された半導体装置の要部断面図である。実施の形態６に係る半導体装置の製造方法で製造された半導体装置は、ＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ／Ｓｃｈｏｔｔｋｙ）ダイオード（ＭＰＳダイオード）７００である。図１５（ａ）はＭＰＳダイオード７００の要部断面図であり、図１５（ｂ）は図１５（ａ）の切断線Ａ−Ａにおける白金濃度分布図である。実施の形態６に係る半導体装置の製造方法で製造された半導体装置が実施の形態１に係る半導体装置の製造方法で製造された半導体装置と異なる点は、基体おもて面側にｐ+アノード層７を選択的に形成してｎ-ドリフト層６を表面に露出させ、露出したｎ-ドリフト層６とおもて面電極１２とをショットキー接触させた点である。
例えば、従来例（図１０，１２参照）をＭＰＳダイオードに適用した場合、従来例の白金濃度分布では基体おもて面の最表面に白金原子が偏析するため、この基体最表面に偏析した白金原子により、ショットキー接触面に欠陥が発生し、漏れ電流発生の原因となる虞がある。それに対して、本発明の実施の形態６に係るＭＰＳダイオード７００においては、ステップＳ３のアルゴンイオン注入工程により、白金原子１１の最大濃度の深さ位置を、半導体基体おもて面の最表面よりも深いアルゴンの飛程付近に移動させることができる。これにより、ショットキー接触面での白金濃度をＭＰＳダイオードに従来例を適用した場合よりも低減させて白金原子１１が基体おもて面の表面層に局在することによる欠陥を抑え、漏れ電流発生を抑えることができる。したがって、歩留りを改善させることができる。
以上、説明したように、実施の形態６によれば、実施の形態１〜４と同様の白金濃度分布を有するＭＰＳダイオードを作製することができる。これにより、ＭＰＳダイオードの漏れ電流を低下させることができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。
以上のように、本発明に係る半導体装置および半導体装置の製造方法は、ダイオードのアノード層、ＭＯＳＦＥＴやＩＧＢＴのｐベース層、エッジ終端領域のガードリングなど、基体おもて面の表面層にｐ半導体層を有する半導体装置に有用である。
１ ｎ+半導体基板
２ ｎ-半導体層
３ 絶縁膜の開口部
４ 絶縁膜
５、５ｂ ｎ+カソード層
５ａ ｎ+カソード層の表面（半導体基体の裏面）
６，６ａ ｎ-ドリフト層
７ ｐ+アノード層
７ａ，２６ ｐアノード層
８ アルゴン
８ａ イオン注入
９ 欠陥層
１０ 白金ペースト
１１ 白金原子
１２，１６ おもて面電極
１３ 裏面電極
１４ 耐圧構造
１５ ｐウェル層（ｐベース層）
１７ ポリシリコンゲート電極
１８ 層間絶縁膜
１９ ｎ+ソース層
２０ ｎ+ドレイン層
２１，２７ ｐベース層
２２ ｎドリフト層
２３ 寄生ｎｐｎｐサイリスタ
２４ ｎエミッタ層
２５ ｐコレクタ層
３０ 電子濃度
３１ ドーピング濃度
３２ アルゴン濃度
３３ 白金濃度
３４ 電子進入領域
３５ 白金局在領域
１００ 半導体装置
１００ａ，５００，６００ ｐ−ｉ−ｎダイオード
１００ｂ ｐガードリング
２００ ＭＯＳＦＥＴ
２００ａ ボディダイオード
２００ｂ 寄生ｎｐｎトランジスタ
３００ ＩＧＢＴ
４００ 逆導通ＩＧＢＴ
４００ａ ダイオード部
７００ ＭＰＳダイオード
ＰＡｒ アルゴンのイオン注入の加速エネルギー
ＤＡｒ アルゴンのイオン注入のドーズ量
ＩＲＲ 逆回復電流
ＩＲＰ 逆回復電流ＩＲＲのピーク値
ｔｒｒ 逆回復時間
ＶＦ 順電圧降下
Ｘｊ ｐ+アノード層、ｐアノード層、ｐベース層の拡散深さ
Ｘｊ１ ｐガードリングの拡散深さ
Ｒｐ アルゴンの飛程

Claims (15)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層の第１主面の表面層に形成された前記第１半導体層よりも高不純物濃度の第２導電型の第２半導体層と、
    前記第１半導体層と前記第２半導体層とのｐｎ接合から前記第１主面側に向かって前記第２半導体層よりも薄い厚さとなる所定の深さに形成された、アルゴンを含むアルゴン導入領域と、
    を備え、
    前記第１半導体層から前記第２半導体層にわたって白金が拡散されており、前記アルゴン導入領域で最大濃度となる白金濃度分布を有することを特徴とする半導体装置。
  2. 前記所定の深さが、前記ｐｎ接合から前記第１主面に向かって前記第２半導体層の不純物濃度を積分した値が前記第２半導体層の臨界積分濃度となる位置であることを特徴とする請求項１に記載の半導体装置。
  3. 前記ｐｎ接合から前記第１主面側に向かって前記所定の深さまでの長さが、前記第２半導体層における第１導電型キャリアの拡散長であることを特徴とする請求項１または２に記載の半導体装置。
  4. 第１導電型の第１半導体層の第１主面の表面層に選択的に第２導電型の第２半導体層を形成する第１工程と、
    前記第１主面側からアルゴンのイオン注入を行い、前記第１半導体層と前記第２半導体層とのｐｎ接合から前記第１主面側に向かって前記第２半導体層よりも薄い厚さとなる所定の深さに、アルゴンを含むアルゴン導入領域を形成する第２工程と、
    前記第１半導体層の第２主面側から前記第２半導体層の内部に白金を拡散させる第３工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第３工程では、前記第２主面にペースト状の前記白金を塗布し、熱処理により前記第２半導体層の内部に前記白金を拡散させて前記アルゴン導入領域に局在化させることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第３工程では、前記熱処理の温度を８００℃以上１０００℃以下とすることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２工程では、前記アルゴンの飛程が、前記第２半導体層の前記第１主面からの深さの１／２の深さから前記ｐｎ接合の深さまでの範囲に位置することを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記第２工程では、前記アルゴンの飛程を前記アルゴンのイオン注入の加速エネルギーで調整することを特徴とする請求項４に記載の半導体装置の製造方法。
  9. 前記第１工程では、前記第１主面からの深さが１μｍ以上１０μｍ以下の範囲にある前記第２半導体層を形成し、
    前記第２工程では、前記アルゴンのイオン注入の加速エネルギーを０．５ＭｅＶ以上３０ＭｅＶ以下の範囲にすることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第２工程では、前記ｐｎ接合から前記第１主面に向かって前記第２半導体層の不純物濃度を積分した値が前記第２半導体層の臨界積分濃度となる位置までの間に前記アルゴンの飛程が位置するように、前記アルゴンのイオン注入の加速エネルギーを調整することを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記第１工程では、前記第１主面上に、前記第２半導体層の形成領域に対応する部分を露出した開口部を有するマスク部材を形成し、前記マスク部材の開口部からイオン注入した第２導電型不純物を拡散させることで前記第２半導体層を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  12. 前記第１工程では、前記第２工程でイオン注入される前記アルゴンが貫通しない厚さに前記マスク部材を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第１工程では、前記マスク部材として、レジスト膜または絶縁膜を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記第１工程では、前記第２導電型不純物としてボロンをイオン注入することを特徴とする請求項１１に記載の半導体装置の製造方法。
  15. 前記第１工程では、ｐｎ接合ダイオードのアノード層、絶縁ゲート型電界効果トランジスタのボディダイオードのアノード層、絶縁ゲート型バイポーラトランジスタのベース層、逆導通絶縁ゲート型バイポーラトランジスタのダイオード部のアノード層、または、活性領域の周囲を囲む終端領域において耐圧構造を構成するガードリング層として、前記第２半導体層を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
JP2016534480A 2014-07-17 2015-07-15 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6237902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014146929 2014-07-17
JP2014146929 2014-07-17
PCT/JP2015/070335 WO2016010097A1 (ja) 2014-07-17 2015-07-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016010097A1 true JPWO2016010097A1 (ja) 2017-04-27
JP6237902B2 JP6237902B2 (ja) 2017-11-29

Family

ID=55078583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534480A Expired - Fee Related JP6237902B2 (ja) 2014-07-17 2015-07-15 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20160307993A1 (ja)
JP (1) JP6237902B2 (ja)
CN (1) CN105874607B (ja)
WO (1) WO2016010097A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US10510904B2 (en) * 2015-02-09 2019-12-17 Mitsubishi Electric Corporation Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
JP6766885B2 (ja) * 2016-12-08 2020-10-14 富士電機株式会社 半導体装置の製造方法
DE102016125316B4 (de) * 2016-12-22 2021-07-22 Infineon Technologies Austria Ag Herstellen von rekombinationszentren in einem halbleiterbauelement
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
WO2019097662A1 (ja) * 2017-11-17 2019-05-23 新電元工業株式会社 電力変換回路
JP7004586B2 (ja) * 2018-01-30 2022-01-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE112019001985B4 (de) * 2018-05-17 2022-05-05 Ngk Insulators, Ltd. Verbundener Körper aus einem piezoelektrischen Einkristallsubstrat und einem Trägersubstrat
JP7343749B2 (ja) * 2018-06-14 2023-09-13 日亜化学工業株式会社 発光装置とその製造方法
EP3582271B1 (en) 2018-06-14 2021-03-17 Nichia Corporation Light emitting device and method of manufacturing same
EP3884512A1 (en) * 2018-11-20 2021-09-29 ABB Power Grids Switzerland AG Power semiconductor device and shadow-mask free method for producing such device
US10993465B2 (en) 2019-08-08 2021-05-04 NotCo Delaware, LLC Method of classifying flavors
CN110828548A (zh) * 2019-10-25 2020-02-21 深圳市德芯半导体技术有限公司 一种可控硅器件及其制备方法
JP7379534B2 (ja) * 2019-12-24 2023-11-14 株式会社日立ハイテク イオンミリング装置
CN113053991A (zh) * 2019-12-26 2021-06-29 株洲中车时代半导体有限公司 逆导型igbt的元胞结构及逆导型igbt
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
JP7471192B2 (ja) 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置
US10962473B1 (en) 2020-11-05 2021-03-30 NotCo Delaware, LLC Protein secondary structure prediction
US11769827B2 (en) * 2020-12-02 2023-09-26 Wolfspeed, Inc. Power transistor with soft recovery body diode
US11990543B2 (en) * 2020-12-02 2024-05-21 Wolfspeed, Inc. Power transistor with soft recovery body diode
JP7566609B2 (ja) 2020-12-11 2024-10-15 株式会社東芝 半導体装置
US11514350B1 (en) 2021-05-04 2022-11-29 NotCo Delaware, LLC Machine learning driven experimental design for food technology
US11348664B1 (en) 2021-06-17 2022-05-31 NotCo Delaware, LLC Machine learning driven chemical compound replacement technology
US11373107B1 (en) 2021-11-04 2022-06-28 NotCo Delaware, LLC Systems and methods to suggest source ingredients using artificial intelligence
US11404144B1 (en) 2021-11-04 2022-08-02 NotCo Delaware, LLC Systems and methods to suggest chemical compounds using artificial intelligence
US11982661B1 (en) 2023-05-30 2024-05-14 NotCo Delaware, LLC Sensory transformer method of generating ingredients and formulas
CN118335786B (zh) * 2024-06-12 2024-09-06 芯联集成电路制造股份有限公司 Rc-igbt器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004704A (ja) * 2006-06-21 2008-01-10 Rohm Co Ltd 半導体素子の製造方法
JP2012038810A (ja) * 2010-08-04 2012-02-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2012042856A1 (ja) * 2010-09-28 2012-04-05 富士電機株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004704A (ja) * 2006-06-21 2008-01-10 Rohm Co Ltd 半導体素子の製造方法
JP2012038810A (ja) * 2010-08-04 2012-02-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2012042856A1 (ja) * 2010-09-28 2012-04-05 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6237902B2 (ja) 2017-11-29
WO2016010097A1 (ja) 2016-01-21
US20160307993A1 (en) 2016-10-20
CN105874607A (zh) 2016-08-17
CN105874607B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
JP6237902B2 (ja) 半導体装置および半導体装置の製造方法
US11508581B2 (en) Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
US9870923B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP6332446B2 (ja) 半導体装置
JP5641055B2 (ja) 半導体装置およびその製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
JP6169249B2 (ja) 半導体装置および半導体装置の製造方法
US9029944B2 (en) Super junction semiconductor device comprising implanted zones
US10079281B2 (en) Semiconductor devices and methods for forming a semiconductor device
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
JP2018078216A (ja) 半導体装置およびその製造方法
JP2008227414A (ja) 半導体装置およびその製造方法
JP2001156299A (ja) 半導体装置及びその製造方法
JP5872327B2 (ja) 半導体整流素子
JP5333241B2 (ja) 半導体装置の製造方法
CN116013978A (zh) 半导体装置及半导体装置的制造方法
JP2024060938A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
JP2023130240A (ja) 炭化珪素半導体装置および炭化珪素半導体基板
JP2017041626A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6237902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees