[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2009107342A1 - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JPWO2009107342A1
JPWO2009107342A1 JP2010500548A JP2010500548A JPWO2009107342A1 JP WO2009107342 A1 JPWO2009107342 A1 JP WO2009107342A1 JP 2010500548 A JP2010500548 A JP 2010500548A JP 2010500548 A JP2010500548 A JP 2010500548A JP WO2009107342 A1 JPWO2009107342 A1 JP WO2009107342A1
Authority
JP
Japan
Prior art keywords
electronic component
bonding material
wiring layer
base wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010500548A
Other languages
English (en)
Inventor
境　忠彦
忠彦 境
本村　耕治
耕治 本村
永福　秀喜
秀喜 永福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2009107342A1 publication Critical patent/JPWO2009107342A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

ベース配線層（１）の上面であって少なくともランド部（３ａ）を覆う範囲に、熱硬化性樹脂に半田粒子を含有させた接合材（５）を配置するステップと、端子部（６ｂ）をランド部（３ａ）に位置合わせして少なくとも端子部（６ｂ）をランド部（３ａ）を覆う接合材（５）に接着することにより電子部品（６）をベース配線層（１）によって保持するステップの後、加熱によっての接合材（５）を半硬化することにより、ベース配線層の反り変形を抑制して接合信頼性を確保することができる。

Description

本発明は、配線パターンが形成されたベース配線層に電子部品を装着し、電子部品および配線パターンを封止樹脂層によって封止した構成の電子部品モジュールを製造する電子部品モジュールの製造方法に関するものである。
半導体素子などの電子部品は、一般に樹脂基板などのベース配線層に実装された電子部品を樹脂封止した電子部品モジュールの形で電子機器に組み込まれる。電子部品モジュールにおける実装密度の高度化が求められる傾向に伴い、電子部品モジュールとして、複数積層された電極パターンの内層に電子部品を実装したいわゆる部品内蔵基板の形態のものが用いられるようになっている（例えば特許文献１参照）。この特許文献１においては、複数の電極パターンの間に封止樹脂層を形成するための熱硬化シートであるプリプレグを順次積層することによって、電子部品を内層に埋設するようにしている。
近年携帯型電子機器の更なる小型化・高機能化に伴って、上述の部品内蔵基板の形態の電子部品モジュールには実装密度を更に高度化することが求められるようになっている。このため部品内蔵型の電子部品モジュールにおいてベース配線層として用いられる樹脂基板の薄型化が進んでいる。しかしながらこのような薄型の樹脂基板をベース配線層として用いる場合には、次のような課題がある。
すなわち、電子部品を樹脂基板などのベース配線層に実装する際には、半田接合や熱圧着など加熱を伴うステップが必須となる。そのため、薄型で剛性が小さい樹脂基板には熱による反り変形が生じることが避けがたい。特に、部品実装を部品の種類に応じて複数の実装プロセスに分けて行う場合には、最初の実装プロセスの際に生じた反り変形に起因して、後続の実装プロセスにおいて部品位置ずれや接合不良などの実装不具合が生じやすい。
そしてこのような実装不具合を生じた状態のまま、部品実装後のベース配線層に樹脂封止層形成のために熱硬化シートを積層すると、積層ステップにおいて部品位置ずれを生じた状態のまま加圧・加熱が行われる。これによって、部品損傷や半田接合部の破断などの致命的な不具合を招くおそれがある。このように、従来の電子部品モジュールの製造方法においては、封止樹脂層を形成するための熱硬化シートを積層するステップにおいて、部品実装時に生じたベース配線層の反り変形に起因する不具合が発生しやすく、接合信頼性を確保することが困難であるという課題があった。
国際公開第２００５／００４５６７号パンフレット
そこで本発明は、ベース配線層の反り変形を抑制して接合信頼性を確保することができる電子部品モジュールの製造方法を提供するものである。
本発明は、上面に電子部品接続用のランド部を有する配線パターンが形成されたベース配線層に、本体部と端子部を有する電子部品をランド部に端子部を接続した状態で装着し、ベース配線層の上面および本体部に密着して形成された封止樹脂層によって電子部品と配線パターンとを封止して成る電子部品モジュールを製造する電子部品モジュールの製造方法であって、ベース配線層の上面であって少なくともランド部を覆う範囲に、熱硬化性樹脂に半田粒子を含有させた接合材を配置するステップと、端子部をランド部に位置合わせして少なくとも端子部をランド部を覆う接合材に接着することにより電子部品をベース配線層によって保持するステップと、電子部品を保持するステップの後、加熱によって接合材を半硬化するステップと、接合材を半硬化するステップの後、封止樹脂層を形成するための熱硬化シートを、ベース配線層の上面に貼り合わせて熱圧着を行うことにより、熱硬化シートの硬化、接合材の硬化および端子部のランド部への半田接合を行うステップとを含む構成を有する。
かかる構成によれば、ベース配線層の表面に熱硬化性樹脂に半田粒子を含有させた接合材を配置して電子部品を接合材に接着し、電子部品を接着した接合材を加熱して半硬化させるステップを備えている。これにより、ベース配線層の反り変形を抑制して積層ステップにおける不具合を排除することができ、接合信頼性を確保することができる。
図１Ａは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｂは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｃは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｄは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｅは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｆは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｇは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図１Ｈは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。 図２は、本発明の一実施の形態の電子部品モジュールの製造方法におけるベース配線層の反り変形の説明図である。 図３Ａは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図である。 図３Ｂは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図である。 図３Ｃは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図である。
符号の説明
１ ベース配線層
２ 樹脂基板
３，４ 配線パターン
３ａ，３ｂ ランド部
５ 第１の接合材
５ａ，７ａ 半田粒子
５ｂ，７ｂ 熱硬化性樹脂
５ｃ，７ｃ 半田接合部
５ｄ，７ｄ 樹脂部
６ 第１の電子部品
６ａ，８ａ 本体部
６ｂ 端子部
７ 第２の接合材
８ 第２の電子部品
８ｂ 金属バンプ
１０，１２，１５ プリプレグ
１０ａ 開口部
１０ｂ 封止樹脂層
１１，１４ 配線層
１３，１６ 銅箔
１７ 積層体
１７ａ スルーホール
１８ 層間配線部
１９ 電子部品モジュール
次に、本発明の実施の形態を図面を参照して説明する。図１Ａ〜図１Ｈは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。図２は、本発明の一実施の形態の電子部品モジュールの製造方法におけるベース配線層の反り変形の説明図である。図３Ａ〜図３Ｃは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図である。
図１Ａにおいて、ベース配線層１は、絶縁性の樹脂基板２の上面２ａ、下面２ｂにそれぞれ配線パターン３および配線パターン４を形成した構成を有している。配線パターン３の一部は、電子部品の端子を接続するためのランド部３ａ、３ｂである。すなわちベース配線層１は上面２ａに電子部品接続用のランド部３ａ、３ｂを有する配線パターン３が形成された状態である。ランド部３ａには、抵抗やコンデンサなど両端部に接続用の端子が形成されたチップ型の小型部品などの第１の電子部品が実装される。ランド部３ｂには、下面に接続用の端子部としての金属バンプが形成された半導体チップなどの第２の電子部品が実装される。金属バンプとしては、半田によって形成されたものや半田以外の金属で形成したものでもよい。いずれの場合であっても、後述するプレスステップでの加熱温度よりも融点温度の高いものを使用する。
次いで、図１Ｂに示すように、ベース配線層１の表面（上面２ａ）であって少なくともランド部３ａの表面を覆う範囲に、円内に拡大図を示すように、半田の酸化膜を除去する活性作用を有する熱硬化性樹脂５ｂに、半田粒子５ａを含有させた、第１の接合材５を配置する（第１の接合材配置ステップ）。ここでは、第１の接合材５をランド部３ａの表面を覆う範囲のみならず、後述の第２の電子部品６の本体部６ａに対応する範囲（図では２つのランド部３ａの間）にも配置するようにしている。また半田粒子５ａとしては、例えば組成がＳｎＢｉ５８で融点温度が約１３９℃の半田の粒子が用いられ、熱硬化性樹脂５ｂとしては、例えばエポキシ樹脂、アクリレート樹脂、ポリイミド、ポリウレタン、フェノール樹脂、不飽和ポリエステル樹脂が用いられる。第１の接合材５をベース配線層１の表面に配置する方法としては、スクリーン印刷や、ディスペンサによる塗布、予めフィルム状に成形された樹脂膜を貼着する方法など、配置対象の形状や範囲などに応じて各種の方法を選択することができる。
この後、図１Ｃに示すように、第１の接合材５がランド部３ａに配置されたベース配線層１に対して、本体部６ａと本体部６ａの両端部に設けられた端子部６ｂとを有するチップ型の第１の電子部品６を搭載する。ここでは、第１の電子部品６の端子部６ｂをランド部３ａに位置合わせして、少なくとも端子部６ｂをランド部３ａの表面を覆う第１の接合材５に接着することにより、第１の電子部品６をベース配線層１によって保持する（第１の電子部品保持ステップ）。これにより、第１の電子部品６は、粘着性の第１の接合材５を介してベース配線層１によって保持される。このとき、本実施の形態では、図１Ｄに示すように、ベース配線層１の上面にはランド部３ａを覆う部分のみならず第１の電子部品６の本体部６ａに対応する範囲にも第１の接合材５が配置されている。このことから、第１の電子部品６は端子部６ｂのみならず本体部６ａも接合材５に接着された状態となり、十分な固定力で接合材５を介してベース配線層１に保持される。
次いで、図１Ｅに示すように、ベース配線層１の表面（上面２ａ）であって少なくともランド部３ｂの表面を覆う範囲に、第２の接合材７を配置する（第２の接合材配置ステップ）。ここでは第２の接合材７をランド部３ｂの表面を覆う範囲のみならず、後述する第２の電子部品８の本体部８ａに対応する範囲（図では、２つのランド部３ｂの間）にも配置する。第２の接合材７は、第１の接合材５と同様に、円内に拡大図を示すように、半田の酸化膜を除去する活性作用を有する熱硬化性樹脂７ｂに半田粒子７ａを含有させた組成である。第２の接合材７としては、第１の接合材５と同一組成のものを用いる。なお、第２の接合材７として、対象とする第２の電子部品８の特性に応じて、第１の接合材５と異なる組成のものを用いるようにしてもよい。第１の接合材５、第２の接合材７として同一組成のものを用いる場合には、同一の接合材配置ステップにおいてランド部３ａ、３ｂを対象として、一括して接合材を配置することができる。
この後、図１Ｆに示すように、第２の接合材７がランド部３ｂに配置されたベース配線層１に対して、本体部８ａの下面に半田によって形成された金属バンプ８ｂを有する第２の電子部品８を搭載する。ここでは、第２の電子部品８の金属バンプ８ｂをランド部３ｂに位置合わせして、少なくとも金属バンプ部８ｂをランド部３ｂの表面を覆う接合材７に接着することにより、第２の電子部品８をベース配線層１によって保持する（第２の電子部品保持ステップ）。これにより第２の電子部品８は、粘着性の第２の接合材７を介してベース配線層１によって保持される。このとき、本実施の形態によれば、ベース配線層１の上面２ａには、ランド部３ｂを覆う部分のみならず、第２の電子部品８の本体部８ａに対応する範囲にも第２の接合材７が配置されている。このことから、第２の電子部品８は金属バンプ８ｂのみならず、本体部８ａも第２の接合材７に接着された状態となり、十分な固定力で第２の接合材７を介してベース配線層１に保持される。なお、金属バンプ部８ｂは第２の電子部品８の端子部に相当する。
次いで、第１の電子部品６および第２の電子部品８が搭載されたベース配線層１はキュア装置に送られて、図１Ｇに示すように加熱される。これにより、第１の接合材５、第２の接合材７はともに加熱され、熱硬化性樹脂５ｂ、７ｂの熱硬化反応が進行する。このとき、加熱制御により、熱硬化性樹脂５ｂ、７ｂを完全に硬化させることなく、熱硬化反応を中途で停止させて、いわゆる半硬化の状態とする。すなわちここでは、図１Ｃおよび図１Ｆに示す電子部品保持ステップ後の第１の接合材５、第２の接合材７を加熱して半硬化させる（接合材仮硬化ステップ）。
この接合材仮硬化ステップにおいて、熱硬化性樹脂５ｂ、７ｂの熱硬化反応を進行させる目的は、第１の接合材５、第２の接合材７による接着力を増して、第１の電子部品６、第２の電子部品８を安定してベース配線層１に保持させることにある。ここで第１の電子部品６、第２の電子部品８の保持力を大きくするために、熱硬化性樹脂５ｂ、７ｂの熱硬化反応を進行させるには、より高温まで昇温させより長い加熱時間が確保されるような加熱条件が望ましい。しかしながら、このような高温・長時間加熱という加熱条件を、薄型の樹脂基板２を主体とするベース配線層１に適用すると、加熱によるベース配線層１の反り変形という問題が生じる。
すなわち、薄型で低剛性の樹脂基板２に配線パターン３や配線パターン４を積層し、さらに第１の電子部品６や第２の電子部品８が搭載された状態のベース配線層１には各部分の熱膨張係数の相違から複雑な熱変位が生じ、反りや撓みの形でベース配線層１を変形させる。例えば図２は、ベース配線層１を構成する樹脂基板２の両端部２ｃが熱変形によって上方に持ち挙げられるように変形する「上反り」の例を示している。この「上反り」は、最も一般的で且つ最も単純な変形形態であり、この場合の変形の度合いは、対象となるベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される。このようなベース配線層１の反り変形は、電子部品モジュールの製造過程の後ステップにおいて他の配線層をベース配線層１に積層する際に、接合不良などの不具合を誘発する原因となることから、極力低減させる必要がある。
このため本実施の形態に示す電子部品モジュールの製造方法においては、図１Ｇに示す上述の接合材仮硬化ステップにおいて、ベース配線層１の加熱による反り変形が予め設定された許容量以下になる加熱条件で、第１の接合材５、第２の接合材７を半硬化させる。具体的には、ベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される変形量が、後ステップにおいて不具合を誘発しない変位の度合いとして予め設定された許容変形量０．２以下の範囲となるように、加熱条件を設定した。
接合材仮硬化ステップの加熱条件は、例えば、ベース配線層の材質および厚さに対する条件、接合材の材質、物性、厚さに対する条件、ベース配線層に搭載される電子部品の寸法、搭載個数、搭載密度に対する条件など、多様な組合せを考慮するのが好ましい。しかし、本実施の形態では、これらのことを考慮して、ベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される変形量が、０．２以下であれば後ステップにおいて不具合を誘発しなかった。また、接合材仮硬化ステップの加熱により反りが発生しない場合は、許容変形量ｄ／Ｂ＝０となる。
すなわち、対象となるベース配線層１が与えられ、このベース配線層１に対して種々の加熱条件を適用して実際に熱変形を生じさせることにより、加熱条件と変形量との関係を熱変形データとして実証的に求める。この熱変形データと上述の許容変形量より具体的な加熱条件を設定する。ここでは、略矩形状の樹脂基板２の厚みｔが０．０５ｍｍ〜１．００ｍｍの範囲で、幅寸法Ｂ×長さ寸法（矩形において幅寸法Ｂと直交する方向の寸法）が、３３０ｍｍ×２５０ｍｍ〜５００ｍｍ×６００ｍｍの範囲にあるようなベース配線層１を対象としている。
なおこの接合材仮硬化ステップの目的は前述のように、後ステップにおいてベース配線層１の反り変形が不具合を誘発しない範囲において熱硬化性樹脂５ｂや熱硬化性樹脂７ｂの熱硬化反応を進行させることにある。そのため、第１の接合材５、第２の接合材７に含有される半田粒子５ａ、７ａは、接合材仮硬化ステップにおいて溶融しても溶融しなくてもよい。但し、接合材仮硬化ステップにおけるベース配線層１の反り変形を極力抑制するという観点からすれば、加熱温度はできるだけ低い温度であることが望ましい。このことから、接合材仮硬化ステップにおいて第１の接合材５、第２の接合材７を半田粒子５ａ、７ａの融点温度以下の温度まで加熱するように、加熱条件を設定することが望ましい。
この後、図１Ｇに示す接合材仮硬化ステップ後のベース配線層１を対象として、配線パターンの表面を粗化する処理が行われる（粗化処理ステップ）。すなわち、図１Ｈに示すように、ベース配線層１を強酸溶液などの処理液９に浸漬する。このことにより、配線パターン３の表面３ｃや配線パターン４の表面４ａが酸化により粗化されて、これらの表面には微細な凹凸よりなるアンカーパターンが形成される。このとき、ランド部３ａやランド部３ｂは、熱硬化がある程度進行してゲル化した第１の接合材５や第２の接合材７によって覆われて保護されている。このことから、粗化処理の作用はランド部３ａやランド部３ｂに及ぶことなく健全な状態に保たれる。これとともに、第１の電子部品６や第２の電子部品８は第１の接合材５や第２の接合材７によってベース配線層１に保持された状態を保つ。
この後、ベース配線層１はプレスステップに送られる。このプレスステップにおいては、ベース配線層１を構成する樹脂基板２の上面２ａにおいて、第１の電子部品６、第２の電子部品８およびそれらの周囲の配線パターン３を封止する封止樹脂層を形成するための熱硬化シートであるプリプレグが積層される。さらに、プリプレグ上面に複数の配線層が積層され、加熱装置を備えたプレス装置によって熱圧着される。ここで封止樹脂層は、樹脂基板２の上面２ａ、第１の電子部品６の本体部６ａ、第２の電子部品８の本体部８ａに密着し、第１の電子部品６、第２の電子部品８を周囲から囲んで固定するように形成される。
まず、図３Ａに示すように、ベース配線層１の上面２ａ側に、第１の電子部品６と第２の電子部品８の位置に対応して開口部１０ａが設けられたプリプレグ１０を積層する。さらに、プリプレグ１０の上面に、プリプレグ１２の上面側に銅箔１３を貼着てなる配線層１１を積層する。さらに、プリプレグ１５の下面側に、銅箔１６を貼着してなる配線層１４をベース配線層１の下面側に重ね合わせる。
次いで、図３Ｂに示すように、配線層１４、ベース配線層１、プリプレグ１０および配線層１１より成る積層体１７を、プレス装置によって３０ｋｇ／ｃｍ２程度の圧力で、矢印で示すように加圧しながら、１５０℃〜２００℃程度の温度で加熱する。このときの加熱温度は、第１の接合材５，第２の接合材７の半田粒子５ａ、７ａの融点温度よりも高く、且つ第２の電子部品８に設けられた金属バンプ８ｂの融点温度よりも低くなるように設定される。この加熱により、プリプレグ１２、１０、１５の各層に含浸された樹脂が一旦軟化して、相接する界面が相互に融着する。これとともに、配線パターン３、４の表面３ｃ、４ａにプリプレグ１０、プリプレグ１５がそれぞれ密着する。このとき、粗化処理ステップにおいて表面３ｃおよび表面４ａの表面には微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
さらに、プリプレグ１２、１０中に含浸された樹脂が、加圧・加熱により開口部１０ａ内において隙間部分を充填して第１の電子部品６、第２の電子部品８に密着する。そしてさらに加熱が継続することにより、第１の電子部品６および第１の接合材５、第２の電子部品８および第２の接合材７が加熱される。このときの加熱温度は、第１の接合材５、第２の接合材７に含有される半田粒子５ａ、７ａよりも高く、第２の電子部品８に設けられた金属バンプ８ｂの融点温度よりも低い。このことからこれらの半田粒子５ａ、７ａは加熱によって溶融し、端子部６ｂ、金属バンプ８ｂはそれぞれランド部３ａ、ランド部３ｂに半田接合される。
すなわち、第１の電子部品６においては、半田粒子５ａが溶融した溶融半田がランド部３ａと端子部６ｂの表面を濡らす。これにより、円内の拡大図を示すように、半田フィレット状の半田接合部５ｃが形成される。また第２の電子部品８においては、半田粒子７ａが溶融した溶融半田が、金属バンプ８ｂとランド部３ｂとの間に広がってバンプ８ｂをランド部３ｂと接合する半田接合部７ｃが形成される。
この半田接合とともに、加熱により第１の接合材５、第２の接合材７を構成する熱硬化性樹脂５ｂ、７ｂが熱硬化する。これにより、第１の電子部品６の下面側の隙間を封止するとともに半田接合部５ｃを覆う樹脂部５ｄが形成される。また第２の電子部品８の下面側の隙間を封止するとともに半田接合部７ｃを覆う樹脂部７ｄが形成される。そして加熱によるこれらの反応が同時並行的に進行することにより、プリプレグ１０中の樹脂は樹脂部５ｄ、７ｄとの界面で融合して、樹脂基板２の上面２ａにおいて、第１の電子部品６、第２の電子部品８、樹脂部５ｄ、７ｄや配線パターン３を封止する封止樹脂層１０ｂを形成する。
すなわちこのプレスステップにおいては、第１の電子部品６および第２の電子部品８とそれらの周囲の配線パターン３とを封止する封止樹脂層１０ｂを形成するための熱硬化シートであるプリプレグ１０を、接合材仮硬化ステップ後のベース配線層１の上面２ａに貼り合わせて熱圧着を行う。これにより、プリプレグ１０の硬化、第１の接合材５の硬化、第２の接合材７の硬化、端子部６ｂのランド部３ａへの半田接合、および金属バンプ８ｂのランド部３ｂへの半田接合を同時に行うようにしている。そしてこのようにして形成された封止樹脂層１０ｂは、ベース配線層１の上面２ａおよび電子部品６，８の本体部６ａ、８ａに密着する形態となっている。このとき、前述のように、ベース配線層１の変形量が、後ステップにおいて不具合を誘発しないように予め定められた許容変形量の範囲内となっている。したがって、ベース配線層１の変形に起因する第１の電子部品６および第２の電子部品８の位置ずれや、半田接合部の破断などの不具合が発生しない。
次いで、図３Ｃに示すように、積層体１７を貫通するスルーホール１７ａの内面にメッキ層を形成する。これにより、ベース配線層１の配線パターン３と配線層１１，１４の銅箔１３、１６とを接続する層間配線部１８を形成する（層間配線ステップ）。さらに配線層１１，１４の銅箔１３、１６にパターニングを施すことにより、配線回路１３ａ、１６ａを形成する（回路形成ステップ）。以上により、電子部品モジュール１９が完成する。
すなわち、電子部品モジュール１９は、上面に電子部品接続用のランド部３ａ、３ｂを有する配線パターン３が形成されたベース配線層１を備える。さらに、電子部品モジュール１９は、ベース配線層１上に本体部６ａおよび端子部６ｂを有する第１の電子部品６と、本体部８ａおよび金属バンプ８ｂを有する第２の電子部品８を、それぞれランド部３ａ、３ｂに端子部６ｂ、金属バンプ８ｂを接続した状態で装着している。さらに、電子部品モジュール１９は、ベース配線層１の上面２ａおよび本体部６ａ、８ａに密着して形成された封止樹脂層１０ｂによって第１の電子部品６および第２の電子部品８と、それらの周囲の配線パターン３とが封止されている。このようにして製造された電子部品モジュール１９はさらに部品実装の対象となり、表面層の配線層１１、さらに必要に応じて下面層の配線層１４に電子部品が実装されて、実装基板が完成する。
なお、本実施の形態においては、小型のチップ部品などの第１の電子部品６と、フリップチップなどの第２の電子部品８の２種類の電子部品を、それぞれ第１の接合材配置ステップおよび第１電子部品保持ステップ、第２の接合材配置ステップおよび第２の電子部品保持ステップを経てベース配線層１に実装する例を示している。しかし、ベース配線層１に実装される電子部品は同一種類のみであってもよい。
また上記実施の形態では、接合材仮硬化ステップを、第１の電子部品６、第２の電子部品８の双方を搭載した後に同時に実行するようにしているが、第１の電子部品６、第２の電子部品８のそれぞれについて個別に、異なる加熱方法によって行うようにしてもよい。例えば、ベース配線層１に第１の電子部品６を搭載した後に第１の接合材５を仮硬化させるための加熱を、ベース配線層１をキュア装置内に収容することにより行う。さらにベース配線層１に第２の電子部品８を搭載ヘッドによって保持して搭載する部品搭載動作時に、搭載ヘッドに装備された熱源によって第２の電子部品８を介して第２の接合材７を加熱するようにしてもよい。
本発明は、ベース配線層の反り変形を抑制して接合信頼性を確保することができるという利点を有し、複数の配線層を積層して構成された電子部品モジュールの製造分野に有用である。
本発明は、配線パターンが形成されたベース配線層に電子部品を装着し、電子部品および配線パターンを封止樹脂層によって封止した構成の電子部品モジュールを製造する電子部品モジュールの製造方法に関するものである。
半導体素子などの電子部品は、一般に樹脂基板などのベース配線層に実装された電子部品を樹脂封止した電子部品モジュールの形で電子機器に組み込まれる。電子部品モジュールにおける実装密度の高度化が求められる傾向に伴い、電子部品モジュールとして、複数積層された電極パターンの内層に電子部品を実装したいわゆる部品内蔵基板の形態のものが用いられるようになっている（例えば特許文献１参照）。この特許文献１においては、複数の電極パターンの間に封止樹脂層を形成するための熱硬化シートであるプリプレグを順次積層することによって、電子部品を内層に埋設するようにしている。
近年携帯型電子機器の更なる小型化・高機能化に伴って、上述の部品内蔵基板の形態の電子部品モジュールには実装密度を更に高度化することが求められるようになっている。このため部品内蔵型の電子部品モジュールにおいてベース配線層として用いられる樹脂基板の薄型化が進んでいる。しかしながらこのような薄型の樹脂基板をベース配線層として用いる場合には、次のような課題がある。
すなわち、電子部品を樹脂基板などのベース配線層に実装する際には、半田接合や熱圧着など加熱を伴うステップが必須となる。そのため、薄型で剛性が小さい樹脂基板には熱による反り変形が生じることが避けがたい。特に、部品実装を部品の種類に応じて複数の実装プロセスに分けて行う場合には、最初の実装プロセスの際に生じた反り変形に起因して、後続の実装プロセスにおいて部品位置ずれや接合不良などの実装不具合が生じやすい。
そしてこのような実装不具合を生じた状態のまま、部品実装後のベース配線層に樹脂封止層形成のために熱硬化シートを積層すると、積層ステップにおいて部品位置ずれを生じた状態のまま加圧・加熱が行われる。これによって、部品損傷や半田接合部の破断などの致命的な不具合を招くおそれがある。このように、従来の電子部品モジュールの製造方法においては、封止樹脂層を形成するための熱硬化シートを積層するステップにおいて、部品実装時に生じたベース配線層の反り変形に起因する不具合が発生しやすく、接合信頼性を確保することが困難であるという課題があった。
国際公開第２００５／００４５６７号パンフレット
そこで本発明は、ベース配線層の反り変形を抑制して接合信頼性を確保することができる電子部品モジュールの製造方法を提供するものである。
本発明は、上面に電子部品接続用のランド部を有する配線パターンが形成されたベース配線層に、本体部と端子部を有する電子部品をランド部に端子部を接続した状態で装着し、ベース配線層の上面および本体部に密着して形成された封止樹脂層によって電子部品と配線パターンとを封止して成る電子部品モジュールを製造する電子部品モジュールの製造方法であって、ベース配線層の上面であって少なくともランド部を覆う範囲に、熱硬化性樹脂に半田粒子を含有させた接合材を配置するステップと、端子部をランド部に位置合わせして少なくとも端子部をランド部を覆う接合材に接着することにより電子部品をベース配線層によって保持するステップと、電子部品を保持するステップの後、加熱によって接合材を半硬化するステップと、接合材を半硬化するステップの後、封止樹脂層を形成するための熱硬化シートを、ベース配線層の上面に貼り合わせて熱圧着を行うことにより、熱硬化シートの硬化、接合材の硬化および端子部のランド部への半田接合を行うステップとを含む構成を有する。
かかる構成によれば、ベース配線層の表面に熱硬化性樹脂に半田粒子を含有させた接合材を配置して電子部品を接合材に接着し、電子部品を接着した接合材を加熱して半硬化させるステップを備えている。これにより、ベース配線層の反り変形を抑制して積層ステップにおける不具合を排除することができ、接合信頼性を確保することができる。
本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法におけるベース配線層の反り変形の説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図 本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図
次に、本発明の実施の形態を図面を参照して説明する。図１Ａ〜図１Ｈは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第１のステップ説明図である。図２は、本発明の一実施の形態の電子部品モジュールの製造方法におけるベース配線層の反り変形の説明図である。図３Ａ〜図３Ｃは、本発明の一実施の形態の電子部品モジュールの製造方法を示す第２のステップ説明図である。
図１Ａにおいて、ベース配線層１は、絶縁性の樹脂基板２の上面２ａ、下面２ｂにそれぞれ配線パターン３および配線パターン４を形成した構成を有している。配線パターン３の一部は、電子部品の端子を接続するためのランド部３ａ、３ｂである。すなわちベース配線層１は上面２ａに電子部品接続用のランド部３ａ、３ｂを有する配線パターン３が形成された状態である。ランド部３ａには、抵抗やコンデンサなど両端部に接続用の端子が形成されたチップ型の小型部品などの第１の電子部品が実装される。ランド部３ｂには、下面に接続用の端子部としての金属バンプが形成された半導体チップなどの第２の電子部品が実装される。金属バンプとしては、半田によって形成されたものや半田以外の金属で形成したものでもよい。いずれの場合であっても、後述するプレスステップでの加熱温度よりも融点温度の高いものを使用する。
次いで、図１Ｂに示すように、ベース配線層１の表面（上面２ａ）であって少なくともランド部３ａの表面を覆う範囲に、円内に拡大図を示すように、半田の酸化膜を除去する活性作用を有する熱硬化性樹脂５ｂに、半田粒子５ａを含有させた、第１の接合材５を配置する（第１の接合材配置ステップ）。ここでは、第１の接合材５をランド部３ａの表面を覆う範囲のみならず、後述の第２の電子部品６の本体部６ａに対応する範囲（図では２つのランド部３ａの間）にも配置するようにしている。また半田粒子５ａとしては、例えば組成がＳｎＢｉ５８で融点温度が約１３９℃の半田の粒子が用いられ、熱硬化性樹脂５ｂとしては、例えばエポキシ樹脂、アクリレート樹脂、ポリイミド、ポリウレタン、フェノール樹脂、不飽和ポリエステル樹脂が用いられる。第１の接合材５をベース配線層１の表面に配置する方法としては、スクリーン印刷や、ディスペンサによる塗布、予めフィルム状に成形された樹脂膜を貼着する方法など、配置対象の形状や範囲などに応じて各種の方法を選択することができる。
この後、図１Ｃに示すように、第１の接合材５がランド部３ａに配置されたベース配線層１に対して、本体部６ａと本体部６ａの両端部に設けられた端子部６ｂとを有するチップ型の第１の電子部品６を搭載する。ここでは、第１の電子部品６の端子部６ｂをランド部３ａに位置合わせして、少なくとも端子部６ｂをランド部３ａの表面を覆う第１の接合材５に接着することにより、第１の電子部品６をベース配線層１によって保持する（第１の電子部品保持ステップ）。これにより、第１の電子部品６は、粘着性の第１の接合材５を介してベース配線層１によって保持される。このとき、本実施の形態では、図１Ｄに示すように、ベース配線層１の上面にはランド部３ａを覆う部分のみならず第１の電子部品６の本体部６ａに対応する範囲にも第１の接合材５が配置されている。このことから、第１の電子部品６は端子部６ｂのみならず本体部６ａも接合材５に接着された状態となり、十分な固定力で接合材５を介してベース配線層１に保持される。
次いで、図１Ｅに示すように、ベース配線層１の表面（上面２ａ）であって少なくともランド部３ｂの表面を覆う範囲に、第２の接合材７を配置する（第２の接合材配置ステップ）。ここでは第２の接合材７をランド部３ｂの表面を覆う範囲のみならず、後述する第２の電子部品８の本体部８ａに対応する範囲（図では、２つのランド部３ｂの間）にも配置する。第２の接合材７は、第１の接合材５と同様に、円内に拡大図を示すように、半田の酸化膜を除去する活性作用を有する熱硬化性樹脂７ｂに半田粒子７ａを含有させた組成である。第２の接合材７としては、第１の接合材５と同一組成のものを用いる。なお、第２の接合材７として、対象とする第２の電子部品８の特性に応じて、第１の接合材５と異なる組成のものを用いるようにしてもよい。第１の接合材５、第２の接合材７として同一組成のものを用いる場合には、同一の接合材配置ステップにおいてランド部３ａ、３ｂを対象として、一括して接合材を配置することができる。
この後、図１Ｆに示すように、第２の接合材７がランド部３ｂに配置されたベース配線層１に対して、本体部８ａの下面に半田によって形成された金属バンプ８ｂを有する第２の電子部品８を搭載する。ここでは、第２の電子部品８の金属バンプ８ｂをランド部３ｂに位置合わせして、少なくとも金属バンプ部８ｂをランド部３ｂの表面を覆う接合材７に接着することにより、第２の電子部品８をベース配線層１によって保持する（第２の電子部品保持ステップ）。これにより第２の電子部品８は、粘着性の第２の接合材７を介してベース配線層１によって保持される。このとき、本実施の形態によれば、ベース配線層１の上面２ａには、ランド部３ｂを覆う部分のみならず、第２の電子部品８の本体部８ａに対応する範囲にも第２の接合材７が配置されている。このことから、第２の電子部品８は金属バンプ８ｂのみならず、本体部８ａも第２の接合材７に接着された状態となり、十分な固定力で第２の接合材７を介してベース配線層１に保持される。なお、金属バンプ部８ｂは第２の電子部品８の端子部に相当する。
次いで、第１の電子部品６および第２の電子部品８が搭載されたベース配線層１はキュア装置に送られて、図１Ｇに示すように加熱される。これにより、第１の接合材５、第２の接合材７はともに加熱され、熱硬化性樹脂５ｂ、７ｂの熱硬化反応が進行する。このとき、加熱制御により、熱硬化性樹脂５ｂ、７ｂを完全に硬化させることなく、熱硬化反応を中途で停止させて、いわゆる半硬化の状態とする。すなわちここでは、図１Ｃおよび図１Ｆに示す電子部品保持ステップ後の第１の接合材５、第２の接合材７を加熱して半硬化させる（接合材仮硬化ステップ）。
この接合材仮硬化ステップにおいて、熱硬化性樹脂５ｂ、７ｂの熱硬化反応を進行させる目的は、第１の接合材５、第２の接合材７による接着力を増して、第１の電子部品６、第２の電子部品８を安定してベース配線層１に保持させることにある。ここで第１の電子部品６、第２の電子部品８の保持力を大きくするために、熱硬化性樹脂５ｂ、７ｂの熱硬化反応を進行させるには、より高温まで昇温させより長い加熱時間が確保されるような加熱条件が望ましい。しかしながら、このような高温・長時間加熱という加熱条件を、薄型の樹脂基板２を主体とするベース配線層１に適用すると、加熱によるベース配線層１の反り変形という問題が生じる。
すなわち、薄型で低剛性の樹脂基板２に配線パターン３や配線パターン４を積層し、さらに第１の電子部品６や第２の電子部品８が搭載された状態のベース配線層１には各部分の熱膨張係数の相違から複雑な熱変位が生じ、反りや撓みの形でベース配線層１を変形させる。例えば図２は、ベース配線層１を構成する樹脂基板２の両端部２ｃが熱変形によって上方に持ち挙げられるように変形する「上反り」の例を示している。この「上反り」は、最も一般的で且つ最も単純な変形形態であり、この場合の変形の度合いは、対象となるベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される。このようなベース配線層１の反り変形は、電子部品モジュールの製造過程の後ステップにおいて他の配線層をベース配線層１に積層する際に、接合不良などの不具合を誘発する原因となることから、極力低減させる必要がある。
このため本実施の形態に示す電子部品モジュールの製造方法においては、図１Ｇに示す上述の接合材仮硬化ステップにおいて、ベース配線層１の加熱による反り変形が予め設定された許容量以下になる加熱条件で、第１の接合材５、第２の接合材７を半硬化させる。具体的には、ベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される変形量が、後ステップにおいて不具合を誘発しない変位の度合いとして予め設定された許容変形量０．２以下の範囲となるように、加熱条件を設定した。
接合材仮硬化ステップの加熱条件は、例えば、ベース配線層の材質および厚さに対する条件、接合材の材質、物性、厚さに対する条件、ベース配線層に搭載される電子部品の寸法、搭載個数、搭載密度に対する条件など、多様な組合せを考慮するのが好ましい。しかし、本実施の形態では、これらのことを考慮して、ベース配線層１の幅寸法Ｂに対する両端部２ｃの変位量ｄの割合（ｄ／Ｂ）によって示される変形量が、０．２以下であれば後ステップにおいて不具合を誘発しなかった。また、接合材仮硬化ステップの加熱により反りが発生しない場合は、許容変形量ｄ／Ｂ＝０となる。
すなわち、対象となるベース配線層１が与えられ、このベース配線層１に対して種々の加熱条件を適用して実際に熱変形を生じさせることにより、加熱条件と変形量との関係を熱変形データとして実証的に求める。この熱変形データと上述の許容変形量より具体的な加熱条件を設定する。ここでは、略矩形状の樹脂基板２の厚みｔが０．０５ｍｍ〜１．００ｍｍの範囲で、幅寸法Ｂ×長さ寸法（矩形において幅寸法Ｂと直交する方向の寸法）が、３３０ｍｍ×２５０ｍｍ〜５００ｍｍ×６００ｍｍの範囲にあるようなベース配線層１を対象としている。
なおこの接合材仮硬化ステップの目的は前述のように、後ステップにおいてベース配線層１の反り変形が不具合を誘発しない範囲において熱硬化性樹脂５ｂや熱硬化性樹脂７ｂの熱硬化反応を進行させることにある。そのため、第１の接合材５、第２の接合材７に含有される半田粒子５ａ、７ａは、接合材仮硬化ステップにおいて溶融しても溶融しなくてもよい。但し、接合材仮硬化ステップにおけるベース配線層１の反り変形を極力抑制するという観点からすれば、加熱温度はできるだけ低い温度であることが望ましい。このことから、接合材仮硬化ステップにおいて第１の接合材５、第２の接合材７を半田粒子５ａ、７ａの融点温度以下の温度まで加熱するように、加熱条件を設定することが望ましい。
この後、図１Ｇに示す接合材仮硬化ステップ後のベース配線層１を対象として、配線パターンの表面を粗化する処理が行われる（粗化処理ステップ）。すなわち、図１Ｈに示すように、ベース配線層１を強酸溶液などの処理液９に浸漬する。このことにより、配線パターン３の表面３ｃや配線パターン４の表面４ａが酸化により粗化されて、これらの表面には微細な凹凸よりなるアンカーパターンが形成される。このとき、ランド部３ａやランド部３ｂは、熱硬化がある程度進行してゲル化した第１の接合材５や第２の接合材７によって覆われて保護されている。このことから、粗化処理の作用はランド部３ａやランド部３ｂに及ぶことなく健全な状態に保たれる。これとともに、第１の電子部品６や第２の電子部品８は第１の接合材５や第２の接合材７によってベース配線層１に保持された状態を保つ。
この後、ベース配線層１はプレスステップに送られる。このプレスステップにおいては、ベース配線層１を構成する樹脂基板２の上面２ａにおいて、第１の電子部品６、第２の電子部品８およびそれらの周囲の配線パターン３を封止する封止樹脂層を形成するための熱硬化シートであるプリプレグが積層される。さらに、プリプレグ上面に複数の配線層が積層され、加熱装置を備えたプレス装置によって熱圧着される。ここで封止樹脂層は、樹脂基板２の上面２ａ、第１の電子部品６の本体部６ａ、第２の電子部品８の本体部８ａに密着し、第１の電子部品６、第２の電子部品８を周囲から囲んで固定するように形成される。
まず、図３Ａに示すように、ベース配線層１の上面２ａ側に、第１の電子部品６と第２の電子部品８の位置に対応して開口部１０ａが設けられたプリプレグ１０を積層する。さらに、プリプレグ１０の上面に、プリプレグ１２の上面側に銅箔１３を貼着てなる配線層１１を積層する。さらに、プリプレグ１５の下面側に、銅箔１６を貼着してなる配線層１４をベース配線層１の下面側に重ね合わせる。
次いで、図３Ｂに示すように、配線層１４、ベース配線層１、プリプレグ１０および配線層１１より成る積層体１７を、プレス装置によって３０ｋｇ／ｃｍ２程度の圧力で、矢印で示すように加圧しながら、１５０℃〜２００℃程度の温度で加熱する。このときの加熱温度は、第１の接合材５，第２の接合材７の半田粒子５ａ、７ａの融点温度よりも高く、且つ第２の電子部品８に設けられた金属バンプ８ｂの融点温度よりも低くなるように設定される。この加熱により、プリプレグ１２、１０、１５の各層に含浸された樹脂が一旦軟化して、相接する界面が相互に融着する。これとともに、配線パターン３、４の表面３ｃ、４ａにプリプレグ１０、プリプレグ１５がそれぞれ密着する。このとき、粗化処理ステップにおいて表面３ｃおよび表面４ａの表面には微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
さらに、プリプレグ１２、１０中に含浸された樹脂が、加圧・加熱により開口部１０ａ内において隙間部分を充填して第１の電子部品６、第２の電子部品８に密着する。そしてさらに加熱が継続することにより、第１の電子部品６および第１の接合材５、第２の電子部品８および第２の接合材７が加熱される。このときの加熱温度は、第１の接合材５、第２の接合材７に含有される半田粒子５ａ、７ａよりも高く、第２の電子部品８に設けられた金属バンプ８ｂの融点温度よりも低い。このことからこれらの半田粒子５ａ、７ａは加熱によって溶融し、端子部６ｂ、金属バンプ８ｂはそれぞれランド部３ａ、ランド部３ｂに半田接合される。
すなわち、第１の電子部品６においては、半田粒子５ａが溶融した溶融半田がランド部３ａと端子部６ｂの表面を濡らす。これにより、円内の拡大図を示すように、半田フィレット状の半田接合部５ｃが形成される。また第２の電子部品８においては、半田粒子７ａが溶融した溶融半田が、金属バンプ８ｂとランド部３ｂとの間に広がってバンプ８ｂをランド部３ｂと接合する半田接合部７ｃが形成される。
この半田接合とともに、加熱により第１の接合材５、第２の接合材７を構成する熱硬化性樹脂５ｂ、７ｂが熱硬化する。これにより、第１の電子部品６の下面側の隙間を封止するとともに半田接合部５ｃを覆う樹脂部５ｄが形成される。また第２の電子部品８の下面側の隙間を封止するとともに半田接合部７ｃを覆う樹脂部７ｄが形成される。そして加熱によるこれらの反応が同時並行的に進行することにより、プリプレグ１０中の樹脂は樹脂部５ｄ、７ｄとの界面で融合して、樹脂基板２の上面２ａにおいて、第１の電子部品６、第２の電子部品８、樹脂部５ｄ、７ｄや配線パターン３を封止する封止樹脂層１０ｂを形成する。
すなわちこのプレスステップにおいては、第１の電子部品６および第２の電子部品８とそれらの周囲の配線パターン３とを封止する封止樹脂層１０ｂを形成するための熱硬化シートであるプリプレグ１０を、接合材仮硬化ステップ後のベース配線層１の上面２ａに貼り合わせて熱圧着を行う。これにより、プリプレグ１０の硬化、第１の接合材５の硬化、第２の接合材７の硬化、端子部６ｂのランド部３ａへの半田接合、および金属バンプ８ｂのランド部３ｂへの半田接合を同時に行うようにしている。そしてこのようにして形成された封止樹脂層１０ｂは、ベース配線層１の上面２ａおよび電子部品６，８の本体部６ａ、８ａに密着する形態となっている。このとき、前述のように、ベース配線層１の変形量が、後ステップにおいて不具合を誘発しないように予め定められた許容変形量の範囲内となっている。したがって、ベース配線層１の変形に起因する第１の電子部品６および第２の電子部品８の位置ずれや、半田接合部の破断などの不具合が発生しない。
次いで、図３Ｃに示すように、積層体１７を貫通するスルーホール１７ａの内面にメッキ層を形成する。これにより、ベース配線層１の配線パターン３と配線層１１，１４の銅箔１３、１６とを接続する層間配線部１８を形成する（層間配線ステップ）。さらに配線層１１，１４の銅箔１３、１６にパターニングを施すことにより、配線回路１３ａ、１６ａを形成する（回路形成ステップ）。以上により、電子部品モジュール１９が完成する。
すなわち、電子部品モジュール１９は、上面に電子部品接続用のランド部３ａ、３ｂを有する配線パターン３が形成されたベース配線層１を備える。さらに、電子部品モジュール１９は、ベース配線層１上に本体部６ａおよび端子部６ｂを有する第１の電子部品６と、本体部８ａおよび金属バンプ８ｂを有する第２の電子部品８を、それぞれランド部３ａ、３ｂに端子部６ｂ、金属バンプ８ｂを接続した状態で装着している。さらに、電子部品モジュール１９は、ベース配線層１の上面２ａおよび本体部６ａ、８ａに密着して形成された封止樹脂層１０ｂによって第１の電子部品６および第２の電子部品８と、それらの周囲の配線パターン３とが封止されている。このようにして製造された電子部品モジュール１９はさらに部品実装の対象となり、表面層の配線層１１、さらに必要に応じて下面層の配線層１４に電子部品が実装されて、実装基板が完成する。
なお、本実施の形態においては、小型のチップ部品などの第１の電子部品６と、フリップチップなどの第２の電子部品８の２種類の電子部品を、それぞれ第１の接合材配置ステップおよび第１電子部品保持ステップ、第２の接合材配置ステップおよび第２の電子部品保持ステップを経てベース配線層１に実装する例を示している。しかし、ベース配線層１に実装される電子部品は同一種類のみであってもよい。
また上記実施の形態では、接合材仮硬化ステップを、第１の電子部品６、第２の電子部品８の双方を搭載した後に同時に実行するようにしているが、第１の電子部品６、第２の電子部品８のそれぞれについて個別に、異なる加熱方法によって行うようにしてもよい。例えば、ベース配線層１に第１の電子部品６を搭載した後に第１の接合材５を仮硬化させるための加熱を、ベース配線層１をキュア装置内に収容することにより行う。さらにベース配線層１に第２の電子部品８を搭載ヘッドによって保持して搭載する部品搭載動作時に、搭載ヘッドに装備された熱源によって第２の電子部品８を介して第２の接合材７を加熱するようにしてもよい。
本発明は、ベース配線層の反り変形を抑制して接合信頼性を確保することができるという利点を有し、複数の配線層を積層して構成された電子部品モジュールの製造分野に有用である。
１ ベース配線層
２ 樹脂基板
３，４ 配線パターン
３ａ，３ｂ ランド部
５ 第１の接合材
５ａ，７ａ 半田粒子
５ｂ，７ｂ 熱硬化性樹脂
５ｃ，７ｃ 半田接合部
５ｄ，７ｄ 樹脂部
６ 第１の電子部品
６ａ，８ａ 本体部
６ｂ 端子部
７ 第２の接合材
８ 第２の電子部品
８ｂ 金属バンプ
１０，１２，１５ プリプレグ
１０ａ 開口部
１０ｂ 封止樹脂層
１１，１４ 配線層
１３，１６ 銅箔
１７ 積層体
１７ａ スルーホール
１８ 層間配線部
１９ 電子部品モジュール

Claims (4)

  1. 上面に電子部品接続用のランド部を有する配線パターンが形成されたベース配線層に、本体部と端子部を有する電子部品を前記ランド部に前記端子部を接続した状態で装着し、前記ベース配線層の上面および前記本体部に密着して形成された封止樹脂層によって前記電子部品と前記配線パターンとを封止して成る電子部品モジュールを製造する電子部品モジュールの製造方法であって、
    前記ベース配線層の上面であって少なくとも前記ランド部を覆う範囲に、熱硬化性樹脂に半田粒子を含有させた接合材を配置するステップと、
    前記端子部を前記ランド部に位置合わせして少なくとも前記端子部を前記ランド部を覆う前記接合材に接着することにより前記電子部品を前記ベース配線層によって保持するステップと、
    前記電子部品を保持するステップの後、加熱によって前記接合材を半硬化するステップと、
    前記接合材を半硬化するステップの後、前記封止樹脂層を形成するための熱硬化シートを、前記ベース配線層の上面に貼り合わせて熱圧着を行うことにより、前記熱硬化シートの硬化、前記接合材の硬化および前記端子部の前記ランド部への半田接合を行うステップとを含む電子部品モジュールの製造方法。
  2. 前記接合材を半硬化するステップにおいて、前記ベース配線層の加熱による反り変形が予め設定された許容量を超えない加熱条件で前記接合材を半硬化させる請求項１記載の電子部品モジュールの製造方法。
  3. 前記接合材を配置するステップにおいて、前記接合材を前記電子部品の本体部に対応する範囲に、さらに配置する請求項１記載の電子部品モジュールの製造方法。
  4. 前記接合材を半硬化するステップにおいて、前記接合材を前記半田粒子の融点温度を超えない温度まで加熱する請求項１記載の電子部品モジュールの製造方法。
JP2010500548A 2008-02-25 2009-02-18 電子部品モジュールの製造方法 Pending JPWO2009107342A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008042462 2008-02-25
JP2008042462 2008-02-25
PCT/JP2009/000651 WO2009107342A1 (ja) 2008-02-25 2009-02-18 電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
JPWO2009107342A1 true JPWO2009107342A1 (ja) 2011-06-30

Family

ID=41015749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010500548A Pending JPWO2009107342A1 (ja) 2008-02-25 2009-02-18 電子部品モジュールの製造方法

Country Status (6)

Country Link
US (1) US20100327044A1 (ja)
JP (1) JPWO2009107342A1 (ja)
KR (1) KR20100095031A (ja)
CN (1) CN101960930A (ja)
TW (1) TW200942122A (ja)
WO (1) WO2009107342A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383611B2 (ja) * 2010-01-29 2014-01-08 株式会社東芝 Ｌｅｄパッケージ
KR20140060517A (ko) * 2011-09-12 2014-05-20 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판의 제조 방법 및 이를 이용한 부품 내장 기판
CN103843469B (zh) * 2011-09-30 2017-05-03 株式会社村田制作所 电子装置、接合材料以及电子装置的制造方法
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
EP2813132B1 (en) * 2012-02-08 2018-04-11 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2006186011A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2006186011A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造

Also Published As

Publication number Publication date
US20100327044A1 (en) 2010-12-30
TW200942122A (en) 2009-10-01
KR20100095031A (ko) 2010-08-27
CN101960930A (zh) 2011-01-26
WO2009107342A1 (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
JP4992310B2 (ja) 積層基板の製造方法
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP4846633B2 (ja) 部品内蔵基板の製造方法
WO2011089862A1 (ja) 実装体の製造方法および実装装置
WO2010047006A1 (ja) 半導体装置およびその製造方法
WO2009107342A1 (ja) 電子部品モジュールの製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2014146650A (ja) 配線基板およびその製造方法
JP4596034B2 (ja) 電子部品モジュールの製造方法
JP5577859B2 (ja) 電子装置の製造方法
JP4998360B2 (ja) 電子部品モジュールの製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2010123911A (ja) 半導体装置およびその製造方法
WO2006098294A1 (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2011199138A (ja) 電子部品相互の接続方法及び接続構造
JP4622449B2 (ja) 電子部品内蔵基板及びその製造方法
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2011066122A (ja) 回路基板
JP4649852B2 (ja) 電子部品の接合方法および電子部品の接合構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724