[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2009031394A1 - 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法 - Google Patents

電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法 Download PDF

Info

Publication number
JPWO2009031394A1
JPWO2009031394A1 JP2009531174A JP2009531174A JPWO2009031394A1 JP WO2009031394 A1 JPWO2009031394 A1 JP WO2009031394A1 JP 2009531174 A JP2009531174 A JP 2009531174A JP 2009531174 A JP2009531174 A JP 2009531174A JP WO2009031394 A1 JPWO2009031394 A1 JP WO2009031394A1
Authority
JP
Japan
Prior art keywords
conductive
plate
plates
socket
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009531174A
Other languages
English (en)
Inventor
村山 茂
茂 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2009031394A1 publication Critical patent/JPWO2009031394A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

電気接続構造は、電気ケーブル(11,12)がそれぞれ電気的に接続された導電プレート(30,40)と、当該導電プレート(30,40)の間に積層されている第1の絶縁プレート(51)と、ICデバイス(5)の入出力端子(6)に電気的に接触する複数のコンタクトピン(60)と、を備えており、複数のコンタクトピン(60)は、プレート(30,40,51)を貫通しており、コンタクトピン(60)が挿入された導電プレート(30,40)の貫通孔(32,42)の大きさに応じて、複数のコンタクトピン(60)が、導電プレート(30,40)の一方と接触し、又は、導電プレート(30,40)と非接触となっている。

Description

本発明は、例えば、半導体集積回路素子などの各種電子部品(以下、代表的にICデバイスとも称する。)のテストを行う電子部品試験装置において、例えばコンタクトピン(以下、導電部材又は端子とも称する。)と電気ケーブル(以下、導電体とも称する。)を選択的に接続する電気接続構造、それを用いた端子装置、ソケット及び電子部品試験装置、並びに、ソケットの製造方法に関する。
ICデバイスの製造過程では、電子部品試験装置を用いてICデバイスの性能や機能の試験が行われる。この電子部品試験装置では、ICデバイスをテストヘッドのソケットに押し付けて、ICデバイスの入出力端子とソケットのコンタクトピンとを電気的に接触させた状態で、電子部品試験装置本体(以下、テスタとも称する。)によりICデバイスに試験信号を入出力することでICデバイスの試験を実施する。
ソケットは、テストヘッドの上部に設けられたソケットボードと称される回路基板に設けられており、このソケットボードを介してテストヘッドに電気的に接続されている。ソケットボードの下面には、電気ケーブルのプラグが嵌合するコネクタが実装されている。この電気ケーブルはテストヘッド内のピンエレクトロニクスカードに接続されている。
ソケットボードの内部には、コネクタとソケットを電気的に接続するための回路パターンが形成されている。ソケットの各コンタクトピンは、この回路パターンを介して、信号伝送用、電力供給用或いはグラウンド用等の各種電気ケーブルにそれぞれ選択的に接続されている。
こうした回路基板から構成されるソケットボードを用いると次のような弊害があった。すなわち、ソケットボード内の回路パターンは非常に細かく配線されているため、ソケットボード内で同軸構造を採用するのが困難な場合があった。また、電力供給用やグラウンド用の配線も、ソケットボード内の細い回路パターンで構成されているため、これらの強化には一定の限界があった。
本発明が解決しようとする課題は、回路基板を用いずに、導電部材(端子)と導電体(電気ケーブル)を選択的に接続することが可能な電気接続構造、それを備えた端子装置、ソケット及び電子部品試験装置、並びに、ソケット製造方法を提供することである。
(1)上記目的を達成するために、本発明の第1の観点によれば、第1の導電体がそれぞれ電気的に接続された複数の導電プレートと、前記複数の導電プレートの間に積層されている絶縁プレートと、前記導電プレート及び前記絶縁プレートを貫通している複数の導電部材と、を備えており、前記導電部材が挿入された前記導電プレートの貫通孔の大きさに応じて、前記導電部材が、前記複数の導電プレートの少なくとも一つと接触し、又は、前記導電プレートと非接触となっている電気接続構造が提供される(請求項1参照)。
上記発明においては特に限定されないが、前記導電部材の外径以下の内径の貫通孔を有する前記導電プレートが、前記導電部材と接触しており、前記導電部材の外径より大きな内径の貫通孔を有する前記導電プレートが、前記導電部材と非接触となっていることが好ましい(請求項2参照)。
上記発明においては特に限定されないが、前記導電プレートと非接触の前記導電部材に電気的に接続された第2の導電体をさらに備えていることが好ましい(請求項3参照)。
上記発明においては特に限定されないが、前記第1及び第2の導電体は電気ケーブルを含むことが好ましい(請求項4参照)。
(2)上記目的を達成するために、本発明の第2の観点によれば、被接続体に電気的に接続される端子装置であって、第1の電気ケーブルがそれぞれ電気的に接続された複数の導電プレートと、前記複数の導電プレートの間に積層されている第1の絶縁プレートと、前記被接続体に電気的に接触する複数の端子と、を備え、前記複数の端子は、前記複数の導電プレート及び前記第1の絶縁プレートを貫通しており、前記端子が挿入された前記導電プレートの貫通孔の大きさに応じて、前記端子が、前記複数の導電プレートの少なくとも一つと接触し、又は、前記導電プレートと非接触となっている端子装置が提供される(請求項5参照)。
上記発明においては特に限定されないが、前記第1の電気ケーブルは、前記被接続体に電力を供給するための電力供給用ケーブル、及び、前記被接続体を基準電位点に接続するためのグラウンド用ケーブルを含むことが好ましい(請求項6参照)。
上記発明においては特に限定されないが、前記端子の外径以下の内径の貫通孔を有する前記導電プレートが、前記端子と接触しており、前記端子の外径より大きな内径の貫通孔を有する前記導電プレートが、前記端子と非接触となっていることが好ましい(請求項7参照)。
上記発明においては特に限定されないが、前記導電プレートに非接触の前記端子に電気的に接続されている第2の電気ケーブルをさらに備えていることが好ましい(請求項8参照)。
上記発明においては特に限定されないが、前記第2の電気ケーブルは、前記被接続体に電気信号を伝送するための信号伝送用ケーブルを含むことが好ましい(請求項9参照)。
上記発明においては特に限定されないが、前記複数の導電プレートを間に積層している第2及び第3の絶縁プレートと、前記複数の導電プレート及び前記第1〜第3の絶縁プレートを固定する固定手段と、をさらに備え、前記複数の端子は、前記複数の導電プレート及び前記第1〜第3の絶縁プレートを貫通していることが好ましい(請求項10参照)。
上記発明においては特に限定されないが、前記複数の導電プレートの端部は、少なくとも前記第1の絶縁プレートから突出していることが好ましい(請求項11参照)。
上記発明においては特に限定されないが、前記導電プレートの端部が折れ曲がっていることが好ましい(請求項12参照)。
上記発明においては特に限定されないが、電子部品が実装されていると共に、少なくとも2つの前記導電プレートに電気的に接続された回路基板をさらに備え、前記回路基板は、前記少なくとも2つの導電プレートの端部の間に介装されていることが好ましい(請求項13参照)。
上記発明においては特に限定されないが、少なくとも2つの前記導電プレートに電気的に接続された電子部品をさらに備え、前記電子部品は、前記少なくとも2つの導電プレートの端部の間に介装されていることが好ましい(請求項14参照)。
(3)上記目的を達成するために、本発明の第3の観点によれば、被試験電子部品の試験の際に前記被試験電子部品に電気的に接続されるソケットであって、上記の端子装置を備えており、前記被接続体は、前記被試験電子部品の入出力端子を含むソケットが提供される(請求項15参照)。
(4)上記目的を達成するために、本発明の第4の観点によれば、被試験電子部品のテストを行うための電子部品試験装置であって、上記のソケットと、前記ソケットが装着されたテストヘッドと、を備えた電子部品試験装置が提供される(請求項16参照)。
(5)上記目的を達成するために、本発明の第5の観点によれば、被試験電子部品の試験の際に前記被試験電子部品に電気的に接続されるソケットの製造方法であって、複数の第1の導電プレートの中から一つの第1の導電プレートを選択する第1の選択ステップと、複数の第2の導電プレートの中から一つの第2の導電プレートを選択する第2の選択ステップと、絶縁プレートを介して前記第1及び第2の導電プレートを積層する積層ステップと、前記第1の導電プレート、前記絶縁プレート及び前記第2の導電プレートに端子を貫通させる貫通ステップと、を備えたソケット製造方法が提供される(請求項17参照)。
本発明では、貫通孔の大きさに応じて、導電部材と導電プレートを接触させ又は非接触とさせることで、回路基板を用いずに、導電部材(端子)と導電体(電気ケーブル)を選択的に接続することが可能となる。
また、回路基板を用いずに端子装置(ソケット)を構成することで、被接続体(被試験電子部品)の近くまで同軸構造を採用し易い。さらに、細い回路パターンに代えて導電プレートを採用することで、電力供給用やグラウンド用の配線を大幅に強化することができる。
図1は、本発明の第1実施形態における電子部品試験装置を示す概略断面図である。 図2は、本発明の第1実施形態におけるソケットを示す側面図である。 図3は、本発明の第1実施形態におけるソケットを示す平面図である。 図4は、図2のIV部の拡大断面図である。 図5は、図2のV部の概略断面図である。 図6は、本発明の第2実施形態におけるソケットの概略平面図である。 図7は、本発明の第3実施形態におけるソケットの端部を示す側面図である。 図8は、本発明の第4実施形態におけるソケットの端部を示す側面図である。
符号の説明
1…ハンドラ
1a…開口
2…テスタ
5…ICデバイス
6…入出力端子
10…テストヘッド
11…GNDケーブル
12…電力供給ケーブル
13…信号伝送ケーブル
20…ソケット
30…GNDプレート
31…折曲部
32、32a〜32c…第1の貫通孔
40、40A、40B…PPSプレート
41…折曲部
42、42a〜42c…第1の貫通孔
51〜54…第1〜第4の絶縁プレート
51a〜54a…貫通孔
60…コンタクトピン
61…大径部
70…回路基板
71,72…回路パターン
80…コンデンサ
91…ネジ
92…ナット
以下、本発明の実施形態を図面に基づいて説明する。
図1は本発明の第1実施形態における電子部品試験装置を示す概略断面図、図2及び図3は本発明の第1実施形態におけるソケットを示す側面図及び平面図、図4は図2のIV部の拡大断面図、図5は図2のV部の概略断面図、図6は本発明の第2実施形態におけるソケットの概略平面図である。
本発明の実施形態における電子部品試験装置は、図1に示すように、例えば被試験ICデバイスを取り廻すためのハンドラ1と、ICデバイスが電気的に接触されるテストヘッド10と、テストヘッド10にテスト信号を送り、ICデバイスのテストを実行するテスタ2と、から構成されている。この電子部品試験装置は、ICデバイスに高温又は低温の熱ストレスを印加した状態でICデバイスが適切に動作するか否かを試験(検査)し、当該試験結果に応じてICデバイスを分類する装置である。
図1に示すように、テストヘッド10の上部には、ICデバイスのテストの際に、当該ICデバイスと電気的に接続されるソケット20が設けられている。このソケット20は、同図に示すように、ハンドラ1に形成された開口1aを介して、ハンドラ1の内部に臨んでおり、ハンドラ1内を搬送されてきたICデバイスがこのソケット20に押し付けられる。
本実施形態におけるソケット20は、図2〜図4に示すように、GNDプレート30、PPS(Programmable Power Supply)プレート40、第1〜第4の絶縁プレート51〜54、多数のコンタクトピン60及び回路基板70から構成されている。
GNDプレート30は、150〜200μm程度の厚さの板状部材であり、例えば銅やアルミニウム等の導電性材料から構成されている。このGNDプレート30の一方の端部には、ICデバイス5を基準電位点に接続するためのGNDケーブル11が接続されている。このGNDケーブル11は、テストヘッド10内に収容されているピンエレクトロニクスカード(不図示)に接続されている。
GNDプレート30の略中央には、コンタクトピン60を挿入するための複数(本例では35個)の第1の貫通孔32が形成されている。これら第1の貫通孔32は、ICデバイス5の入出力端子6に対応するように、本実施形態では5行7列に配列されている。また、これら第1の貫通孔32の周囲四隅には、ネジ91を挿入するための挿入孔が形成されている。なお、複数の第1の貫通孔32には、コンタクトピン60の外形に対して、相対的に大きな内径の貫通孔と、相対的に小さな内径の貫通孔と、が含まれる。
PPSプレート40も同様に、150〜200μm程度の厚さの板状部材であり、例えば銅やアルミニウム等の導電性材料から構成されている。このPPSプレート40の一方の端部には、ICデバイス5に駆動電力を供給するための電力供給ケーブル12が接続されている。このPPSケーブル12も、テストヘッド10内に収容されているピンエレクトロニクスカード(不図示)に接続されている。
PPSプレート40の略中央には、GNDプレート30と同様に、コンタクトピン60を挿入するための複数(本例では35個)の第2の貫通孔42が形成されている。これら第2の貫通孔42は、ICデバイス5の入出力端子6に対応するように、本実施形態では5行7列に配列されている。また、これら第2の貫通孔42の周囲四隅には、ネジ91を挿入するための挿入孔が形成されている。なお、複数の第2の貫通孔42には、コンタクトピン60の外形に対して、相対的に大きな内径の貫通孔と、相対的に小さな内径の貫通孔と、が含まれる。
第1〜第4の絶縁プレート51〜54は、例えば液晶ポリマ(Liquid Crystal Polymer)などの電気絶縁性、耐熱性及び成形性に優れた材料から構成されている。各絶縁プレート51〜54の略中央には、GNDプレート30及びPPSプレート40の第1及び第2の貫通孔32,42に対応するように、貫通孔51a〜54aがそれぞれ形成されている。また、これら貫通孔42の周囲四隅には、ネジ91を挿入するための挿入孔がそれぞれ形成されている。なお、第1〜第4の絶縁プレート51〜54に設けられた全ての貫通孔51a〜54aは、コンタクトピン60の外径よりも大きな内径を有している。
以上の6枚のプレート30,40,51〜54は、上から第2の絶縁プレート52、GNDプレート30、第1の絶縁プレート51、PPSプレート40、第3の絶縁プレート53及び第4の絶縁プレート54の順で積層されている。特に、GNDプレート30とPPSプレート40の間に第1の絶縁プレート51が介在しているので、GNDプレート30とPPSプレート40とが導通することはない。なお、コンタクトピン60を固定するために、第4の絶縁プレート54のみ、コンタクトピン60が他のプレート30,40,51〜53に挿入された後に積層される。
なお、GNDプレート30及びPPSプレート40の枚数は、それぞれ1枚に限定されず、任意の枚数とすることができる。また、本発明における導電プレートには、GNDプレート30及びPPSプレート40以外に、信号伝送用等の他の用途に使用されるプレートも含まれる。また、GNDプレート30及びPPSプレート40を全面に亘って設ける必要はなく、図6に示すように、例えば、2つのPPSプレート40A、40Bを部分的に設けてもよい。
本実施形態では、以下のような手順で、プレート30,40,51〜54を積層する。
先ず、予め用意された複数のGNDプレートの中から、ソケット20に適した1枚のGNDプレートを選択する。本実施形態において、予め用意された複数のGNDプレートは、いずれも35個の第1の貫通孔32が略中央に形成されている点で共通しているが、大きな内径の貫通孔と小さな内径の貫通孔との配置が相互に相違している。また、選択されるGNDプレート30では、35個の第1の貫通孔32の中で、GNDケーブル11に接続すべきコンタクトピン60が挿入される第1の貫通孔が、コンタクトピン60の外径以下の内径を有し、且つ、それ以外の第1の貫通孔が、コンタクトピン60の外径よりも大きな内径を有している。
次いで、予め用意された複数のPPSプレートの中から、ソケット20に適した1枚のPPSプレートを選択する。本実施形態において、予め用意された複数のPPSプレートは、いずれもそれぞれ35個の第2の貫通孔42が略中央に形成されている点で共通しているが、大きな内径の貫通孔と小さな内径の貫通孔との配置が相互に相違している。また、選択されるPPSプレート40では、35個の第2の貫通孔42の中で、電力供給ケーブル21に接続すべきコンタクトピン60が挿入される第2の貫通孔が、コンタクトピン60の外径以下の内径を有し、且つ、それ以外の第2の貫通孔がコンタクトピン60の外径よりも大きな内径を有している。
次いで、GNDプレート30とPPSプレート40の間に第1の絶縁プレート51を積層すると共に、第2、第3及び第4の絶縁プレート52,53,54をこれらの上下に積層する。
このように、予め用意されたプレート群の中からプレートを選択して組み合わせることで、多様な品種のICデバイスに容易に対応することができる。
図2及び図3に示すように、積層されたプレート30,40,51〜54は、第2の絶縁プレート52側から各挿入孔にそれぞれ挿入されたネジ91と、第4の絶縁プレート54側でネジ91に螺合しているナット92と、により固定されている。なお、本発明において、プレート30,40,51〜54の固定方法はネジ止めに限定されず、例えばクランプ等を用いて固定してもよい。
また、積層されたプレート30,40,51〜54において同軸上に位置している各貫通孔32,42,51a〜54aに、コンタクトピン60がそれぞれ挿入されている。このコンタクトピン60として、例えば、ポゴピン、又は、ベローズタイプ若しくは同軸構造のコンタクトピン等を例示することができる。コンタクトピン60の後端部には、外径が大きくなっている大径部61が形成されており、コンタクトピン60はこの大径部61で第4の絶縁プレート54に係止されている。
本実施形態では、図4の右端に示す第1及び第2の貫通孔32a,42aに関して、第1の貫通孔32aの内径がコンタクトピン60の外径以下となっているのに対し、第2の貫通孔42aの内径がコンタクトピン60の外形よりも大きくなっている。このため、GNDプレート30とコンタクトピン60は接触しているが、PPSプレートとコンタクトピン60は接触していない。従って、図4の右端に示すコンタクトピン60は、GNDプレート30を介して、GNDケーブル11のみに電気的に接続されている。
一方、図4の中央に示す第1及び第2の貫通孔32b,42bに関して、第1の貫通孔32bの内径がコンタクトピン60の外径よりも大きくなっているのに対し、第2の貫通孔42bの内径がコンタクトピン60の外径以下となっている。そのため、GNDプレート30とコンタクトピン60は接触していないが、PPSプレート40とコンタクトピン60が接触している。従って、図4に中央に示すコンタクトピン60は、PPSプレート40を介して、電力供給ケーブル12のみに電気的に接続されている。
さらに、図4の左端に示す第1及び第2の貫通孔32c,42cに関して、第1及び第2の貫通孔32c,42cの何れもが、コンタクトピン60の外形よりも大きな内径を有しているので、コンタクトピン60はGNDプレート30及びPPSプレート40の何れにも接触していない。このため、図4の左端のコンタクトピン60は、GNDケーブル11及び電力供給ケーブル12の何れにも接続されておらず、試験信号をICデバイスに伝送するための信号伝送ケーブル13が、半田付け等により直接接続されている。この信号伝送ケーブル13は、例えば高周波信号を伝送可能なように同軸ケーブルから構成されており、テストヘッド10内に収容されているピンエレクトロニクスカード(不図示)に接続されている。
以上のように、本実施形態では、第1及び第2の貫通孔32,42の大きさに応じて、コンタクトピン60と導電プレート30,40を接触させ又は非接触とさせることで、回路基板を用いずに、コンタクトピン60と電気ケーブル11〜13を選択的に接続することが可能となる。なお、本発明においては、同一のコンタクトピン60を複数の導電プレートに接触させてもよい。
また、回路基板を用いずにソケット20を構成することで、ICデバイス5の近くまで同軸構造を採用し易く、試験精度を向上させることができる。さらに、細い回路パターンに代えて導電プレート30,40を採用することで、電力供給用やグラウンド用の配線を大幅に強化することができるので、ノイズの低減を図ることができる。
図2に示すように、積層されたプレート30,40,51〜54の両端からは、GNDプレート30とPPSプレート40がそれぞれ突出している。GNDプレート30は、実質的に直角に折れ曲がった折曲部31をその両端に有している。また、PPSプレート40も同様に、その両端に実質的に直角に折れ曲がった折曲部41をその両端に有している。GNDプレート30の折曲部31とPPSプレート40の折曲部41とは実質的に平行となっており、これら折曲部31,41の間に回路基板70が介装されている。
回路基板70は、図5に示すように、その内部に回路パターン71,72を有している。第1の回路パターン71は、GNDプレート30とGNDケーブル11とを電気的に接続している。同様に、第2の回路パターン72は、PPSプレート40と電力供給ケーブル12とを電気的に接続している。さらに、この回路基板70にはコンデンサ80が実装されている。このコンデンサ80は、第1及び第2の回路パターン71,72にそれぞれ接続されている。コンデンサ80は、被試験ICデバイスに大電流を供給するためのバイパスコンデンサである。
このように、GNDプレート30とPPSプレート40の間に介装された回路基板70にコンデンサ80を実装することで、被試験ICデバイスの近傍にバイパスコンデンサ80を配置することができるので、試験精度を向上させることができる。
また、GNDプレート30及びPPSプレート40の突出している部分を折り曲げることで、ソケット20の小型化を図ることができる。特に、多数のICデバイスを同時にテストするためにテストヘッドの上部に多数のソケット20を実装する場合に、ソケット20の実装密度を向上させることができる。
さらに、従来のソケットでは、回路基板にコネクタが実装されており、回路パターンを拡大(ファンアウト)させなければならず、ソケットの高密度実装の障害となっていた。これに対し、本実施形態では、コネクタを用いずに、GNDプレート30及びPPSプレート40にGNDケーブル11及び電力供給ケーブル12を直接接続しているので、ソケット20の実装密度を向上させることができる。
なお、図5では、説明の便宜上、ひとつのコンデンサ80しか図示していないが、実際には図2に示すように、複数のコンデンサ80が回路基板70に実装されている。また、本発明において回路基板上に実装される電子部品は、コンデンサ80に限定されず、例えばコンデンサ81のON/OFFを切り替えるためのリレーを回路基板に実装してもよい。
図7は本発明の第3実施形態におけるソケットの端部を示す側面図、図8は本発明の第4実施形態におけるソケットの端部を示す側面図である。図7に示すように、プレート30,40の折曲部31,41の間に、回路基板80を介さずにコンデンサ80を配置させて、コンデンサ80をGNDプレート30の折曲部31に直接接続すると共に、PPSプレート40の折曲部41に直接接続してもよい。或いは、図8に示すように、プレート30,40の両端部を折り曲げずに、プレート30,40の端部にコンデンサ80を介装してもよい。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述の実施形態では、導電部材の一例としてコンタクトピン60を例示し、導電体の一例として電気ケーブル11,12を例示したが、本発明に係る電気接続構造では特にこれに限定されない。
また、上述の実施形態では、端子装置の一例としてソケットについて説明したが、本発明に係る端子装置では特にこれに限定されず、例えば、回路基板や電気ケーブル同士或いは回路基板と電気ケーブルを接続するためのコネクタに適用してもよい。

Claims (17)

  1. 第1の導電体がそれぞれ電気的に接続された複数の導電プレートと、
    前記複数の導電プレートの間に積層されている絶縁プレートと、
    前記導電プレート及び前記絶縁プレートを貫通している複数の導電部材と、を備えており、
    前記導電部材が挿入された前記導電プレートの貫通孔の大きさに応じて、前記導電部材が、前記複数の導電プレートの少なくとも一つと接触し、又は、前記導電プレートと非接触となっている電気接続構造。
  2. 前記導電部材の外径以下の内径の貫通孔を有する前記導電プレートが、前記導電部材と接触しており、
    前記導電部材の外径より大きな内径の貫通孔を有する前記導電プレートが、前記導電部材と非接触となっている請求項1記載の電気接続構造。
  3. 前記導電プレートと非接触の前記導電部材に電気的に接続された第2の導電体をさらに備えた請求項1又は2記載の電気接続構造。
  4. 前記第1及び第2の導電体は電気ケーブルを含む請求項3記載の電気接続構造。
  5. 被接続体に電気的に接続される端子装置であって、
    第1の電気ケーブルがそれぞれ電気的に接続された複数の導電プレートと、
    前記複数の導電プレートの間に積層されている第1の絶縁プレートと、
    前記被接続体に電気的に接触する複数の端子と、を備え、
    前記複数の端子は、前記複数の導電プレート及び前記第1の絶縁プレートを貫通しており、
    前記端子が挿入された前記導電プレートの貫通孔の大きさに応じて、前記端子が、前記複数の導電プレートの少なくとも一つと接触し、又は、前記導電プレートと非接触となっている端子装置。
  6. 前記第1の電気ケーブルは、前記被接続体に電力を供給するための電力供給用ケーブル、及び、前記被接続体を基準電位点に接続するためのグラウンド用ケーブルを含む請求項5記載の端子装置。
  7. 前記端子の外径以下の内径の貫通孔を有する前記導電プレートが、前記端子と接触しており、
    前記端子の外径より大きな内径の貫通孔を有する前記導電プレートが、前記端子と非接触となっている請求項5又は6記載の端子装置。
  8. 前記導電プレートに非接触の前記端子に電気的に接続されている第2の電気ケーブルをさらに備えた請求項5〜7の何れかに記載の端子装置。
  9. 前記第2の電気ケーブルは、前記被接続体に電気信号を伝送するための信号伝送用ケーブルを含む請求項8記載の端子装置。
  10. 前記複数の導電プレートを間に積層している第2及び第3の絶縁プレートと、
    前記複数の導電プレート及び前記第1〜第3の絶縁プレートを固定する固定手段と、をさらに備え、
    前記複数の端子は、前記複数の導電プレート及び前記第1〜第3の絶縁プレートを貫通している請求項5〜9の何れかに記載の端子装置。
  11. 前記複数の導電プレートの端部は、少なくとも前記第1の絶縁プレートから突出している請求項5〜10の何れかに記載の端子装置。
  12. 前記導電プレートの端部が折れ曲がっている請求項11記載の端子装置。
  13. 電子部品が実装されていると共に、少なくとも2つの前記導電プレートに電気的に接続された回路基板をさらに備え、
    前記回路基板は、前記少なくとも2つの導電プレートの端部の間に介装されている請求項11又は12記載の端子装置。
  14. 少なくとも2つの前記導電プレートに電気的に接続された電子部品をさらに備え、
    前記電子部品は、前記少なくとも2つの導電プレートの端部の間に介装されている請求項11又は12記載の端子装置。
  15. 被試験電子部品の試験の際に前記被試験電子部品に電気的に接続されるソケットであって、
    請求項5〜14の何れかに記載の端子装置を備えており、
    前記被接続体は、前記被試験電子部品の入出力端子を含むソケット。
  16. 被試験電子部品のテストを行うための電子部品試験装置であって、
    請求項15記載のソケットと、
    前記ソケットが装着されたテストヘッドと、を備えた電子部品試験装置。
  17. 被試験電子部品の試験の際に前記被試験電子部品に電気的に接続されるソケットの製造方法であって、
    複数の第1の導電プレートの中から一つの第1の導電プレートを選択する第1の選択ステップと、
    複数の第2の導電プレートの中から一つの第2の導電プレートを選択する第2の選択ステップと、
    絶縁プレートを介して前記第1及び第2の導電プレートを積層する積層ステップと、
    前記第1の導電プレート、前記絶縁プレート及び前記第2の導電プレートに端子を貫通させる貫通ステップと、を備えたソケット製造方法。
JP2009531174A 2007-09-03 2008-08-13 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法 Ceased JPWO2009031394A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007227837 2007-09-03
JP2007227837 2007-09-03
PCT/JP2008/064543 WO2009031394A1 (ja) 2007-09-03 2008-08-13 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法

Publications (1)

Publication Number Publication Date
JPWO2009031394A1 true JPWO2009031394A1 (ja) 2010-12-09

Family

ID=40428716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531174A Ceased JPWO2009031394A1 (ja) 2007-09-03 2008-08-13 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法

Country Status (4)

Country Link
JP (1) JPWO2009031394A1 (ja)
KR (1) KR101149748B1 (ja)
TW (1) TWI383161B (ja)
WO (1) WO2009031394A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6569377B2 (ja) 2015-08-14 2019-09-04 富士通株式会社 ケーブルコネクタ及び配線基板
JP2016026295A (ja) * 2015-09-14 2016-02-12 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP6484532B2 (ja) * 2015-09-14 2019-03-13 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP2018021914A (ja) * 2017-08-04 2018-02-08 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
US20200003802A1 (en) * 2018-07-02 2020-01-02 Powertech Technology Inc. Testing socket and testing apparatus
TWI747582B (zh) 2020-10-29 2021-11-21 創意電子股份有限公司 檢測裝置
TWI806045B (zh) * 2021-05-04 2023-06-21 博磊科技股份有限公司 半導體積體電路、印刷電路板與測試裝置之連接器總成

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123872A (en) * 1977-04-05 1978-10-28 Oki Yunibatsuku Kk Multilayer circuit board connecting structure
JPH04233179A (ja) * 1990-10-05 1992-08-21 Internatl Business Mach Corp <Ibm> コネクタ・アセンブリ
JPH11352182A (ja) * 1998-06-10 1999-12-24 Fujitsu Ltd 試験用配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239017A (ja) 1998-02-23 1999-08-31 Kyocera Corp 積層型開口面アンテナおよびそれを具備する多層配線基板
JP4493981B2 (ja) * 2003-10-31 2010-06-30 エスペック株式会社 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
JP4535828B2 (ja) * 2004-09-30 2010-09-01 株式会社ヨコオ 検査ユニットの製法
JP2006112891A (ja) * 2004-10-14 2006-04-27 Fujitsu Ltd 半導体試験ボード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123872A (en) * 1977-04-05 1978-10-28 Oki Yunibatsuku Kk Multilayer circuit board connecting structure
JPH04233179A (ja) * 1990-10-05 1992-08-21 Internatl Business Mach Corp <Ibm> コネクタ・アセンブリ
JPH11352182A (ja) * 1998-06-10 1999-12-24 Fujitsu Ltd 試験用配線基板

Also Published As

Publication number Publication date
KR20100052520A (ko) 2010-05-19
TW200925619A (en) 2009-06-16
TWI383161B (zh) 2013-01-21
WO2009031394A1 (ja) 2009-03-12
KR101149748B1 (ko) 2012-06-01

Similar Documents

Publication Publication Date Title
US7977583B2 (en) Shielded cable interface module and method of fabrication
US5014002A (en) ATE jumper programmable interface board
US7405582B2 (en) Measurement board for electronic device test apparatus
JPWO2009031394A1 (ja) 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法
US7364461B1 (en) Direct attachment of coaxial cables
US7990168B2 (en) Probe card including a sub-plate with a main supporter and a sub-supporter with the sub-supporter having probe needles
US6300781B1 (en) Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system
CN212749137U (zh) 具有可配置探头固定装置的测试设备
JP2004347591A (ja) 集積回路用プローブ・カード
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
WO2010041324A1 (ja) 回路ボード、回路ボードアッセンブリ及び誤挿入検出装置
KR101479956B1 (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
US9297830B2 (en) Connector / cable assembly
KR101913274B1 (ko) 프로브 카드의 전기적 특성 측정장치
JP2019219368A (ja) プローブカード
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
US8476919B2 (en) Prober unit
US20060264096A1 (en) Surface mount retention module
US7459921B2 (en) Method and apparatus for a paddle board probe card
CN113687207B (zh) 用于装设半导体集成电路的测试板及方法
KR20110097529A (ko) 프로버 장치
JPH11311638A (ja) プローブおよび検査装置
JP2010054487A (ja) プローバ装置
KR100844486B1 (ko) 반도체 칩 테스트 소켓
JP3128442B2 (ja) バーンイン試験用ボード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140225