[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2008132841A1 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JPWO2008132841A1
JPWO2008132841A1 JP2008546622A JP2008546622A JPWO2008132841A1 JP WO2008132841 A1 JPWO2008132841 A1 JP WO2008132841A1 JP 2008546622 A JP2008546622 A JP 2008546622A JP 2008546622 A JP2008546622 A JP 2008546622A JP WO2008132841 A1 JPWO2008132841 A1 JP WO2008132841A1
Authority
JP
Japan
Prior art keywords
scan
electrode
voltage
scan electrode
numbered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008546622A
Other languages
English (en)
Inventor
司 谷口
谷口　　司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008132841A1 publication Critical patent/JPWO2008132841A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

プラズマディスプレイ装置は、複数の走査電極を有するパネルと、複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備えたプラズマディスプレイ装置であって、駆動回路は、複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、走査ＩＣを搭載した回路基板は、奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装する面または層と、偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装する面または層は異なる。

Description

本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板には走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、背面板にはデータ電極が背面ガラス基板上に平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
プラズマディスプレイ装置は、このようなパネルとパネルの各電極を駆動する駆動回路とを備える。駆動回路は、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法を用いて、パネルの走査電極、維持電極およびデータ電極のそれぞれを駆動する。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷が各電極上に形成される。書込み期間では、走査電極のそれぞれに走査パルスを順次印加するとともに表示を行うべき放電セルのデータ電極に書込みパルスを印加して、書込み放電が発生する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ発光させることにより画像表示が行われる。
しかしサブフィールド法を用いてパネルを駆動する場合に、走査電極に走査パルスを印加しなくてもデータ電極に書込みパルスを印加するだけで書込み動作に必要な壁電荷が減少する。その結果、書込み放電が不安定になることがある。この課題を解決する方法として、例えば特許文献１には、走査電極を４つの走査電極群に分けるとともに、各走査電極群に属する走査電極に走査パルスを順次印加する４つの期間に書込み期間を分割し、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加する駆動方法が開示されている。
しかしながら、上記の駆動方法によれば、隣り合う走査電極の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間でスパークが発生する可能性がある。または、マイグレーションによりパネルの走査電極引き出し部分でショートする等の可能性がある。また、走査電極群のそれぞれに対応した走査電極駆動回路から駆動電圧が供給されるので、走査電極群毎に駆動電圧波形にわずかな差異が生じ、走査電極群の境界に対応する画像表示領域に輪郭が発生して画像表示品質が低下する等の課題がある。
特開２００３−４３９８９号公報
本発明は上述の課題に鑑みてなされたものであり、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるプラズマディスプレイ装置を提供する。
プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備え、駆動回路は複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、走査ＩＣを搭載した回路基板は、一方の面に奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装し、他方の面に偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装する。
プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備え、駆動回路は複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、走査ＩＣを搭載した回路基板は２層以上の配線層を備えた多層の回路基板であり、奇数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層と偶数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層とが異なる。
図１は本発明の実施の形態に用いるパネルの構造を示す分解斜視図である。 図２は本発明の実施の形態に用いるパネルの電極配列図である。 図３は本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図４は本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図である。 図５は本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図である。 図６は本発明の実施の形態におけるプラズマディスプレイ装置の走査パルス発生部の構成を示す回路図である。 図７は本発明の実施の形態におけるプラズマディスプレイ装置の構造の一例を示す分解斜視図である。 図８Ａは本発明の実施の形態における走査ＩＣを実装した回路基板を示す図である。 図８Ｂは本発明の実施の形態における走査ＩＣを実装した回路基板を示す図である。 図９は本発明の実施の形態における回路基板の配線の様子を示す図である。
符号の説明
１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ａ，４２ｂ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 走査パルス発生部
５１，５２ スイッチ
５３ 奇数電極出力部
５４ 偶数電極出力部
５５（１），５５（３），・・・，５６（２），５６（４），・・・ 出力部
１００ プラズマディスプレイ装置
５３１〜５５０ 走査ＩＣ
５６１〜５６８ コネクタ
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
これらの前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部はガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本（ｎは偶数）の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列されている。またパネル１０の上半分には列方向に長いｍ本のデータ電極Ｄ１ａ〜データ電極Ｄｍａ（図１のデータ電極３２）が配列され、パネル１０の下半分には列方向に長いｍ本のデータ電極Ｄ１ｂ〜データ電極Ｄｍｂ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊａ（ｊ＝１〜ｍ）またはデータ電極Ｄｊｂ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内に２×ｍ×ｎ個形成されている。本実施の形態においては、上述したようにデータ電極Ｄｊａとデータ電極Ｄｊｂとに分割されたデータ電極を備えたパネル１０を例に説明するが、本発明はこれに限定されるものではなく、データ電極Ｄｊは分割されていなくてもよい。
図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２ａ、データ電極駆動回路４２ｂ、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源部（図示せず）を備えている。
画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２ａはサブフィールド毎の画像データを各データ電極Ｄ１ａ〜データ電極Ｄｍａに対応する信号に変換し各データ電極Ｄ１ａ〜データ電極Ｄｍａを駆動する。データ電極駆動回路４２ｂはサブフィールド毎の画像データを各データ電極Ｄ１ｂ〜データ電極Ｄｍｂに対応する信号に変換し各データ電極Ｄ１ｂ〜データ電極Ｄｍｂを駆動する。
タイミング発生回路４５は水平同期信号および垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３は、書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する各種の電圧および走査パルスを発生するための走査パルス発生部５０を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４はタイミング信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１００は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷が各電極上に形成される。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷が形成される。そして維持期間では、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
なお、本実施の形態は、走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動する。書込み期間は、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ−１のそれぞれに走査パルスを順次印加する奇数書込み期間（以下、「奇数期間」と略記する）と、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎのそれぞれに走査パルスを順次印加する偶数書込み期間（以下、「偶数期間」と略記する）とに分割される。そして以下では、まず偶数期間、次に奇数期間を配置して書込み期間を構成したものとして説明するが、もちろん本発明はこの順序に限定されるものではない。
図４および図５は、本発明の実施の形態におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。図４はパネル１０の上半分のデータ電極Ｄ１ａ〜データ電極Ｄｍａおよび走査電極ＳＣ１〜走査電極ＳＣｎ／２のそれぞれに印加する駆動電圧波形を示している。図５はパネル１０の下半分のデータ電極Ｄ１ｂ〜データ電極Ｄｍｂおよび走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎのそれぞれに印加する駆動電圧波形を示している。１フィールド期間は、例えば１０のサブフィールドで構成されているが、図４および図５には２つのサブフィールドの駆動電圧波形を示している。
第１サブフィールドの初期化期間の前半部では、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂに書込みパルス電圧Ｖｗが印加される。維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）が印加される。走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧が印加される。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａ上、データ電極Ｄ１ｂ〜データ電極Ｄｍｂ上および維持電極ＳＵ１〜維持電極ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間の後半部では、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂに電圧０（Ｖ）が印加され、維持電極ＳＵ１〜維持電極ＳＵｎに正の電圧Ｖｅ１が印加される。走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧が印加される。この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１ａ〜データ電極Ｄｍａ上、データ電極Ｄ１ｂ〜データ電極Ｄｍｂ上の正の壁電圧は書込み動作に適した値に調整される。
なお、１フィールドを構成するサブフィールドのうち、いくつかのサブフィールドでは初期化期間の前半部を省略してもよく、その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４は、第１サブフィールドの初期化期間では前半部および後半部を有する初期化動作、第２サブフィールドおよびそれ以降の初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示している。
続く書込み期間では、本実施の形態においてはパネル１０の上半分の放電セルとパネル１０の下半分の放電セルとで同時に書込み動作が行われる。まず偶数期間におけるパネル１０の上半分の放電セルの書込み動作について説明する。
偶数期間の初めに、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１のそれぞれには第４の電圧Ｖｓ４が印加され、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２のそれぞれには第２の電圧Ｖｓ２がそれぞれ印加される。ここで、第４の電圧Ｖｓ４は第２の電圧Ｖｓ２より高い電圧である。
次に、２番目の走査電極ＳＣ２に負の走査パルスを印加するために第１の電圧である走査パルス電圧Ｖａｄが印加される。そして、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から１番目に発光させるべき放電セルのデータ電極Ｄｋａ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｗが印加される。このとき本実施の形態においては、走査電極ＳＣ２に隣接する走査電極、すなわち１番目の走査電極ＳＣ１および３番目の走査電極ＳＣ３に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。これは、互いに隣接する走査電極ＳＣ１と走査電極ＳＣ２との間、および走査電極ＳＣ２と走査電極ＳＣ３との間に過大な電圧差が印加されるのを防ぐためである。
すると書込みパルス電圧Ｖｗを印加した放電セルのデータ電極Ｄｋａ上と走査電極ＳＣ２上との交差部の電圧差は、外部印加電圧の差（Ｖｗ−Ｖａｄ）にデータ電極Ｄｋａ上の壁電圧と走査電極ＳＣ２上の壁電圧の差とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｋａと走査電極ＳＣ２との間および維持電極ＳＵ２と走査電極ＳＣ２との間に書込み放電が起こる。そうして、走査電極ＳＣ２上に正の壁電圧が蓄積され、維持電極ＳＵ２上に負の壁電圧が蓄積され、データ電極Ｄｋａ上にも負の壁電圧が蓄積される。このようにして、上から２番目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｗを印加しなかったデータ電極Ｄ１ａ〜データ電極Ｄｍａと走査電極ＳＣ２との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
次に、４番目の走査電極ＳＣ４に第１の電圧である走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から４番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ４に隣接する３番目の走査電極ＳＣ３および５番目の走査電極ＳＣ５にも第３の電圧Ｖｓ３が印加される。するとその放電セルのデータ電極Ｄｋａと走査電極ＳＣ４との間および維持電極ＳＵ４と走査電極ＳＣ４との間に書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。
以下、偶数番目の走査電極ＳＣ６、走査電極ＳＣ８、・・・、走査電極ＳＣｎ／２についても同様に書込み動作が行われる。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐ（ｐ＝偶数、１＜ｐ＜ｎ）に隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１にも第３の電圧Ｖｓ３が印加される。
パネル１０の下半分の放電セルの書込み動作についても同様に、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１のそれぞれには第４の電圧Ｖｓ４が印加される。偶数番目の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎのそれぞれには第２の電圧Ｖｓ２がそれぞれ印加される。その後、図５に示したように、偶数番目の走査電極ＳＣｎ、走査電極ＳＣｎ−２、・・・、走査電極ＳＣｎ／２＋２に走査パルスが順次印加される。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１にも第３の電圧Ｖｓ３が印加される。
なお本実施の形態の偶数期間においては、図４、図５に示したように、パネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２には上から下に向かって走査パルスが順次印加され、パネル１０の下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎには下から上に向かって走査パルスが順次印加される。そして走査電極ＳＣ２と走査電極ＳＣｎとに同時に走査パルスが印加され、走査電極ＳＣ４と走査電極ＳＣｎ−２とに同時に走査パルスが印加され、・・・、走査電極ＳＣｎ／２と走査電極ＳＣｎ／２＋２とに同時に走査パルスが印加される。しかし本発明はこれに限定されるものではない。すなわち、パネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２および下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎともに上から下に向かって順次走査パルスを印加してもよい。またパネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２に下から上に向かって走査パルスを順次印加し、下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎに上から下に向かって走査パルスを順次印加してもよい。
続く奇数期間では、パネル１０の上半分において、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１に第２の電圧Ｖｓ２が印加される。偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２については第４の電圧Ｖｓ４を印加してもよいが、本実施の形態は第２の電圧Ｖｓ２を印加する。
次に、１番目の走査電極ＳＣ１に負の走査パルスを印加するための第１の電圧である走査パルス電圧Ｖａｄが印加される。それとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から１番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。するとその放電セルのデータ電極Ｄｋａと走査電極ＳＣ１との交差部の電圧差は放電開始電圧を超え、上から１番目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。次に、３番目の走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加されるとともに、上から３番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。するとその放電セルで書込み放電が起きる。以下同様に、奇数番目の走査電極ＳＣ５、走査電極ＳＣ７、・・・、走査電極ＳＣｎ／２−１についても同様に書込み動作が行われる。
パネル１０の下半分の放電セルの書込み動作についても同様に、奇数番目の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１に第２の電圧Ｖｓ２が印加される。偶数番目の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎにも第２の電圧Ｖｓ２が印加される。その後、図５に示したように、奇数番目の走査電極ＳＣｎ−１、走査電極ＳＣｎ−３、・・・、走査電極ＳＣｎ／２＋１に走査パルスを順次印加して書込み動作が行われる。
なお奇数期間においても、パネル１０の上半分の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１には上から下に向かって走査パルスが順次印加される。パネル１０の下半分の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１には下から上に向かって走査パルスが順次印加される。そして走査電極ＳＣ１と走査電極ＳＣｎ−１とに同時に走査パルスが印加され、走査電極ＳＣ３と走査電極ＳＣｎ−３とに同時に走査パルスが印加され、・・・、走査電極ＳＣｎ／２−１と走査電極ＳＣｎ／２＋１とに同時に走査パルスが印加される。しかし本発明はこれに限定されるものではなく、走査パルスを印加する順序は任意に設定することができる。
また上述の説明では、偶数期間の後に奇数期間を設けたが、奇数期間の後に偶数期間を設けてもよく、さらにこの順序を適宜入れ替えてもよい。
続く維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｍが印加されるとともに維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）が印加される。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差は維持パルス電圧Ｖｍに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋａ上、データ電極Ｄｋｂ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜走査電極ＳＣｎには電圧０（Ｖ）が、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｍがそれぞれ印加される。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こる。そうして、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜走査電極ＳＣｎに印加して、データ電極Ｄｋａ上とデータ電極Ｄｋｂ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が消去されている。こうして維持期間における維持動作が終了する。
次に、走査パルス発生部５０の詳細な構成について説明する。なお本実施の形態においては、第２の電圧Ｖｓ２と第１の電圧である走査パルス電圧Ｖａｄとの差が、第４の電圧Ｖｓ４と第３の電圧Ｖｓ３との差に等しいとして説明する。この電圧の差を以下、電圧Ｖｓｃｎと記す。すなわち、（Ｖｓ２−Ｖａｄ）＝（Ｖｓ４−Ｖｓ３）＝Ｖｓｃｎである。また、第１の電圧Ｖｓ１はＶａｄであるので、第２の電圧Ｖｓ２は（Ｖａｄ＋Ｖｓｃｎ）であり、第４の電圧Ｖｓ４は（Ｖｓ３＋Ｖｓｃｎ）である。また本実施の形態における各電圧の値は、例えば、走査パルス電圧Ｖａｄは−１４０（Ｖ）、電圧Ｖｓｃｎは１５０（Ｖ）、第３の電圧Ｖｓ３は０（Ｖ）である。しかしこれらの電圧は一例であり、パネル１０の特性等に合わせて最適な値に設定することが望ましい。
また、本実施の形態に用いるパネル１０は高精細度パネルであり、ｎ＝１０８０、すなわち１０８０本の走査電極ＳＣ１〜走査電極ＳＣ１０８０および維持電極ＳＵ１〜維持電極ＳＵ１０８０を備えたパネルであるものとして説明する。
図６は、本発明の実施の形態におけるプラズマディスプレイ装置１００の走査パルス発生部５０の構成を示す回路図である。図６はパネル１０および維持電極駆動回路４４も示している。走査パルス発生部５０は、奇数電極出力部５３と偶数電極出力部５４とフローティング電源ＶＳＣＮ１とフローティング電源ＶＳＣＮ２とスイッチ５１とスイッチ５２とを備えている。奇数電極出力部５３は、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９に印加する駆動電圧を出力する。なお、図６では、走査電極ＳＣ１０７９を「ＳＣｎ−１」と記載している。偶数電極出力部５４は、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０に印加する駆動電圧を出力する。なお、図６では、走査電極ＳＣ１０８０を「ＳＣｎ」と記載している。フローティング電源ＶＳＣＮ１は、奇数電極出力部５３に電力を供給する。スイッチ５１は、フローティング電源ＶＳＣＮ１の低電圧側を第１の電圧である走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。フローティング電源ＶＳＣＮ２は、偶数電極出力部５４に電力を供給する。スイッチ５２は、フローティング電源ＶＳＣＮ２の低電圧側を第１の電圧である走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。本実施の形態においては、フローティング電源ＶＳＣＮ１およびフローティング電源ＶＳＣＮ２の電圧はともに電圧Ｖｓｃｎである。
なお、図６では、初期化期間および維持期間における駆動電圧波形を発生する回路は省略した。
奇数電極出力部５３は、フローティング電源ＶＳＣＮ１の低電圧側の電圧または高圧側の電圧を奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９のそれぞれに印加する出力部５５（１）、出力部５５（３）、・・・、出力部５５（１０７９）を備えている。出力部５５（１）、出力部５５（３）、・・・、出力部５５（１０７９）のそれぞれは、フローティング電源ＶＳＣＮ１の高圧側の電圧を出力するスイッチング素子とフローティング電源ＶＳＣＮ１の低圧側の電圧を出力するスイッチング素子とを有する。
偶数電極出力部５４も同様に、フローティング電源ＶＳＣＮ２の低電圧側の電圧または高圧側の電圧を偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０のそれぞれに印加する出力部５６（２）、出力部５６（４）、・・・、出力部５６（１０８０）を備えている。そして出力部５６（２）、出力部５６（４）、・・・、出力部５６（１０８０）のそれぞれは、フローティング電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子とフローティング電源ＶＳＣＮ２の低圧側の電圧を出力するスイッチング素子とを有する。
なお、フローティング電源ＶＳＣＮ１、フローティング電源ＶＳＣＮ２は、例えばＤＣ−ＤＣコンバータ等を用いて構成してもよいが、ダイオードとコンデンサを有するブートストラップ回路を用いて簡単に構成することもできる。
ここで、奇数電極出力部５３の出力部５５（１）、出力部５５（３）、・・・、出力部５５（５３９）は複数ブロック毎にまとめられＩＣ化されている。同様に偶数電極出力部５４の出力部５６（２）、出力部５６（４）、・・・、出力部５６（５４０）も複数ブロック毎にまとめられＩＣ化されている。以下、このＩＣを「走査ＩＣ」と呼ぶ。本実施の形態においては、６４個分の出力部が１つのモノリシックＩＣとして集積されているものとして説明する。そして１０個の走査ＩＣを用いて奇数電極出力部５３が構成され、同様に１０個の走査ＩＣを用いて偶数電極出力部５４が構成されている。このように多数の出力部をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくなる。そしてＩＣがモノリシックＩＣであれば実装面積もさらに小さくなるので、より望ましい。
図７は、本発明の実施の形態におけるプラズマディスプレイ装置１００の構造の一例を示す分解斜視図である。プラズマディスプレイ装置１００は、パネル１０と、パネル１０を収容する前面枠７１およびバックカバー７２と、パネル１０を保持するシャーシ７３と、パネル１０で発生した熱をシャーシ７３に逃がす熱伝導シート７４とを備える。さらに、プラズマディスプレイ装置１００は、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、電源回路等のパネル１０を駆動するための駆動回路を搭載した回路基板群７５を備えており、これらの回路基板群７５はシャーシ７３上に配置されている。
図３に示した走査電極駆動回路４３は、回路基板８１ａ、回路基板８１ｂおよび回路基板８２に分割されて搭載されている。そして、回路基板８１ａには、走査電極ＳＣ１〜走査電極ＳＣ５４０を駆動する走査ＩＣ、すなわち奇数電極出力部５３の５個の走査ＩＣ５３１〜走査ＩＣ５３５、および偶数電極出力部５４の５個の走査ＩＣ５４１〜走査ＩＣ５４５が実装されている。回路基板８１ｂには、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０を駆動する走査ＩＣ、すなわち奇数電極出力部５３の残りの５個の走査ＩＣ５３６〜走査ＩＣ５４０、および偶数電極出力部５４の残りの５個の走査ＩＣ５４６〜走査ＩＣ５５０が実装されている。
回路基板８２には奇数電極出力部５３および偶数電極出力部５４を除く走査電極駆動回路４３が搭載されている。そして回路基板８２はコネクタ８３ａ、コネクタ８３ｂを備え、これらのコネクタを介して回路基板８１ａ、回路基板８１ｂに必要な電力および信号が供給される。
図８Ａと図８Ｂは、本発明の実施の形態における走査ＩＣ５３１〜走査ＩＣ５５０を実装した回路基板を示す図である。図８Ａは回路基板８１ａを示し、図８Ｂは回路基板８１ｂを示している。なお、図８Ａと図８Ｂにおいては、走査ＩＣ５３１〜走査ＩＣ５５０をそれぞれ「ＩＣ５３１」〜「ＩＣ５５０」と記載している。
本実施の形態においては、回路基板８１ａの一方の面に奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ５３９を駆動するための５つの走査ＩＣ５３１〜走査ＩＣ５３５が実装され、他方の面に偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ５４０を駆動するための５つの走査ＩＣ５４１〜走査ＩＣ５４５が実装されている。そして、走査ＩＣ５３１〜走査ＩＣ５３５、走査ＩＣ５４１〜走査ＩＣ５４５の出力をＦＰＣを介してパネルに供給するためのコネクタ５６１〜コネクタ５６４が他方の面に実装されている。また回路基板８１ｂの一方の面に奇数番目の走査電極ＳＣ５４１、走査電極ＳＣ５４３、・・・、走査電極ＳＣ１０７９を駆動するための５つの走査ＩＣ５３６〜走査ＩＣ５４０が実装され、他方の面に偶数番目の走査電極ＳＣ５４２、走査電極ＳＣ５４４、・・・、走査電極ＳＣ１０８０を駆動するための５つの走査ＩＣ５４６〜走査ＩＣ５５０が実装されている。そして、走査ＩＣ５３６〜走査ＩＣ５４０、走査ＩＣ５４６〜走査ＩＣ５５０の出力をＦＰＣを介してパネルに供給するためのコネクタ５６５〜コネクタ５６８が同じ面に実装されている。なお走査ＩＣ５３１〜走査ＩＣ５５０およびコネクタ５６１〜コネクタ５６８に記載した数値は、対応する走査電極の番号を示している。
上述したように、書込み期間において走査電極ＳＣ１〜走査電極ＳＣ１０８０に印加する最も高い電圧は第４の電圧Ｖｓ４であり最も低い電圧は第１の電圧である走査パルス電圧Ｖａｄである。したがって、その差は（Ｖｓ４−Ｖａｄ）であり、本実施の形態においては（１５０−（−１４０））＝２９０（Ｖ）になる。しかし本実施の形態においては、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９の出力を回路基板８１ａ、回路基板８１ｂの一方の面、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０の出力を回路基板８１ａ、回路基板８１ｂの他方の面となるように分離して実装している。そのため、一方の面および他方の面の同一面内の最大の電圧差はともに電圧Ｖｓｃｎ＝１５０（Ｖ）となり、回路基板８１ａ、回路基板８１ｂの配線パターン間でスパークやショートを生じる恐れがない。また、コネクタ５６１〜コネクタ５６８の端子間やＦＰＣを接続するパネルの走査電極端子間では最大の電圧差は大きくなるものの、隣接する走査電極間の最大の電位差は上述したように低く抑えることができる。そのため、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがない。加えて、奇数番目の走査電極に対応する走査ＩＣと偶数番目の走査電極に対応する走査ＩＣとを分離して実装することで、走査ＩＣ５３１〜走査ＩＣ５５０の出力をコネクタ５６１〜コネクタ５６８の端子に交差させることなく配線することができる。その結果、配線のための面積を抑えることができ、回路基板をコンパクトに設計することができる。
図９は、本発明の実施の形態における回路基板８１ａの配線の様子を示す図である。図９は、一方の面に実装された走査ＩＣ５３１と他方の面に実装された走査ＩＣ５４１、およびそれらの出力からコネクタ５６１の端子までの配線を示している。なお、図９は上記他方の面から見た図であり、上記一方の面に実装されている走査ＩＣ５４１、コネクタ５６１および配線を実線で示し、上記他方の面に実装されている走査ＩＣ５３１および配線を破線で示している。コネクタの端子はスルーホールに挿入されている。
本実施の形態における走査ＩＣ３５１〜走査ＩＣ５５０は、６４個の出力端子から出力される６４個の走査パルスの順序を逆転させる機能を備えている。そのため、一方の面に実装された走査ＩＣと他方の面に実装された走査ＩＣとの走査パルスの順序を互いに逆転させることにより、交差させることなく配線することが可能となる。また本実施の形態においては、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ５３９と偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ５４０とは昇順で走査される。一方、奇数番目の走査電極ＳＣ５４１、走査電極ＳＣ５４３、・・・、走査電極ＳＣ１０７９と偶数番目の走査電極ＳＣ５４２、走査電極ＳＣ５４４、・・・、走査電極ＳＣ１０８０とは降順で走査される。これに対応するために、回路基板８１ａの上記一方の面に実装した走査ＩＣと回路基板８１ｂの上記一方の面に実装した走査ＩＣとの走査パルスの順序を互いに逆転させ、回路基板８１ａの上記他方の面に実装した走査ＩＣと回路基板８１ｂの上記他方の面に実装した走査ＩＣとの走査パルスの順序も互いに逆転させている。
このように、本発明の実施の形態は、一方の面に奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装し、他方の面に偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装している。こうすることで、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができる。さらに走査ＩＣ５３１〜走査ＩＣ５５０のそれぞれの出力をコネクタ５６１〜コネクタ５６８の端子に交差させることなく配線することができるので、配線のための面積を抑えることができ、回路基板をコンパクトに設計することができる。
なお、本実施の形態においては、図９に示したように、回路基板８１ａおよび回路基板８１ｂは、一方の面に実装した走査ＩＣの出力をその面で配線し、他方の面に実装した走査ＩＣの出力をその面で配線するものとして説明した。しかし、回路基板８１ａおよび回路基板８１ｂを２層以上の配線層を備えた多層の回路基板を用いる場合には、奇数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層と偶数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層とを異なる層にすることができる。この場合は、図８Ａおよび図８Ｂにおいて、回路基板８１ａおよび回路基板８１ｂを２層以上の配線層を備え、実線で示した走査ＩＣ５４１〜走査ＩＣ５５０が実装される層と破線で示した走査ＩＣ５３１〜走査ＩＣ５４０が実装される層とは異なる層になる。こうすることで、プリント基板の配線パターン間でのスパークやショートを防ぐことができる。
また、本実施の形態においては、データ電極がパネルの上半分の放電セルに対応するデータ電極とパネルの下半分の放電セルに対応するデータ電極とに分割されたパネルを用いて、書込み期間においてパネルの上半分とパネルの下半分とに分割して独立に駆動するプラズマディスプレイ装置について説明した。しかし本発明はこれに限定されるものではなく、データ電極Ｄｊが分割されていないパネルを用いて、パネルを分割することなく駆動してもよいことは言うまでもない。
また、本実施の形態において用いた具体的な数値等は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上の説明から明らかな通り、発明は、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるプラズマディスプレイ装置を提供することが可能である。
本発明によれば、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるので、プラズマディスプレイ装置として有用である。
本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
前面板には走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、背面板にはデータ電極が背面ガラス基板上に平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
プラズマディスプレイ装置は、このようなパネルとパネルの各電極を駆動する駆動回路とを備える。駆動回路は、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法を用いて、パネルの走査電極、維持電極およびデータ電極のそれぞれを駆動する。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷が各電極上に形成される。書込み期間では、走査電極のそれぞれに走査パルスを順次印加するとともに表示を行うべき放電セルのデータ電極に書込みパルスを印加して、書込み放電が発生する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ発光させることにより画像表示が行われる。
しかしサブフィールド法を用いてパネルを駆動する場合に、走査電極に走査パルスを印加しなくてもデータ電極に書込みパルスを印加するだけで書込み動作に必要な壁電荷が減少する。その結果、書込み放電が不安定になることがある。この課題を解決する方法として、例えば特許文献１には、走査電極を４つの走査電極群に分けるとともに、各走査電極群に属する走査電極に走査パルスを順次印加する４つの期間に書込み期間を分割し、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加する駆動方法が開示されている。
しかしながら、上記の駆動方法によれば、隣り合う走査電極の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間でスパークが発生する可能性がある。または、マイグレーションによりパネルの走査電極引き出し部分でショートする等の可能性がある。また、走査電極群のそれぞれに対応した走査電極駆動回路から駆動電圧が供給されるので、走査電極群毎に駆動電圧波形にわずかな差異が生じ、走査電極群の境界に対応する画像表示領域に輪郭が発生して画像表示品質が低下する等の課題がある。
特開２００３−４３９８９号公報
本発明は上述の課題に鑑みてなされたものであり、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるプラズマディスプレイ装置を提供する。
プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備え、駆動回路は複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、走査ＩＣを搭載した回路基板は、一方の面に奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装し、他方の面に偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装する。
プラズマディスプレイ装置は、複数の走査電極を有するプラズマディスプレイパネルと、複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備え、駆動回路は複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、走査ＩＣを搭載した回路基板は２層以上の配線層を備えた多層の回路基板であり、奇数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層と偶数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層とが異なる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
これらの前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部はガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本（ｎは偶数）の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列されている。またパネル１０の上半分には列方向に長いｍ本のデータ電極Ｄ１ａ〜データ電極Ｄｍａ（図１のデータ電極３２）が配列され、パネル１０の下半分には列方向に長いｍ本のデータ電極Ｄ１ｂ〜データ電極Ｄｍｂ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊａ（ｊ＝１〜ｍ）またはデータ電極Ｄｊｂ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内に２×ｍ×ｎ個形成されている。本実施の形態においては、上述したようにデータ電極Ｄｊａとデータ電極Ｄｊｂとに分割されたデータ電極を備えたパネル１０を例に説明するが、本発明はこれに限定されるものではなく、データ電極Ｄｊは分割されていなくてもよい。
図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２ａ、データ電極駆動回路４２ｂ、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源部（図示せず）を備えている。
画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２ａはサブフィールド毎の画像データを各データ電極Ｄ１ａ〜データ電極Ｄｍａに対応する信号に変換し各データ電極Ｄ１ａ〜データ電極Ｄｍａを駆動する。データ電極駆動回路４２ｂはサブフィールド毎の画像データを各データ電極Ｄ１ｂ〜データ電極Ｄｍｂに対応する信号に変換し各データ電極Ｄ１ｂ〜データ電極Ｄｍｂを駆動する。
タイミング発生回路４５は水平同期信号および垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３は、書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する各種の電圧および走査パルスを発生するための走査パルス発生部５０を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。維持電極駆動回路４４はタイミング信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１００は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷が各電極上に形成される。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷が形成される。そして維持期間では、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
なお、本実施の形態は、走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動する。書込み期間は、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ−１のそれぞれに走査パルスを順次印加する奇数書込み期間（以下、「奇数期間」と略記する）と、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎのそれぞれに走査パルスを順次印加する偶数書込み期間（以下、「偶数期間」と略記する）とに分割される。そして以下では、まず偶数期間、次に奇数期間を配置して書込み期間を構成したものとして説明するが、もちろん本発明はこの順序に限定されるものではない。
図４および図５は、本発明の実施の形態におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。図４はパネル１０の上半分のデータ電極Ｄ１ａ〜データ電極Ｄｍａおよび走査電極ＳＣ１〜走査電極ＳＣｎ／２のそれぞれに印加する駆動電圧波形を示している。図５はパネル１０の下半分のデータ電極Ｄ１ｂ〜データ電極Ｄｍｂおよび走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎのそれぞれに印加する駆動電圧波形を示している。１フィールド期間は、例えば１０のサブフィールドで構成されているが、図４および図５には２つのサブフィールドの駆動電圧波形を示している。
第１サブフィールドの初期化期間の前半部では、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂに書込みパルス電圧Ｖｗが印加される。維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）が印加される。走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧が印加される。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａ上、データ電極Ｄ１ｂ〜データ電極Ｄｍｂ上および維持電極ＳＵ１〜維持電極ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間の後半部では、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂに電圧０（Ｖ）が印加され、維持電極ＳＵ１〜維持電極ＳＵｎに正の電圧Ｖｅ１が印加される。走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧が印加される。この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１ａ〜データ電極Ｄｍａ、データ電極Ｄ１ｂ〜データ電極Ｄｍｂとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１ａ〜データ電極Ｄｍａ上、データ電極Ｄ１ｂ〜データ電極Ｄｍｂ上の正の壁電圧は書込み動作に適した値に調整される。
なお、１フィールドを構成するサブフィールドのうち、いくつかのサブフィールドでは初期化期間の前半部を省略してもよく、その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４は、第１サブフィールドの初期化期間では前半部および後半部を有する初期化動作、第２サブフィールドおよびそれ以降の初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示している。
続く書込み期間では、本実施の形態においてはパネル１０の上半分の放電セルとパネル１０の下半分の放電セルとで同時に書込み動作が行われる。まず偶数期間におけるパネル１０の上半分の放電セルの書込み動作について説明する。
偶数期間の初めに、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１のそれぞれには第４の電圧Ｖｓ４が印加され、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２のそれぞれには第２の電圧Ｖｓ２がそれぞれ印加される。ここで、第４の電圧Ｖｓ４は第２の電圧Ｖｓ２より高い電圧である。
次に、２番目の走査電極ＳＣ２に負の走査パルスを印加するために第１の電圧である走査パルス電圧Ｖａｄが印加される。そして、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から１番目に発光させるべき放電セルのデータ電極Ｄｋａ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｗが印加される。このとき本実施の形態においては、走査電極ＳＣ２に隣接する走査電極、すなわち１番目の走査電極ＳＣ１および３番目の走査電極ＳＣ３に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３が印加される。これは、互いに隣接する走査電極ＳＣ１と走査電極ＳＣ２との間、および走査電極ＳＣ２と走査電極ＳＣ３との間に過大な電圧差が印加されるのを防ぐためである。
すると書込みパルス電圧Ｖｗを印加した放電セルのデータ電極Ｄｋａ上と走査電極ＳＣ２上との交差部の電圧差は、外部印加電圧の差（Ｖｗ−Ｖａｄ）にデータ電極Ｄｋａ上の壁電圧と走査電極ＳＣ２上の壁電圧の差とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｋａと走査電極ＳＣ２との間および維持電極ＳＵ２と走査電極ＳＣ２との間に書込み放電が起こる。そうして、走査電極ＳＣ２上に正の壁電圧が蓄積され、維持電極ＳＵ２上に負の壁電圧が蓄積され、データ電極Ｄｋａ上にも負の壁電圧が蓄積される。このようにして、上から２番目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｗを印加しなかったデータ電極Ｄ１ａ〜データ電極Ｄｍａと走査電極ＳＣ２との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
次に、４番目の走査電極ＳＣ４に第１の電圧である走査パルス電圧Ｖａｄが印加されるとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から４番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。このとき走査電極ＳＣ４に隣接する３番目の走査電極ＳＣ３および５番目の走査電極ＳＣ５にも第３の電圧Ｖｓ３が印加される。するとその放電セルのデータ電極Ｄｋａと走査電極ＳＣ４との間および維持電極ＳＵ４と走査電極ＳＣ４との間に書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。
以下、偶数番目の走査電極ＳＣ６、走査電極ＳＣ８、・・・、走査電極ＳＣｎ／２についても同様に書込み動作が行われる。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐ（ｐ＝偶数、１＜ｐ＜ｎ）に隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１にも第３の電圧Ｖｓ３が印加される。
パネル１０の下半分の放電セルの書込み動作についても同様に、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２が印加される。奇数番目の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１のそれぞれには第４の電圧Ｖｓ４が印加される。偶数番目の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎのそれぞれには第２の電圧Ｖｓ２がそれぞれ印加される。その後、図５に示したように、偶数番目の走査電極ＳＣｎ、走査電極ＳＣｎ−２、・・・、走査電極ＳＣｎ／２＋２に走査パルスが順次印加される。そしてこのとき書込み動作を行う偶数番目の走査電極ＳＣｐに隣接する奇数番目の走査電極ＳＣｐ−１および走査電極ＳＣｐ＋１にも第３の電圧Ｖｓ３が印加される。
なお本実施の形態の偶数期間においては、図４、図５に示したように、パネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２には上から下に向かって走査パルスが順次印加され、パネル１０の下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎには下から上に向かって走査パルスが順次印加される。そして走査電極ＳＣ２と走査電極ＳＣｎとに同時に走査パルスが印加され、走査電極ＳＣ４と走査電極ＳＣｎ−２とに同時に走査パルスが印加され、・・・、走査電極ＳＣｎ／２と走査電極ＳＣｎ／２＋２とに同時に走査パルスが印加される。しかし本発明はこれに限定されるものではない。すなわち、パネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２および下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎともに上から下に向かって順次走査パルスを印加してもよい。またパネル１０の上半分の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２に下から上に向かって走査パルスを順次印加し、下半分の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎに上から下に向かって走査パルスを順次印加してもよい。
続く奇数期間では、パネル１０の上半分において、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１に第２の電圧Ｖｓ２が印加される。偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣｎ／２については第４の電圧Ｖｓ４を印加してもよいが、本実施の形態は第２の電圧Ｖｓ２を印加する。
次に、１番目の走査電極ＳＣ１に負の走査パルスを印加するための第１の電圧である走査パルス電圧Ｖａｄが印加される。それとともに、データ電極Ｄ１ａ〜データ電極Ｄｍａのうち上から１番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。するとその放電セルのデータ電極Ｄｋａと走査電極ＳＣ１との交差部の電圧差は放電開始電圧を超え、上から１番目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。次に、３番目の走査電極ＳＣ３に走査パルス電圧Ｖａｄが印加されるとともに、上から３番目に発光させるべき放電セルのデータ電極Ｄｋａに正の書込みパルス電圧Ｖｗが印加される。するとその放電セルで書込み放電が起きる。以下同様に、奇数番目の走査電極ＳＣ５、走査電極ＳＣ７、・・・、走査電極ＳＣｎ／２−１についても同様に書込み動作が行われる。
パネル１０の下半分の放電セルの書込み動作についても同様に、奇数番目の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１に第２の電圧Ｖｓ２が印加される。偶数番目の走査電極ＳＣｎ／２＋２、走査電極ＳＣｎ／２＋４、・・・、走査電極ＳＣｎにも第２の電圧Ｖｓ２が印加される。その後、図５に示したように、奇数番目の走査電極ＳＣｎ−１、走査電極ＳＣｎ−３、・・・、走査電極ＳＣｎ／２＋１に走査パルスを順次印加して書込み動作が行われる。
なお奇数期間においても、パネル１０の上半分の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣｎ／２−１には上から下に向かって走査パルスが順次印加される。パネル１０の下半分の走査電極ＳＣｎ／２＋１、走査電極ＳＣｎ／２＋３、・・・、走査電極ＳＣｎ−１には下から上に向かって走査パルスが順次印加される。そして走査電極ＳＣ１と走査電極ＳＣｎ−１とに同時に走査パルスが印加され、走査電極ＳＣ３と走査電極ＳＣｎ−３とに同時に走査パルスが印加され、・・・、走査電極ＳＣｎ／２−１と走査電極ＳＣｎ／２＋１とに同時に走査パルスが印加される。しかし本発明はこれに限定されるものではなく、走査パルスを印加する順序は任意に設定することができる。
また上述の説明では、偶数期間の後に奇数期間を設けたが、奇数期間の後に偶数期間を設けてもよく、さらにこの順序を適宜入れ替えてもよい。
続く維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｍが印加されるとともに維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）が印加される。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差は維持パルス電圧Ｖｍに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋａ上、データ電極Ｄｋｂ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜走査電極ＳＣｎには電圧０（Ｖ）が、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｍがそれぞれ印加される。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こる。そうして、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜走査電極ＳＣｎに印加して、データ電極Ｄｋａ上とデータ電極Ｄｋｂ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が消去されている。こうして維持期間における維持動作が終了する。
次に、走査パルス発生部５０の詳細な構成について説明する。なお本実施の形態においては、第２の電圧Ｖｓ２と第１の電圧である走査パルス電圧Ｖａｄとの差が、第４の電圧Ｖｓ４と第３の電圧Ｖｓ３との差に等しいとして説明する。この電圧の差を以下、電圧Ｖｓｃｎと記す。すなわち、（Ｖｓ２−Ｖａｄ）＝（Ｖｓ４−Ｖｓ３）＝Ｖｓｃｎである。また、第１の電圧Ｖｓ１はＶａｄであるので、第２の電圧Ｖｓ２は（Ｖａｄ＋Ｖｓｃｎ）であり、第４の電圧Ｖｓ４は（Ｖｓ３＋Ｖｓｃｎ）である。また本実施の形態における各電圧の値は、例えば、走査パルス電圧Ｖａｄは−１４０（Ｖ）、電圧Ｖｓｃｎは１５０（Ｖ）、第３の電圧Ｖｓ３は０（Ｖ）である。しかしこれらの電圧は一例であり、パネル１０の特性等に合わせて最適な値に設定することが望ましい。
また、本実施の形態に用いるパネル１０は高精細度パネルであり、ｎ＝１０８０、すなわち１０８０本の走査電極ＳＣ１〜走査電極ＳＣ１０８０および維持電極ＳＵ１〜維持電極ＳＵ１０８０を備えたパネルであるものとして説明する。
図６は、本発明の実施の形態におけるプラズマディスプレイ装置１００の走査パルス発生部５０の構成を示す回路図である。図６はパネル１０および維持電極駆動回路４４も示している。走査パルス発生部５０は、奇数電極出力部５３と偶数電極出力部５４とフローティング電源ＶＳＣＮ１とフローティング電源ＶＳＣＮ２とスイッチ５１とスイッチ５２とを備えている。奇数電極出力部５３は、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９に印加する駆動電圧を出力する。なお、図６では、走査電極ＳＣ１０７９を「ＳＣｎ−１」と記載している。偶数電極出力部５４は、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０に印加する駆動電圧を出力する。なお、図６では、走査電極ＳＣ１０８０を「ＳＣｎ」と記載している。フローティング電源ＶＳＣＮ１は、奇数電極出力部５３に電力を供給する。スイッチ５１は、フローティング電源ＶＳＣＮ１の低電圧側を第１の電圧である走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。フローティング電源ＶＳＣＮ２は、偶数電極出力部５４に電力を供給する。スイッチ５２は、フローティング電源ＶＳＣＮ２の低電圧側を第１の電圧である走査パルス電圧Ｖａｄまたは第３の電圧Ｖｓ３に接続する。本実施の形態においては、フローティング電源ＶＳＣＮ１およびフローティング電源ＶＳＣＮ２の電圧はともに電圧Ｖｓｃｎである。
なお、図６では、初期化期間および維持期間における駆動電圧波形を発生する回路は省略した。
奇数電極出力部５３は、フローティング電源ＶＳＣＮ１の低電圧側の電圧または高圧側の電圧を奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９のそれぞれに印加する出力部５５（１）、出力部５５（３）、・・・、出力部５５（１０７９）を備えている。出力部５５（１）、出力部５５（３）、・・・、出力部５５（１０７９）のそれぞれは、フローティング電源ＶＳＣＮ１の高圧側の電圧を出力するスイッチング素子とフローティング電源ＶＳＣＮ１の低圧側の電圧を出力するスイッチング素子とを有する。
偶数電極出力部５４も同様に、フローティング電源ＶＳＣＮ２の低電圧側の電圧または高圧側の電圧を偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０のそれぞれに印加する出力部５６（２）、出力部５６（４）、・・・、出力部５６（１０８０）を備えている。そして出力部５６（２）、出力部５６（４）、・・・、出力部５６（１０８０）のそれぞれは、フローティング電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子とフローティング電源ＶＳＣＮ２の低圧側の電圧を出力するスイッチング素子とを有する。
なお、フローティング電源ＶＳＣＮ１、フローティング電源ＶＳＣＮ２は、例えばＤＣ−ＤＣコンバータ等を用いて構成してもよいが、ダイオードとコンデンサを有するブートストラップ回路を用いて簡単に構成することもできる。
ここで、奇数電極出力部５３の出力部５５（１）、出力部５５（３）、・・・、出力部５５（５３９）は複数ブロック毎にまとめられＩＣ化されている。同様に偶数電極出力部５４の出力部５６（２）、出力部５６（４）、・・・、出力部５６（５４０）も複数ブロック毎にまとめられＩＣ化されている。以下、このＩＣを「走査ＩＣ」と呼ぶ。本実施の形態においては、６４個分の出力部が１つのモノリシックＩＣとして集積されているものとして説明する。そして１０個の走査ＩＣを用いて奇数電極出力部５３が構成され、同様に１０個の走査ＩＣを用いて偶数電極出力部５４が構成されている。このように多数の出力部をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくなる。そしてＩＣがモノリシックＩＣであれば実装面積もさらに小さくなるので、より望ましい。
図７は、本発明の実施の形態におけるプラズマディスプレイ装置１００の構造の一例を示す分解斜視図である。プラズマディスプレイ装置１００は、パネル１０と、パネル１０を収容する前面枠７１およびバックカバー７２と、パネル１０を保持するシャーシ７３と、パネル１０で発生した熱をシャーシ７３に逃がす熱伝導シート７４とを備える。さらに、プラズマディスプレイ装置１００は、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、電源回路等のパネル１０を駆動するための駆動回路を搭載した回路基板群７５を備えており、これらの回路基板群７５はシャーシ７３上に配置されている。
図３に示した走査電極駆動回路４３は、回路基板８１ａ、回路基板８１ｂおよび回路基板８２に分割されて搭載されている。そして、回路基板８１ａには、走査電極ＳＣ１〜走査電極ＳＣ５４０を駆動する走査ＩＣ、すなわち奇数電極出力部５３の５個の走査ＩＣ５３１〜走査ＩＣ５３５、および偶数電極出力部５４の５個の走査ＩＣ５４１〜走査ＩＣ５４５が実装されている。回路基板８１ｂには、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０を駆動する走査ＩＣ、すなわち奇数電極出力部５３の残りの５個の走査ＩＣ５３６〜走査ＩＣ５４０、および偶数電極出力部５４の残りの５個の走査ＩＣ５４６〜走査ＩＣ５５０が実装されている。
回路基板８２には奇数電極出力部５３および偶数電極出力部５４を除く走査電極駆動回路４３が搭載されている。そして回路基板８２はコネクタ８３ａ、コネクタ８３ｂを備え、これらのコネクタを介して回路基板８１ａ、回路基板８１ｂに必要な電力および信号が供給される。
図８Ａと図８Ｂは、本発明の実施の形態における走査ＩＣ５３１〜走査ＩＣ５５０を実装した回路基板を示す図である。図８Ａは回路基板８１ａを示し、図８Ｂは回路基板８１ｂを示している。なお、図８Ａと図８Ｂにおいては、走査ＩＣ５３１〜走査ＩＣ５５０をそれぞれ「ＩＣ５３１」〜「ＩＣ５５０」と記載している。
本実施の形態においては、回路基板８１ａの一方の面に奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ５３９を駆動するための５つの走査ＩＣ５３１〜走査ＩＣ５３５が実装され、他方の面に偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ５４０を駆動するための５つの走査ＩＣ５４１〜走査ＩＣ５４５が実装されている。そして、走査ＩＣ５３１〜走査ＩＣ５３５、走査ＩＣ５４１〜走査ＩＣ５４５の出力をＦＰＣを介してパネルに供給するためのコネクタ５６１〜コネクタ５６４が他方の面に実装されている。また回路基板８１ｂの一方の面に奇数番目の走査電極ＳＣ５４１、走査電極ＳＣ５４３、・・・、走査電極ＳＣ１０７９を駆動するための５つの走査ＩＣ５３６〜走査ＩＣ５４０が実装され、他方の面に偶数番目の走査電極ＳＣ５４２、走査電極ＳＣ５４４、・・・、走査電極ＳＣ１０８０を駆動するための５つの走査ＩＣ５４６〜走査ＩＣ５５０が実装されている。そして、走査ＩＣ５３６〜走査ＩＣ５４０、走査ＩＣ５４６〜走査ＩＣ５５０の出力をＦＰＣを介してパネルに供給するためのコネクタ５６５〜コネクタ５６８が同じ面に実装されている。なお走査ＩＣ５３１〜走査ＩＣ５５０およびコネクタ５６１〜コネクタ５６８に記載した数値は、対応する走査電極の番号を示している。
上述したように、書込み期間において走査電極ＳＣ１〜走査電極ＳＣ１０８０に印加する最も高い電圧は第４の電圧Ｖｓ４であり最も低い電圧は第１の電圧である走査パルス電圧Ｖａｄである。したがって、その差は（Ｖｓ４−Ｖａｄ）であり、本実施の形態においては（１５０−（−１４０））＝２９０（Ｖ）になる。しかし本実施の形態においては、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ１０７９の出力を回路基板８１ａ、回路基板８１ｂの一方の面、偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ１０８０の出力を回路基板８１ａ、回路基板８１ｂの他方の面となるように分離して実装している。そのため、一方の面および他方の面の同一面内の最大の電圧差はともに電圧Ｖｓｃｎ＝１５０（Ｖ）となり、回路基板８１ａ、回路基板８１ｂの配線パターン間でスパークやショートを生じる恐れがない。また、コネクタ５６１〜コネクタ５６８の端子間やＦＰＣを接続するパネルの走査電極端子間では最大の電圧差は大きくなるものの、隣接する走査電極間の最大の電位差は上述したように低く抑えることができる。そのため、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがない。加えて、奇数番目の走査電極に対応する走査ＩＣと偶数番目の走査電極に対応する走査ＩＣとを分離して実装することで、走査ＩＣ５３１〜走査ＩＣ５５０の出力をコネクタ５６１〜コネクタ５６８の端子に交差させることなく配線することができる。その結果、配線のための面積を抑えることができ、回路基板をコンパクトに設計することができる。
図９は、本発明の実施の形態における回路基板８１ａの配線の様子を示す図である。図９は、一方の面に実装された走査ＩＣ５３１と他方の面に実装された走査ＩＣ５４１、およびそれらの出力からコネクタ５６１の端子までの配線を示している。なお、図９は上記他方の面から見た図であり、上記一方の面に実装されている走査ＩＣ５４１、コネクタ５６１および配線を実線で示し、上記他方の面に実装されている走査ＩＣ５３１および配線を破線で示している。コネクタの端子はスルーホールに挿入されている。
本実施の形態における走査ＩＣ３５１〜走査ＩＣ５５０は、６４個の出力端子から出力される６４個の走査パルスの順序を逆転させる機能を備えている。そのため、一方の面に実装された走査ＩＣと他方の面に実装された走査ＩＣとの走査パルスの順序を互いに逆転させることにより、交差させることなく配線することが可能となる。また本実施の形態においては、奇数番目の走査電極ＳＣ１、走査電極ＳＣ３、・・・、走査電極ＳＣ５３９と偶数番目の走査電極ＳＣ２、走査電極ＳＣ４、・・・、走査電極ＳＣ５４０とは昇順で走査される。一方、奇数番目の走査電極ＳＣ５４１、走査電極ＳＣ５４３、・・・、走査電極ＳＣ１０７９と偶数番目の走査電極ＳＣ５４２、走査電極ＳＣ５４４、・・・、走査電極ＳＣ１０８０とは降順で走査される。これに対応するために、回路基板８１ａの上記一方の面に実装した走査ＩＣと回路基板８１ｂの上記一方の面に実装した走査ＩＣとの走査パルスの順序を互いに逆転させ、回路基板８１ａの上記他方の面に実装した走査ＩＣと回路基板８１ｂの上記他方の面に実装した走査ＩＣとの走査パルスの順序も互いに逆転させている。
このように、本発明の実施の形態は、一方の面に奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装し、他方の面に偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装している。こうすることで、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができる。さらに走査ＩＣ５３１〜走査ＩＣ５５０のそれぞれの出力をコネクタ５６１〜コネクタ５６８の端子に交差させることなく配線することができるので、配線のための面積を抑えることができ、回路基板をコンパクトに設計することができる。
なお、本実施の形態においては、図９に示したように、回路基板８１ａおよび回路基板８１ｂは、一方の面に実装した走査ＩＣの出力をその面で配線し、他方の面に実装した走査ＩＣの出力をその面で配線するものとして説明した。しかし、回路基板８１ａおよび回路基板８１ｂを２層以上の配線層を備えた多層の回路基板を用いる場合には、奇数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層と偶数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層とを異なる層にすることができる。この場合は、図８Ａおよび図８Ｂにおいて、回路基板８１ａおよび回路基板８１ｂを２層以上の配線層を備え、実線で示した走査ＩＣ５４１〜走査ＩＣ５５０が実装される層と破線で示した走査ＩＣ５３１〜走査ＩＣ５４０が実装される層とは異なる層になる。こうすることで、プリント基板の配線パターン間でのスパークやショートを防ぐことができる。
また、本実施の形態においては、データ電極がパネルの上半分の放電セルに対応するデータ電極とパネルの下半分の放電セルに対応するデータ電極とに分割されたパネルを用いて、書込み期間においてパネルの上半分とパネルの下半分とに分割して独立に駆動するプラズマディスプレイ装置について説明した。しかし本発明はこれに限定されるものではなく、データ電極Ｄｊが分割されていないパネルを用いて、パネルを分割することなく駆動してもよいことは言うまでもない。
また、本実施の形態において用いた具体的な数値等は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上の説明から明らかな通り、発明は、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるプラズマディスプレイ装置を提供することが可能である。
本発明によれば、パネルの電極端子間やプリント基板の配線パターン間でスパークやショートを生じる恐れがなく、また画像表示品質を低下させることなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができるので、プラズマディスプレイ装置として有用である。
本発明の実施の形態に用いるパネルの構造を示す分解斜視図 本発明の実施の形態に用いるパネルの電極配列図 本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図 本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態におけるプラズマディスプレイ装置の走査パルス発生部の構成を示す回路図 本発明の実施の形態におけるプラズマディスプレイ装置の構造の一例を示す分解斜視図 本発明の実施の形態における走査ＩＣを実装した回路基板を示す図 本発明の実施の形態における走査ＩＣを実装した回路基板を示す図 本発明の実施の形態における回路基板の配線の様子を示す図
符号の説明
１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ａ，４２ｂ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５０ 走査パルス発生部
５１，５２ スイッチ
５３ 奇数電極出力部
５４ 偶数電極出力部
５５（１），５５（３），・・・，５６（２），５６（４），・・・ 出力部
１００ プラズマディスプレイ装置
５３１〜５５０ 走査ＩＣ
５６１〜５６８ コネクタ

Claims (3)

  1. 複数の走査電極を有するプラズマディスプレイパネルと、前記複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、前記複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、
    前記走査ＩＣを搭載した回路基板は、一方の面に前記奇数番目の走査電極群に走査パルスを印加する走査ＩＣを実装し、他方の面に前記偶数番目の走査電極群に走査パルスを印加する走査ＩＣを実装した
    プラズマディスプレイ装置。
  2. 前記駆動回路は、
    １フィールド期間を、前記奇数番目の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する奇数書込み期間と、前記偶数番目の走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する偶数書込み期間とを有する複数のサブフィールドで構成し、
    前記奇数書込み期間および前記偶数書込み期間の少なくとも一方において、
    走査パルスを印加する走査電極群に属する走査電極には、走査パルス電圧より高い第２の電圧から走査パルス電圧に遷移し再び前記第２の電圧に遷移する走査パルスを順次印加し、
    走査パルスを印加しない走査電極群に属する走査電極には、前記走査パルス電圧より高い第３の電圧、または前記第２の電圧および前記第３の電圧より高い第４の電圧を印加し、
    少なくとも隣接する走査電極に前記走査パルス電圧が印加されている間は前記第３の電圧を印加する
    請求項１に記載のプラズマディスプレイ装置。
  3. 複数の走査電極を有するプラズマディスプレイパネルと、前記複数の走査電極に走査パルスを印加する走査ＩＣを搭載した回路基板を有する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、前記複数の走査電極を奇数番目の走査電極群と偶数番目の走査電極群とに分けて駆動し、
    前記走査ＩＣを搭載した回路基板は、
    ２層以上の配線層を備えた多層の回路基板であり、
    前記奇数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層と前記偶数番目の走査電極群に走査パルスを印加する走査ＩＣの出力を配線する配線層とが異なる
    プラズマディスプレイ装置。
JP2008546622A 2007-04-25 2008-04-23 プラズマディスプレイ装置 Withdrawn JPWO2008132841A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007115181 2007-04-25
JP2007115181 2007-04-25
PCT/JP2008/001060 WO2008132841A1 (ja) 2007-04-25 2008-04-23 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JPWO2008132841A1 true JPWO2008132841A1 (ja) 2010-07-22

Family

ID=39925312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008546622A Withdrawn JPWO2008132841A1 (ja) 2007-04-25 2008-04-23 プラズマディスプレイ装置

Country Status (6)

Country Link
US (1) US20100315387A1 (ja)
EP (1) EP2077545A4 (ja)
JP (1) JPWO2008132841A1 (ja)
KR (1) KR101088288B1 (ja)
CN (1) CN101641727A (ja)
WO (1) WO2008132841A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129106A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
TWI463583B (zh) * 2011-08-10 2014-12-01 Chunghwa Picture Tubes Ltd 顯示裝置
TWI475538B (zh) * 2012-08-29 2015-03-01 Giantplus Technology Co Ltd 雙向掃描驅動電路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233023B2 (ja) * 1996-06-18 2001-11-26 三菱電機株式会社 プラズマディスプレイ及びその駆動方法
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP2000250425A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd ドライバｉｃ実装モジュール
US6320326B1 (en) * 1999-04-08 2001-11-20 Matsushita Electric Industrial Co., Ltd. AC plasma display apparatus
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
JP2001312215A (ja) * 2000-04-27 2001-11-09 Denso Corp ドットマトリクス表示装置
JP2002032056A (ja) * 2000-07-18 2002-01-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
JP5109216B2 (ja) 2001-07-31 2012-12-26 パナソニック株式会社 プラズマディスプレイ装置
US7183582B2 (en) * 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
JP4264696B2 (ja) * 2002-06-21 2009-05-20 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4144665B2 (ja) * 2002-08-30 2008-09-03 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4046092B2 (ja) * 2004-03-08 2008-02-13 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP2005018032A (ja) * 2004-04-12 2005-01-20 Fujitsu Ltd ドライバｉｃ実装モジュール
JP4248511B2 (ja) * 2004-04-12 2009-04-02 三星エスディアイ株式会社 プラズマ表示装置
KR100551033B1 (ko) * 2004-04-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널의 구동 장치 및 플라즈마 표시 장치
US7528802B2 (en) * 2004-05-11 2009-05-05 Samsung Sdi Co., Ltd. Driving method of plasma display panel
JP4075878B2 (ja) * 2004-09-15 2008-04-16 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
US7656367B2 (en) * 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP2006267912A (ja) * 2005-03-25 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100766921B1 (ko) * 2005-10-11 2007-10-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100825428B1 (ko) * 2006-03-14 2008-04-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법

Also Published As

Publication number Publication date
CN101641727A (zh) 2010-02-03
US20100315387A1 (en) 2010-12-16
EP2077545A1 (en) 2009-07-08
KR101088288B1 (ko) 2011-11-30
WO2008132841A1 (ja) 2008-11-06
KR20090101970A (ko) 2009-09-29
EP2077545A4 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
KR20070000418A (ko) 플라즈마 디스플레이 패널 구동 방법
JP4867919B2 (ja) プラズマディスプレイパネルの駆動方法
KR101088288B1 (ko) 플라즈마 디스플레이 장치
KR101007500B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
JP5023791B2 (ja) プラズマディスプレイ装置
KR100661686B1 (ko) 플라즈마 디스플레이 패널
JP5067374B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008268615A (ja) プラズマディスプレイ装置
JP5245281B2 (ja) プラズマディスプレイ装置の駆動方法
JPWO2008084792A1 (ja) プラズマディスプレイ装置
JP5167683B2 (ja) プラズマディスプレイ装置の駆動方法
KR101067083B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR101019777B1 (ko) 플라즈마 디스플레이 패널 표시 장치와 그 구동 방법
JP5130673B2 (ja) プラズマディスプレイ装置
JP4887722B2 (ja) プラズマディスプレイパネルの駆動方法
JP2008268686A (ja) プラズマディスプレイパネルの駆動方法
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2009145546A (ja) プラズマディスプレイ装置
JP2009192590A (ja) プラズマディスプレイパネルの駆動方法
JP2010197906A (ja) プラズマディスプレイ装置
JP2007078945A (ja) プラズマディスプレイパネルの駆動方法
KR20090033755A (ko) 플라즈마 디스플레이 장치
KR20100121959A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110512