JPWO2008038647A1 - Ｒａｉｄシステム及びｒａｉｄシステムにおけるデータ転送方法 - Google Patents

Abstract

【課題】ＲＡＩＤシステムにおいて、接続するストレージデバイスの数が増大しても信号線数が増大しない新規なストレージシステムを提供すること、また、ＩＤＥデバイス側の転送速度が遅い場合でも、高速にデータ転送ができる新規なデータ転送方法を提供する。【解決手段】ＡＴＡホストに接続される１つのＲＡＩＤコントローラ（１１）と複数のＩＤＥデバイス（１２Ａ乃至１２Ｄ、２２Ａ乃至２２Ｄ）とがＩＤＥバス（１３乃至１５、２３乃至２５）によって接続されたストレージシステムであって、ＩＤＥバス１チャンネルに少なくとも２個以上のＩＤＥデバイスが接続されると共に、前記ＲＡＩＤコントローラと前記ＩＤＥデバイスのそれぞれが、前記同一チャンネル内において共通のデータバス及び共通のアドレスバスによって接続されることを特徴とするＲＡＩＤシステム（１０）。【選択図】 図１

Description

本発明は、コンピューターの周辺装置に関するものであり、より詳細には、複数のストレージデバイスを結合して１つのストレージシステムを構築するＲＡＩＤシステム及びこのシステムにおけるデータ転送方法に関するものである。

ＲＡＩＤ（Redundant Arrays of Inexpensive Disks）システムは、相対的に記憶容量の小さな複数のストレージデバイスを結合することによって仮想的に記憶容量の大きい１つのストレージデバイスとして用いることや（ストライピング）、複数のストレージデバイスに同一のデータを記録することによってデータのバックアップを行うこと（ミラーリング）といった、いくつかの使用態様が知られている。また、パリティの処理方法等により、ＲＡＩＤ−０からＲＡＩＤ−６まで、７つの区分がなされている。

ＲＡＩＤシステムは、専用のハードウェアを使う方法（ハードウェア方式）とソフトウェアで実現する方法（ソフトウェア方式）に大別される。このうち、ハードウェア方式は、ＲＡＩＤコントローラを使用するものとディスクアレイユニットを用いる２方式が存在する。

このうち、ＲＡＩＤコントローラを使用するＲＡＩＤシステムは、ＲＡＩＤコントローラと呼ばれる集積回路（チップ）に複数のストレージデバイスが並列に接続される構成をとり、ＲＡＩＤコントローラがそれぞれのストレージデバイスへのデータの授受をコントロールすることによって、実現される。

従来のＲＡＩＤシステム（特に、ＩＤＥ（Integrated Device Electronics）バスに接続されるストレージデバイスを使用して構築されたもの）は、いずれも１つのＩＤＥバスに１個のＩＤＥデバイスが並列に接続され、必要により複数のＩＤＥバスを備える構成となっている。

ところで、近年はストレージデバイスが多様化し、従来のハードディスク装置だけでなく、フラッシュメモリーなどの半導体記憶素子を用いた「シリコンディスク」と呼ばれる新しい記憶装置が提案されている。ストライピング或いはミラーリング、及び転送速度の高速化といったＲＡＩＤシステムの基本的な特徴は、ストレージデバイスがハードディスクからシリコンディスクに変わっても、そのまま引き継ぐことができる。特に、ＲＡＩＤ−０（レイド・ゼロ）と呼ばれるストライピング方式のＲＡＩＤシステムは、データの冗長性を補完するものではないが、記憶容量の小さな複数のメモリーカードを用いてハードディスクに置き換わる高速かつ大容量の記憶装置を実現するシステムとして、注目されている（例えば、特許文献１参照）。

特開２０００−２０７１３７号公報

しかし、従来のＲＡＩＤシステムは、接続するＩＤＥデバイス数と同数のＩＤＥバス（これを「チャンネル」という。）が必要となるため、多数のＩＤＥデバイスを接続しようとするとチャンネル数を大きくしなければならないという問題がある。近年２チャンネル或いは４チャンネルのＲＡＩＤコントローラが販売されているが端子数の割に接続できるデバイス数が少ないことが欠点である。

図６（ａ）は、４チャンネルのＲＡＩＤコントローラを用いた従来のＲＡＩＤシステムの構成例を示している。同図に示すようにこのシステムは、４チャンネルのＩＤＥバス１０３Ａ乃至１０３Ｄのそれぞれが１つのＩＤＥデバイス１０２Ａ乃至１０２Ｄと接続され、４つのＩＤＥバスによって合計４個のＩＤＥデバイスが接続されている。

ＲＡＩＤコントローラが持つＩＤＥバスは、データバスとアドレスバスとコントロールバスに分けられる。このうち、データバスは１６ビットであるから信号線は１６本、アドレスバスは５ビットであるから信号線は５本、コントロールバスは６ビットであるから信号線は６本、すなわち、合計２７本の信号線が１チャンネル分のＩＤＥバスを構成する。

図６（ａ）に示すシステム構成例はＩＤＥバス４チャンネルであるから、２７本×４チャンネル＝１０８本の信号線が必要となる。なお、原理的には何チャンネルでも接続することができるが、多くのＩＤＥデバイスを接続するためにチャンネル数を増やしていくと、１つのＩＤＥデバイスを増設するたびごとに２７本ずつ信号線が必要となる。例えば、１６個のＩＤＥデバイスを接続するためには、１６チャンネルのＩＤＥバスが必要となり、信号線数だけで２７本×１６チャンネル＝４３２本に達する。なお、ＲＡＩＤコントローラの端子数としては、最低でもクロック端子、リセット端子及び各バスごとに正負の電源端子などが必要となるので、それらを考慮するとチップの端子数は更に増大する。

１チップの集積回路として設計される従来のＲＡＩＤコントローラにおいては、チャンネル数が増えるほど、必要とされるＲＡＩＤコントローラチップの端子数（ピン数）が増大し、それによってチップ製造コスト及び回路基板の製造コストが飛躍的に増大する。

また、従来方式のＲＡＩＤシステムを利用してＳＤメモリーカードなどの書き込み時間の長いストレージデバイスを用いたＲＡＩＤシステムを構築すると、ＳＤメモリーカードの書き込み時間が大きなオーバーヘッド（待ち時間）となり、スループットを低下させる。従来のＲＡＩＤシステムは、各チャンネルを物理的に並列に接続するだけでなく、データの授受についても時間的に並列に処理しているためである。

図６（ｂ）は、図６（ａ）の構成例において、各チャンネルに接続されているデバイスを１０２Ａ乃至１０２Ｄとして、データの書き込みシーケンスを概念的に示したものである。この図に示されるように、高速のＡＴＡ（Advanced Technology Attachment）ホスト側から転送された１６ｋＢのデータを１セクタ（１ｋＢ）ずつ各ＩＤＥバスに割り振って（つまり、Ａ１→Ｂ１→Ｃ１→Ｄ１→Ａ２→Ｂ２→Ｃ２→・・・というように）、すなわち時分割式に書き込むことによって、並列処理による高速化を実現している。

しかしながら、ＡＴＡホスト側の転送速度は十分に速い一方で、ＩＤＥデバイス側の書き込み速度が極めて遅い場合、このような並列処理を行ってもなお１セクタ分の書き込みに時間がかかり、同じＩＤＥデバイスに書き込まれる次の１セクタの書き込みが開始されるまでの時間がオーバーヘッド（待ち時間）となる。並列処理数を増やすためにＩＤＥデバイスを増大させると上述のとおり必要な信号線数が激増するという問題が発生する。

本発明は、上記に鑑みてなされたものであり、ＲＡＩＤシステムにおいて、接続するストレージデバイスの数が増大しても信号線数の増大が効果的に抑えられる新規なストレージシステムを提供すること、また、ＩＤＥデバイス側の転送速度が極めて遅い場合でも、高速にデータ転送ができる新規なデータ転送方法を提供することを主たる技術的課題とする。

［物理的構成］
本発明に係るＲＡＩＤシステムは、ＡＴＡホストに接続される１つのＲＡＩＤコントローラと複数のＩＤＥデバイスとがＩＤＥバスによって接続されたストレージシステムであって、ＩＤＥバス１チャンネルに少なくとも２個以上のＩＤＥデバイスが接続されると共に、前記ＲＡＩＤコントローラと前記ＩＤＥデバイスのそれぞれが、前記ＩＤＥバス１チャンネルにおいて共通のデータバス及び共通のアドレスバスによって接続されることを特徴とする。なお、１つのチャンネルにおいては共通のデータバスとアドレスバスが使用されるがコントロールバスについては各ＩＤＥデバイスのそれぞれに１つずつ必要である。

このシステムは従来のＲＡＩＤシステムと以下の二点において大きく相違する。
第１に、従来のＲＡＩＤシステムは、ＩＤＥバス１チャンネルに接続されるＩＤＥデバイスは常に１個であることが当然の前提であるのに対し、本発明に係るＲＡＩＤシステムは、ＩＤＥバス１チャンネルに複数個のＩＤＥデバイスが接続される接続されることを許容するシステムであるという点である。
第２に、従来のＲＡＩＤシステムは、１つのＩＤＥデバイスが１チャンネルのＩＤＥバスを占有するため、１デバイスにつき２７本の信号線が必要であったが、本発明に係るＲＡＩＤシステムは、それぞれのチャンネルにおいてはデータバスとアドレスバスが共通であるという点である。

このように本発明に係るＲＡＩＤシステムでは、１つのチャンネルにおいてデータバスとアドレスバスが共通であるため、接続するＩＤＥデバイス数が増大しても、システム全体の信号線数の増大が効果的に抑えられる。

また、本発明に係るＲＡＩＤシステムでは、１つのＲＡＩＤコントローラに接続することができる最大デバイス数はＲＡＩＤコントローラが持つチャンネル数ｍと、１つのチャンネルに接続するＩＤＥデバイス数ｎの積（ｍ×ｎ）によって決定されることになるが、チャンネル数ｍをそれほど増大させなくても接続するデバイス数を増やすことができ、必要とされる端子数と回路基板上に必要とされる信号線数が共に抑えられることと相俟って、ＲＡＩＤコントローラのチップ製造コストと回路基板の設計コスト及び製造コストが飛躍的に抑えられる。

但し、ＩＤＥデバイス１つに対して、マスターデバイスとスレーブデバイスの２つを接続できる場合は、本発明に係る１つのＲＡＩＤシステムに接続するストレージデバイス数Ｎは、Ｎ＝２×（ｍ×ｎ）となる。

なお、本明細書において、「チャンネルが同一のＩＤＥデバイス」とはデータバス及びアドレスバスが共通することを意味するものとし、特に、同一チャンネル内に接続される複数のＩＤＥデバイスを総称して、「同一のグループに属するＩＤＥデバイス」という。

なお、前記ＲＡＩＤコントローラは、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）で構成されていてもよい。また、前記ストレージデバイスはフラッシュメモリーを備えた半導体記憶素子を含むことが好ましい。フラッシュメモリーはＡＴＡの転送速度と比較して書き込み速度が著しく遅いストレージデバイスの１つであり、本発明を適用することによる効果が大きいからである。

また、前記ＩＤＥデバイスはＡＴＡとＳＤのプロトコル変換エンジンを備えたＳＤホストコントローラであって、前記ストレージデバイスはＳＤメモリーカードであることが好ましい。ＳＤメモリーカードはそのままではＡＴＡホストと通信することができないが、ＳＤメモリーカードのホストコントローラ側でＡＴＡとＳＤのプロトコル変換が行われると、ＲＡＩＤコントローラにとって、ＳＤホストコントローラは直接ＩＤＥデバイスとして認識されるからである。

前記ＳＤホストコントローラは、ＳＤホストエンジンとこのＳＤホストエンジンを制御するＳＤホストレジスタ群及びメモリーとを含むＳＤホストのコアと、セレクタとを、それぞれ２系統備えていることが好ましい。ＡＴＡホストはマスターデバイスとスレーブデバイスの２つを認識することができるため、ＳＤホストコントローラがこのような構成を備えると、ＳＤメモリーカードを２枚挿入し、一方をマスターデバイスと、他方をスレーブデバイスとして認識できるからである。なお、ＳＤホストコントローラはその上位互換にあたるＳＤＩＯコントローラであることを妨げない。

更に、前記ＲＡＩＤシステムは、ストライピング方式のＲＡＩＤシステム（ＲＡＩＤレベルゼロ）であることが好ましい。このように構成すると、記憶容量の小さな複数のメモリーカードを用いて１つの高速かつ大容量のストレージデバイスを実現しうるためである。

また、各チャンネルに接続されるストレージデバイスの書き込み遅延時間を利用して、前記データバス及びアドレスバスが共通する同一グループの他のストレージデバイスに順次書き込み動作を行うことが好ましい。

［データ転送方法］
本発明に係るＲＡＩＤシステムにおけるデータ転送方法は、本発明に係る上記ＲＡＩＤシステムの物理的構成を前提として、下記のステップを備えることを特徴とする。
（ステップ１）前記ＲＡＩＤコントローラによって、ホストから受け取ったデータが、連続する複数のデータに分割された後、それぞれのＩＤＥバス（チャンネル）に順次データが転送されるステップ
（ステップ２）前記分割されたデータを受け取った各グループに属する各ＩＤＥデバイスによって、受け取ったデータが同一グループに属する各ストレージデバイスに順次書き込まれるステップ

なお、ステップ２は各ＩＤＥデバイスごとに独立して実行される。

本発明に係るＲＡＩＤシステムにおいて、このようなデータ転送方法を採用すると、同一チャンネル内に書き込み速度の著しく遅い複数のストレージデバイスが接続されていても、１つの書き込み動作中に同一チャンネル内の他のストレージデバイスに順次書き込みを行うとともに、異なるチャンネル同士はこれらの書き込み動作が独立して行われるため、多数のデバイスを接続しているにもかかわらず極めて高速にデータ転送が行われるためである。しかも、上述したように、同一グループのデバイスは共通のデータバス及びアドレスバスが用いられるため、同一グループ内でデバイス数が増えても増加する信号線はコントロールバス分のみである。

特に、前記ステップ２において、受け取ったデータが同一グループに属する各ストレージデバイスに書き込まれるステップは、受け取ったデータが予め複数のパケットに分割されるステップと、前記パケットを単位として複数回にわたり前記ストレージデバイスに書き込まれるステップを備えることを特徴とすることが好ましい。これは、近年のＳＤメモリーカードは、書き込み或いは読み出しのためのバッファー（Ｗ／Ｒ−ＦＩＦＯ）を備えているものがあるが、その場合にパケットに分割してこれを前記バッファーに保持しつつ複数回にわたり書き込み（或いは読み出し）を行うことで、転送速度が一層向上するためである。

本発明に係るＲＡＩＤシステムは同一チャンネルにおいてはデータバス及びアドレスバスが共通されているため、同一チャンネル内でＩＤＥデバイスを１つ追加するために増加する信号線数はコントロール信号を接続する６本のみであり、全体として信号線数及びＲＡＩＤコントローラの端子数を大幅に少なくすることができる。
また、本発明に係るＲＡＩＤシステムの構成について上記のようなデータ転送方法を採用すると、１つのチャンネルに接続される複数のストレージデバイスのそれぞれが持つ書き込み遅延時間（ビジータイム）中に、同一チャンネルに接続される別のストレージデバイスへの書き込みを行うため、ストレージデバイスの書き込み遅延時間に律速されることはない。このことによって、スループットを向上させることができる。
特に、ＳＤメモリーカードに適用した場合には、ＳＤメモリーカード特有の書き込み遅延時間を効果的に利用して、スループットを大幅に増大させることができる。

（第１の実施形態）
−システム構成について−
はじめに、本発明に係るＲＡＩＤシステムの基本的な構成態様について説明する。
図１は、本発明に係るＲＡＩＤシステムの接続例を示している。同図に示すこのシステム１０は、２チャンネルのＲＡＩＤコントローラ１１からなるＲＡＩＤシステムであるが、第１のチャンネルには複数（４個）のＩＤＥデバイス１２Ａ乃至１２Ｄが接続され、第２のチャンネルには複数（４個）のＩＤＥデバイス２２Ａ乃至２２Ｄが接続され、合計８個のＩＤＥデバイスが接続されている。

ＩＤＥデバイス１２Ａ乃至１２Ｄはいずれも共通のデータバス１３及び共通のアドレスバス１４によって接続され（これを便宜上「第１のグループに属するＩＤＥデバイス」という）、同様に、ＩＤＥデバイス２２Ａ乃至２２Ｄはいずれも共通のデータバス２３及び共通のアドレスバス２４によって接続されている（「第２のグループに属するＩＤＥデバイス」）。このように「共通のデータバス及び共通のアドレスバスを備えることによって同一チャンネルに複数のデバイスを接続する」という構成は、本発明の物理的特徴の一つである。
なお、各グループに属するＩＤＥデバイスに接続されるコントロールバス１５（２５）はいずれも個別のバスで構成されている。

−信号線数について−
この図に示すように、現在のＡＴＡインターフェースの仕様を前提とするとアドレスバスは１６ビット、データバスは５ビット、コントロールバスは１つのＩＤＥデバイスあたり６ビットである。このため、データバスとコントロールバスを共通にした場合、必要とされる信号線数は、１チャンネルあたり、｛（１６＋５）＋６×ｎ｝となる。従って、チャンネル数がｍ個の場合、必要とされる信号線数Ｘは、
Ｘ＝［｛（１６＋５）＋６×ｎ｝×ｍ］ ・・・・・（１）
と計算される。

図１に示すＲＡＩＤコントローラ１１のチャンネル数ｍは２であり、１チャンネルあたりのＩＤＥデバイス数ｎは４個であるから、合計８個（２×４）のＩＤＥデバイスが接続され、信号線数は、｛（１６＋５）＋６×４｝×２＝９０本となる。

−比較例−
従来のＲＡＩＤシステムは１チャンネルにつき１つのデバイスしか搭載しないため、図１に示すような８個のＩＤＥデバイスを接続するためには８チャンネルのＲＡＩＤシステムが必要であり、信号線数は各チャンネルが並列に接続されるものであるから、２７×８＝２１６本必要である。

−接続例−
図１に示すＲＡＩＤシステム１０において、ＩＤＥデバイス１２Ａ乃至１２Ｄ、２２Ａ乃至２２Ｄには、図示されないストレージデバイスが接続されることになる。ストレージデバイスとしては、ＩＤＥ接続のハードディスクなどを接続してもよいが、ここでは、ＳＤメモリーカードを接続した例について説明する。

ＡＴＡとＳＤのプロトコル変換エンジンを備えたＳＤホストコントローラはすでに本件発明者らによって発明されている。ＲＡＩＤコントローラにとって、そのようなＳＤホストコントローラはドライバソフトやファームウエアなどを介することなく直接ＩＤＥデバイスとして認識される。従って、ＡＴＡとＳＤのプロトコル変換エンジンを備えたＳＤホストコントローラを用いると、１枚のＳＤメモリーカードを１台のハードディスクに置き換わる１つのストレージデバイスとみなしてＲＡＩＤシステムを容易に実現することができる。

図２は、ＡＴＡインターフェースとＡＴＡ−ＳＤプロトコル変換エンジンを搭載したＳＤ（ＩＯ）ホストコントローラの機能ブロックを示したものである（ＰＣＴ／ＪＰ２００５／０１７６８２、図１参照）。このＳＤホストコントローラ（ＳＤＩＯホストコントローラ）３０は、ＳＤホストのＳＤプロトコルエンジン（ＳＤホストエンジン３１)と、このＳＤホストエンジンを制御する、ＳＤホストレジスタ群３２及びメモリー（ＳＲＡＭ等)３３とを含むＳＤホストのコア３４を２系統（同一の機能ブロックは同じ符号を用い、添字ａ,ｂを用いて区別している)備え、ＳＤのホストを制御するＣＰＵインターフェースを３つ（ＡＴＡインターフェース３５ａ、ＰＣＩインターフェース３５ｂ、汎用マイコンインターフェース３５ｃ)と、各ＣＰＵインターフェースを選択するセレクタ（ＭＵＸ３６ａ、３６ｂ)とを備えた１チップの半導体デバイスである。なお、この製品はすでにシイガイズ社より商品名：「ＣＧ−２００」として、市販されているものである（http://www.c-guys.jp/CG200_index_jp.htm）。実際の製品及び前記公報記載の発明はＳＤメモリーのホストコントローラとしてだけでなく、その上位互換であるＳＤＩＯホストコントローラとしても機能するが、本件発明のように接続するデバイスがＳＤメモリーである場合はホストが認識するコマンド数が少なく、Ｉ／Ｏ機能を実現する各種のコマンド等も不要であることから、ＳＤホストコントローラでも十分である。

なお、ＡＴＡには、通常マスターデバイスとスレーブデバイスの２つをストレージデバイスを接続することができ、ＡＴＡホストはマスターとスレーブを区別するプロトコルを備えている。一般に市販されている多くのＳＤホストコントローラはＳＤメモリーカードを搭載するスロットが１つしかないものが多いが、図２に示すＳＤホストコントローラはＳＤホストのコア３４を２系統備え、故にＳＤメモリーカードの挿入するスロットを２枚備えているため、いずれか一方をマスターデバイス、他方をスレーブデバイスとしてＡＴＡのホスト側から制御することができる。なお、マスターデバイスとスレーブデバイスの選択は、デバイス選択を行うためのレジスタＤＥＶＨＥＤにおける１つのビット（これをＤＥＶＢＩＴという）が０のときはマスターデバイスに、１のときはスレーブデバイスに書き込み或いは読み出しを行うが、両者の相違は書き込み或いは読み出し先のアドレスが異なるだけの相違であるため、スレーブデバイスを導入することによってＲＡＩＤシステムから見れば速度は変わらないが１つのＩＤＥデバイスの容量が増大する。

従って、図１に示すＲＡＩＤシステムにおいて、図２に示すＳＤホストコントローラをＩＤＥデバイスとして接続すると、１つのＩＤＥデバイスに２枚のＳＤメモリーカードを接続することができるので、８個のＳＤホストコントローラによって合計で最大１６枚のＳＤメモリーカードを接続することができる。例えば、１ＧＢのＳＤメモリーカードを１６枚挿入してストライピングすることで、合計１６ＧＢのストレージシステムが実現されることになる。或いは、ＲＡＩＤシステムのレベルによって各ＳＤメモリーカードのいくつかをミラーリングしたり、それぞれのＳＤメモリーカードを独立のストレージデバイスとして使用することもできる。また、後述するデータ転送方法を適用すると書き込み及び読み出し速度が大幅に向上する。

（第２の実施形態）
図３は、第２の実施形態について説明するためのシステム構成図を示している。このＲＡＩＤシステム４０は、４チャンネルのＲＡＩＤコントローラ４１の各チャンネルに、ＩＤＥデバイスとして認識される２個のＳＤホストコントローラ４２Ａ及び４２Ｂ、５２Ａ及び５２Ｂ、６２Ａ及び６２Ｂ、７２Ａ及び７２Ｂがそれぞれ接続されている。なお、このシステムはＳＤメモリーとＲＡＩＤコントローラによって実現されたストレージシステムであるから、本明細書においてこれを「ＳＤＭＤ： Secure Digital Memory Drive」システムと名付けることとする。

第１の実施形態において説明したとおり、各チャンネルはデータバス及びアドレスバスが共通に構成されているため、必要な信号線数を計算により求めると、上式（１）にｍ＝４、ｎ＝２を代入すると、
Ｘ＝［｛（１６＋５）＋６×２｝×４］＝１３２ ・・・・（１’）
となる。なお、ＲＡＩＤコントローラの端子数としては、電源端子やクロック端子、リセット端子などが必要となるのでその分が加算されるが、従来のように８個のＩＤＥデバイスを並列接続する場合、信号線数だけでも２７×８＝２１６本必要になることを踏まえると、本実施形態に係るシステムでは、必要とされる端子数が大幅に軽減されていることが理解される。

ところで、各ＳＤホストコントローラ４２，５２，６２，７２はそれぞれ２枚（マスターデバイス用とスレーブデバイス用）のＳＤメモリーカードを挿入することができる。結局、図３に示すようにこのＳＤＭＤシステムでは４×２×２＝１６枚のＳＤメモリーカードを接続することができる構成となっている。

なお、このような多チャンネルのＲＡＩＤシステムにおいては、各チャンネルに接続されるストレージデバイスの容量の総和が等しくなければならないが、ＩＤＥデバイスにおけるマスターとスレーブとで容量が異なっていても問題はない。

−ＳＤメモリーカードの特異性について−
次に、本発明に係るシステムに好適なデータ転送方法について説明する。従来のＲＡＩＤシステムは、１チャンネルに１つのＩＤＥデバイスしか接続されておらず、複数のＩＤＥデバイスを接続する場合は、チャンネル数ｍを増大させていたが、本発明に係るシステムでは１つのチャンネルに複数のデバイスがデータバス及びアドレスバスを共通にして接続されている。このため、データの転送方法について、説明しておかなければならないが、まず、ＳＤメモリーカードの特性（ハードディスクドライブと比較した場合の特異性）について説明する。

ストレージデバイスの１つであるＳＤメモリーカードはハードディスクドライブなど他のストレージデバイスと比較して、書き込み動作に時間がかかるとされている。この理由について説明する。

ＳＤメモリーカードの書き込み動作は、大きく分けて次のステップからなる。
（１）ＳＤホストコントローラが、書き込みコマンド（ＣＭＤ２５）をＳＤメモリーカードのコントローラに送るステップ
（２）ＳＤメモリーカードのコントローラがコマンドレスポンスを返すステップ
（３）コマンドレスポンスに続けてＳＤホストコントローラはデータパケットをＳＤメモリーカードのコントローラに送るステップ
（４）書き込みが開始される（書き込み中はビジータイムとなる）ステップ

ＳＤメモリーカードはこのようなステップで書き込み処理が行われるため、書き込みに際して非常に時間がかかる。一方、ＲＡＩＤシステムのホスト側であるＡＴＡホスト（或いは更に高速なシリアルＡＴＡ、次世代ＡＴＡであるＡＴＡ２等を含む）側は、ＲＡＩＤコントローラに接続されるストレージデバイスと比べて十分な速度があるため、従来のようにストレージデバイスが並列に１つずつ接続される構成の下で、各チャンネルごとに順次書き込みを行うやり方では、ホスト側からＲＡＩＤシステム側への書き込み速度が各ストレージデバイスの書き込み時間に律速されてしまうのである。

そこで、本発明に係るデータ転送方法は、１つのチャンネルに書き込み速度の遅い複数のストレージデバイスを接続して１つのデバイスに書き込みを行う間に、同一グループに属する他のストレージデバイスに順次書き込みを行うように構成している。換言すると、各チャンネルに接続されるストレージデバイスの書き込み遅延時間を利用して、前記データバス及びアドレスバスが共通する同一グループの他のストレージデバイスに順次書き込み動作を行うということである。

図４は、図３に示すＲＡＩＤシステムの物理的構成を更に拡張し、１チャンネルあたりのＩＤＥデバイス数ｎを４に拡張した構成（物理的構成の図示は省略する）におけるデータ転送方法を説明するための図である。

但し、説明を簡単にするため、ＩＤＥデバイスにスレーブデバイスは接続せず、マスターデバイスのみ（ＳＤメモリーカードの合計枚数は１６枚）とする。なお、スレーブデバイスを接続すればＳＤメモリーカードの枚数は２倍の３２枚挿入できることになるが、転送速度はマスターデバイスのみの場合と変わらない。これは、マスターデバイスとスレーブデバイスの相違は書き込み或いは読み出し先のアドレスが異なるだけの相違であって、スレーブデバイスを導入してもＲＡＩＤシステムから見れば１つのＩＤＥデバイスの容量が増大することになるが転送速度自体が変化するものではないからである。

なお、以下に説明するステップは、ＡＴＡホスト側からＳＤメモリーカードへのデータ転送（書き込み）手順を説明するものであるが、逆に、ＳＤメモリーカードからＡＴＡホスト側へのデータ転送（読み出し）については、基本的に逆動作と考えて良いため、後述する図５において結果のみ示すこととして詳細な説明を省略する。
以下、図４を参照して本発明に係るデータ転送方法の具体例について説明する。

−データ転送方法について−
（ステップ１）ＲＡＩＤコントローラは、ホストから受け取った１６ｋＢのデータを、１ｋＢの連続するデータＤ０乃至Ｄｆに分割して、それぞれのＩＤＥバス（チャンネル）に順次データを送る。各ＩＤＥバスにおける処理はそれぞれのＩＤＥデバイスが独立して行うことができるため、各グループごとに、それぞれ独立に以下に説明する処理（２，３，４）が並列して実行される。これは、ステップ２が終了する時刻と、ステップ３及びステップ４が終了する時刻とがほぼ同時刻であるということを意味する。

（ステップ２）第１グループに属する各ストレージデバイスへの書き込み
（２−１）第１のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
１ｋＢのデータＤ０を受け取った第１のグループに属する第１のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、次に、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（２−２）第２のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ４を受け取った第２のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（２−３）第３のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ８を受け取った第３のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、同一グループに属する前記第３のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（２−４）第４のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第３のＩＤＥに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤｃを受け取った第４のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、同一グループに属する前記第４のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。

（ステップ３）第２グループに属する各ストレージデバイスへの書き込み
上述した第１グループの各ストレージデバイスへの書き込みとは独立して、以下の（３−１）乃至（３−４）のステップを通じて第２グループの各ストレージデバイスへの書き込みが行われる。
（３−１）第１のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
１ｋＢのデータＤ１を受け取った第２グループに属する第１のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、次に、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（３−２）第２のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ５を受け取った第２のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（３−３）第３のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ９を受け取った第３のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（３−４）第４のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤｄを受け取った第４のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第４のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。

（ステップ４）第３グループに属する各ストレージデバイスへの書き込み
上述した第１、第２グループの各ストレージデバイスへの書き込みとは独立して、以下の（４−１）乃至（４−４）のステップを通じて第３グループの各ストレージデバイスへの書き込みが行われる。
（４−１）第１のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
１ｋＢのデータＤ２を受け取った第３グループに属する第１のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、次に、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（４−２）第２のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ６を受け取った第２のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（４−３）第３のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤａを受け取った第３のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（４−４）第４のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤｅを受け取った第３のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第４のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。

（ステップ５）第４グループに属する各ストレージデバイスへの書き込み
上述した第１乃至第３グループの各ストレージデバイスへの書き込みとは独立して、以下の（５−１）乃至（５−４）のステップを通じて第４グループの各ストレージデバイスへの書き込みが行われる。
（５−１）第１のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
１ｋＢのデータＤ３を受け取った第４グループに属する第１のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに、に、まず最初のパケットを書き込み、次に、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（５−２）第２のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第１のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤ７を受け取った第２のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（５−３）第３のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第２のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤｂを受け取った第３のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。
（５−４）第４のＩＤＥデバイスに接続されているストレージデバイスへの書き込み
次に、前記第３のＩＤＥデバイスに接続されているストレージデバイスに最初のパケットの書き込みが行われている間に、ＩＤＥバスを一巡して新たにホストから次の１ｋＢのデータＤｆを受け取った第４のＩＤＥデバイスは、受け取ったデータを５１２Ｂｙｔｅのパケット２つに分割すると共に、前記第４のＩＤＥデバイスに接続されているストレージデバイスに、まず最初のパケットを書き込み、この最初のパケットの書き込みが終わった後、残りのパケットを書き込む。

このデータ転送方法において最も重要なことは、各ステップ内における動作は複数のストレージデバイスに対して逐次的に書き込み処理が行われるが、ステップ１〜ステップ４はいずれも独立して行われるという点である。これは、第１グループに対する全てのデバイスへの書き込みが終了した時点で、第４グループに属する最後のストレージデバイスへの書き込みが終了していることを意味する。

また、更なる工夫の一つとして、近年のＳＤメモリーカードは、書き込み或いは読み出しのためのバッファー（Ｗ／Ｒ−ＦＩＦＯ）を備えているものがある（例えば、特表2004/077306）。この場合、ＳＤメモリーカードに１ｋＢのデータを書き込む場合でも、小さいサイズほど書き込み処理が短時間で済むということに加えて、このバッファーサイズ（又はそれ以下）に分割して書き込むことにより、書き込み速度が一層増大する。上述した例において、１ｋＢのデータを５１２Ｂｙｔｅのパケット２つに分割したのは、ＳＤメモリーカードのバッファーの大きさが５１２Ｂｙｔｅの場合を想定しているためである。従って、より大きなバッファーを備えている場合には、そのバッファーサイズ以下のパケットに分割することで効率的な書き込み処理が行われることになる。

なお、データバス及びアドレスバスを共通に接続して複数のデバイスを接続することは、回路基板の実装の問題であるため、従来のＲＡＩＤコントローラでも実現は可能であるが、上述したデータ転送方法を実現することは不可能であるが、ＦＰＧＡ（Field Programmable Gate Array）などを用いれば比較的容易に実現することができる。

本件発明者たちはＦＰＧＡを用いて上述のデータ転送方式が実現するＲＡＩＤコントローラを設計し、実際に転送速度を調べた。

図５は、本発明に係るＲＡＩＤシステムと従来のＲＡＩＤシステムを比較するため、図２に示すようなＡＴＡとＳＤのプロトコル変換エンジンを備えたＳＤホストコントローラを接続し、前記ストレージデバイスとしてＳＤメモリーカードを用いた構成における下記の［１］乃至［３］のケースにおいて、転送速度、容量、接続したＳＤメモリーカードの枚数、全信号線数を比較した結果を示す表を示している。なお、図中のｍはＩＤＥのチャンネル数を、ｎは１チャンネルあたりのデバイス数を、それぞれ表している。

［１］（ｍ，ｎ）＝（４，４）の場合［本発明］
［２］（ｍ，ｎ）＝（２，４）の場合［本発明］
［３］（ｍ，ｎ）＝（４，１）の場合［従来］

このうち、［１］及び［２］は、本発明に係る転送方法を適用した場合の結果を示している。［１］は、本発明に係る４ｃｈのＲＡＩＤシステムにおいて、１つのチャンネルに接続するデバイス数を４とした場合の結果を、［２］は、本発明に係る２ｃｈのＲＡＩＤシステムにおいて、１つのチャンネルに接続するデバイス数を４とした場合の結果を示している。また、［３］は、従来の４ｃｈのＲＡＩＤシステム（１チャンネルに接続するデバイス数は１である。）の場合の結果を示している。

なお、スレーブデバイスは転送速度に影響しないため、ＳＤメモリーカードの枚数はマスターデバイスのみの数を示している。また、全てのＳＤメモリーカードは１枚の容量が１ＧＢのものを用いた。なお、スレーブデバイスを接続すればＳＤメモリーカードの数は２倍になるが、転送速度に影響しないことは上述したとおりである。

［１］乃至［３］の結果から、本発明に係るＲＡＩＤシステムは、記憶容量が従来の４倍或いは２倍になっても、信号線数はそれほど増大せず、本発明に係るＲＡＩＤシステムが極めて実装効率の高いシステムであることを示している。このことは、従来のＲＡＩＤシステムにおいて１６個のＩＤＥデバイスを接続するために必要な信号線数（２７×１６＝４３２）を計算すれば明白である。

また、従来のＩＤＥ４チャンネルのＲＡＩＤシステムの場合（［３］のケース）、転送速度は読み出しで７２ＭＢ／ｓｅｃ、書き込みで４３ＭＢ／ｓｅｃであったのに対し、本発明に係るＲＡＩＤシステムのデータ転送方法の場合、読み出しと書き込みの両方において転送速度を高速化することができたことが分かる。特に、書き込み速度の向上が著しい。なお、［１］のケースにおいて、読み出し・書き込みがいずれも１００ＭＢ／ｓｅｃとなったのは、（第１世代の）シリアルＡＴＡの転送速度の上限で飽和したためと考えられる。よって、次世代のシリアルＡＴＡ２（S−ＡＴＡ２)に変更すれば、少なくとも１４０ＭＢ／ｓｅｃは達成可能である。

なお、接続するＩＤＥデバイスの総数（ｎ×ｍ）が同一でも、ｎとｍの個数をいずれに設定するかによって、全体としての転送速度を最大にする最適値が存在する。

本発明に係るＲＡＩＤシステム及びそのデータ転送方法によると、従来よりも信号線数を増加させることなくデータ転送速度を飛躍的に高めることができる。特に、書き込み速度の遅い複数のストレージデバイスを組み合わせることによって記憶容量を増大させるだけでなく、全体としての書き込み速度が顕著に増大する。

特に、ストレージデバイスとしてＳＤメモリーカードを適用すると、安価なＳＤメモリーカードを利用して極めて高速かつ大容量のＩＤＥ−ＲＡＩＤシステムを構築することができる。従って、本発明の産業上の利用可能性は極めて大きい。

図１は、本発明に係るＲＡＩＤシステムの接続例を示している。 図２は、ＡＴＡインターフェースとＡＴＡ−ＳＤプロトコル変換エンジンを搭載したＳＤ（ＩＯ）ホストコントローラの機能ブロックを示したものである。 図３は、第２の実施形態について説明するためのシステム構成図である。 図４は、本発明に係るＲＡＩＤシステムのデータ転送方法を説明するための図である。 図５は、本発明に係るＲＡＩＤシステムと従来のＲＡＩＤシステムを比較するための表である。 図６（ａ）は、４チャンネルのＲＡＩＤコントローラを用いた従来のＲＡＩＤシステムの構成例を示している。 図６（ｂ）は、図６（ａ）の構成例において、各チャンネルに接続されているデバイスをＡ乃至Ｄとして、データの書き込みシーケンスを概念的に示したものである。

符号の説明

１０、４０ ＲＡＩＤシステム
１１ ＲＡＩＤコントローラ
１２、２２ ＩＤＥデバイス
１３、２３ データバス
１４、２４ アドレスバス
１５、２５ コントロールバス
３０ ＳＤホストコントローラ（ＳＤＩＯホストコントローラ）
３４ ＳＤホストのコア

Claims (9)

1. ＡＴＡホストに接続される１つのＲＡＩＤコントローラと複数のＩＤＥデバイスとがＩＤＥバスによって接続されたストレージシステムであって、ＩＤＥバス１チャンネルに少なくとも２個以上のＩＤＥデバイスが接続されると共に、前記ＲＡＩＤコントローラと前記ＩＤＥデバイスのそれぞれが、前記同一チャンネル内において共通のデータバス及び共通のアドレスバスによって接続されることを特徴とするＲＡＩＤシステム。
2. 前記ＲＡＩＤコントローラは、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）で構成されていることを特徴とする請求項１記載のＲＡＩＤシステム。
3. 前記ストレージデバイスはフラッシュメモリーを備えた半導体記憶素子を含むことを特徴とする請求項１又は請求項２記載のＲＡＩＤシステム。
4. 前記ＩＤＥデバイスはＡＴＡとＳＤのプロトコル変換エンジンを備えたＳＤホストコントローラであって、前記ストレージデバイスはＳＤメモリーカードであることを特徴とする請求項１乃至３のいずれか１項に記載のＲＡＩＤシステム。
5. 前記ＳＤホストコントローラは、ＳＤホストエンジンとこのＳＤホストエンジンを制御するＳＤホストレジスタ群及びメモリーとを含むＳＤＩＯホストのコアと、セレクタとを、それぞれ２系統備えていることを特徴とする請求項４記載のＲＡＩＤシステム。
6. 前記ＲＡＩＤシステムは、ストライピング方式のＲＡＩＤシステム（ＲＡＩＤレベルゼロ）であることを特徴とする請求項１乃至５のいずれか１項に記載のＲＡＩＤシステム。
7. 各チャンネルに接続されるストレージデバイスの書き込み遅延時間を利用して、前記データバス及びアドレスバスが共通する同一グループの他のストレージデバイスに順次書き込み動作を行うことを特徴とする請求項１乃至６のいずれか１項に記載のＲＡＩＤシステム。
8. 請求項１乃至７のいずれか１項に記載のＲＡＩＤシステムにおけるデータ転送方法であって、下記のステップを備えるもの。
   （ステップ１）前記ＲＡＩＤコントローラによって、ホストから受け取ったデータが、連続する複数のデータに分割された後、それぞれのＩＤＥバス（チャンネル）に順次データが転送されるステップ
   （ステップ２）前記分割されたデータを受け取った各グループに属する各ＩＤＥデバイスによって、受け取ったデータが同一グループに属する各ストレージデバイスに順次書き込まれるステップ
9. 前記ステップ２において、受け取ったデータが同一グループに属する各ストレージデバイスに書き込まれるステップは、受け取ったデータが予め複数のパケットに分割されるステップと、前記パケットを単位として複数回にわたり前記ストレージデバイスに書き込まれるステップを備えることを特徴とする請求項８記載のデータ転送方法。

Images