JPWO2007135803A1 - アクティブマトリクス型液晶表示装置及びその駆動方法 - Google Patents

Abstract

１フレーム期間における一部に黒表示に相当する電圧を印加する。黒信号挿入期間が変更されたときに、第１又は第２保持容量配線の信号電圧における立ち上がり位置から、変更前の黒信号挿入期間における黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、第１又は第２保持容量配線の信号電圧における立ち上がり位置から、変更後の黒信号挿入期間における黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する。これにより、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型液晶表示装置及びその駆動方法を提供することができる。

Description

本発明は、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が２つの副画素から構成され、上記２つの副画素のうちの一方の副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記２つの副画素のうちの他方の第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置及びその駆動方法に関するものである。

ＣＲＴ（CathodeRayTube：陰極線管）のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、１画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いている物体の残像が生じることがない。

これに対し、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置のようなホールド型の表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、一旦、書き換えられると１フレーム期間維持される。ホールド型表示装置では動画を表示した際にボケ現象（動画ボケ）が生じる。この動画ボケは、表示している動体を眼が追いかけること（視線追跡）によって生じる。

そこで、アクティブマトリクス型の液晶表示装置等のようなホールド型の表示装置では、動画表示の際に動画ボケが生じるので、この動画ボケを改善する技術が提案されている。

例えば、特許文献１では、上記の尾引残像を改善する方法として、１フレーム期間中に黒表示を行う期間を挿入する（以下「黒挿入」という）等により液晶表示装置における表示を（擬似的に）インパルス化するという方法が知られている。

この特許文献１では、図１１に示すように、例えば４８０本の走査線（ゲート線）を有する液晶表示パネルの場合、ゲート線Ｙ１〜Ｙ４８０は、１フレーム周期中において画像信号を画素セルに書き込むために、タイミングを少しずらして順次立ち上げられる。４８０本全てのゲート線を立ち上げて、画像信号を画素セルに書き込むことにより、１フレーム周期が終了する。このとき、画像信号の書き込みのための立ち上げから、１／２フレーム周期程遅れて、ゲート線Ｙ１〜Ｙ４８０を再度立ち上げて、各画素セルにデータ線Ｘを介して黒を表示する電位を供給する。これにより、各画素セルは黒表示状態となる。

すなわち、各ゲート線Ｙは、１フレーム周期において、異なる期間で２回高レベルとなる。１回目の選択により画素セルは一定期間画像データを表示し、それに続く２回目の選択で、画素セルは強制的に黒表示を行う。このように、１フレーム期間内に画像表示期間と黒表示期間とを設けることによって、擬似的にホールド型駆動の表示状態からＣＲＴのようなインパルス型駆動の表示に近づけることができ、動画表示の際に生じる動きぼけによる画質劣化を改善することが可能となる。

垂直配向モード（ＶＡモード）では、コントラストに優れているが、正面のガンマカーブと斜め視角のガンマカーブとが一致せず、正面に比べ斜め視角では画面全体が白っぽく（白浮きして）見える。斜め視角の白浮きを低減する技術として、例えば、特許文献３では、１絵素を複数の副絵素に分割（マルチ絵素構造）し、各副絵素間の輝度を異なるように設定している（マルチ絵素技術、面積階調技術と呼ばれる）。
日本国公開特許公報「特開平１１−１０９９２１号公報（１９９９年４月２３日公開）」 日本国公開特許公報「特開２００５−３４５９７３号公報（２００５年１２月１５日公開）」 日本国公開特許公報「特開２００４−６２１４６号公報（２００４年２月２６日公開）」

（発明が解決しようとする課題）
しかしながら、黒挿入技術とマルチ絵素技術を合わせて試作を行い、評価した結果、図１２に示すように、表示パネルの画面の上下において輝度差が生じるという問題を有していることが分かった。

この原因は、図１３の（ａ）に示す保持容量ＣＳの波形に対して、図１３の（ｂ）に示す位置に黒挿入を行う場合と、図１３の（ｃ）に示す位置に黒挿入を行う場合とでは、図１３の（ａ）に示す保持容量ＣＳの波形の状態が異なる。この結果、保持容量ＣＳの突き上げ量と突き下げ量とが変化するので、図１２に示すように、表示パネルの画面の上下において輝度差が生じることによる。

この問題は、特に、黒表示期間の割合を変化させる場合に発生し易い。例えば、特許文献２には、黒挿入率により黒書込みタイミングを変える点が開示されているが、表示パネルの画面の上下において輝度差が生じるという問題に対しては言及していない。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型液晶表示装置及びその駆動方法を提供することにある。

（課題を解決するための手段）
本発明のアクティブマトリクス型液晶表示装置は、上記課題を解決するために、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が周期的に印加されているアクティブマトリクス型液晶表示装置において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、上記黒信号挿入期間を変更する黒挿入率変更手段と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧が立ち上がるタイミングのうち、上記黒信号挿入期間の開始タイミングより前であって、該開始時間に最も近い立ち上がりタイミングである保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の開始タイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられている構成である。

また、本発明のアクティブマトリクス型液晶表示装置は、上記の構成において、上記保持容量位相不変化手段が、上記保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の最初に上記走査信号線に印加される黒挿入パルスの立ち上がりタイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御する構成としてもよい。

また、本発明のアクティブマトリクス型液晶表示装置の駆動方法は、上記課題を解決するために、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が周期的に印加されているアクティブマトリクス型液晶表示装置の駆動方法において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、上記黒信号挿入期間を変更する黒挿入率変更工程と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧が立ち上がるタイミングのうち、上記黒信号挿入期間の開始タイミングより前であって、該開始時間に最も近い立ち上がりタイミングである保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の開始タイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含む方法である。

また、本発明のアクティブマトリクス型液晶表示装置は、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、上記黒信号挿入期間を変更する黒挿入率変更手段と、上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられている構成である。

また、本発明のアクティブマトリクス型液晶表示装置の駆動方法は、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置の駆動方法において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、上記黒信号挿入期間を変更する黒挿入率変更工程と、上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含む方法である。

本発明では、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置を対象にしている。

また、本発明では、擬似インパルス化を図るために、黒挿入を行う。具体的には、黒信号挿入手段が、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する。さらに、黒挿入率変更手段は、黒信号挿入期間を変更する。

このようなアクティブマトリクス型液晶表示装置においては、黒挿入率の変更に伴い、保持容量電圧の波形との関係において、表示部に輝度差が生じることがある。この理由は、黒信号挿入期間が変更されたときに、該変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける各黒挿入パルスの最初の立ち上がり位置と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置との時間幅が互いに異なるからである。

そこで、本発明では、この問題を解決するために、黒信号挿入期間が変更されたときに、第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられている。

したがって、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型液晶表示装置及びその駆動方法を提供することができる。

また、本発明のアクティブマトリクス型液晶表示装置は、上記課題を解決するために、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、上記黒信号挿入期間を変更する黒挿入率変更手段と、上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられていることを特徴としている。

本発明のアクティブマトリクス型液晶表示装置の駆動方法は、上記課題を解決するために、走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置の駆動方法において、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、上記黒信号挿入期間を変更する黒挿入率変更工程と、上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含むことを特徴としている。

すなわち、本発明では、黒信号挿入期間が変更されたときに、第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、制御する。

これによっても、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型液晶表示装置及びその駆動方法を提供することができる。

また、本発明のアクティブマトリクス型液晶表示装置では、前記黒信号挿入手段は、複数のデータ信号線におけるデータ信号の極性が反転するときに、所定黒信号挿入期間だけ各データ信号線の電圧を黒表示に相当する電圧とすることが好ましい。

これにより、データ信号の極性が反転するときに、例えば、正極性から負極性へ直接変化するのではなく、正極性の電圧から、一旦、データ信号線の電圧を黒表示に相当する電圧を印加した後、負極性の電圧を印加する。したがって、電圧差が小さくなるので、消費電力を低減することができる。

ここで、データ信号の極性が反転するときの黒表示に相当する電圧を印加する時間は、短時間であり、１回の黒表示に相当する電圧印加では、黒表示としては十分ではない。

この点、ドット反転駆動においては、１フレーム期間中に何度も極性が反転する。したがって、この複数回の極性反転時毎に電圧を黒表示に相当する電圧を何度も印加することによって、黒電圧の書き込み不足を補うことができる。

また、この黒電圧の書き込み方法では、画素データ書込のための画素容量での充電期間を短縮することなく、十分な黒挿入期間が確保される。また、黒挿入のためにソースドライバ等の動作速度を上げる必要もない。

また、本発明のアクティブマトリクス型液晶表示装置では、前記保持容量位相不変化手段は、前記変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、上記第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わらないように制御するための複数の各黒信号挿入期間の出力タイミングを格納した記憶手段を有していることが好ましい。

これにより、記憶手段に格納されているデータにより、変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、上記第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わらないように制御することができる。したがって、複雑な回路が不要である。

また、本発明のアクティブマトリクス型液晶表示装置では、前記記憶手段は、ルックアップテーブルからなっていることが好ましい。

これにより、有限の黒挿入率に対する最適な黒信号挿入期間の組み合わせを容易に求めることができる。

（発明の効果）
本発明のアクティブマトリクス型液晶表示装置及びアクティブマトリクス型液晶表示装置の駆動方法は、以上のように、黒信号挿入期間が変更されたときに、第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する。

本発明のアクティブマトリクス型液晶表示装置及びアクティブマトリクス型液晶表示装置の駆動方法は、黒信号挿入期間が変更されたときに、第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられている。

それゆえ、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型液晶表示装置及びその駆動方法を提供するという効果を奏する。

（ａ）（ｂ）（ｃ）は、本発明におけるアクティブマトリクス型液晶表示装置及びその駆動方法の実施の一形態を示すタイミングチャートである。 上記アクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記アクティブマトリクス型液晶表示装置の黒挿入のタイミングを示すタイミングチャートである。 上記アクティブマトリクス型液晶表示装置のマルチ絵素構造の画素の構造を示す平面図である。 上記アクティブマトリクス型液晶表示装置のマルチ絵素構造の画素の等価回路を示す回路図である。 上記マルチ絵素構造のアクティブマトリクス型液晶表示装置における駆動方法を示すタイミングチャートである。 上記アクティブマトリクス型液晶表示装置において、黒信号挿入期間が変更されたときに、該変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わらない場合の駆動を示すタイミングチャートである。 上記アクティブマトリクス型液晶表示装置において、黒信号挿入期間が変更されたときに、該変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わる場合の駆動を示すタイミングチャートである。 （ａ）は上記アクティブマトリクス型液晶表示装置における保持容量位相不変化制御部の構成を示すブロック図であり、（ｂ）はルックアップテーブルの格納内容を示す説明図である。 （ａ）（ｂ）は３分割絵素を示す模式図であり、（ｃ）は上記３分割マルチ絵素構造の画素の構造を示す平面図である。 従来のアクティブマトリクス型液晶表示装置における黒挿入の駆動方法を示すタイミングチャートである。 上記アクティブマトリクス型液晶表示装置において、画面の上下において輝度差が生じている表示パネルを示す平面図である。 （ａ）（ｂ）（ｃ）は、上記アクティブマトリクス型液晶表示装置において、黒信号挿入期間が変更されたときに、該変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わる場合の駆動を示すタイミングチャートである。

符号の説明

４ ＴＦＴ
１１ 第１保持容量配線（第１の保持容量配線）
１２ 第２保持容量配線（第２の保持容量配線）
２０ 液晶表示装置
２１ 表示部
２２ ゲートドライバ（黒信号挿入手段、黒挿入率変更手段）
２３ ソースドライバ（黒信号挿入手段、黒挿入率変更手段）
２４ 表示制御回路（黒信号挿入手段、黒挿入率変更手段）
３０ 保持容量位相不変化制御部（保持容量位相不変化手段、黒挿入制御手段）
ＧＬ１〜ＧＬｍ ゲートライン（走査信号線）
ＬＵＴ ルックアップテーブル（記憶手段）
Ｐ１ 第１副画素
Ｐ２ 第２副画素
Ｐｂ 黒電圧印加パルス
ＳＬ１〜ＳＬｎ ソースライン（データ信号線）
Ｔ 時間

本発明の一実施形態について図１ないし図９に基づいて説明すれば、以下の通りである。

本実施の形態の液晶表示装置２０は、図２に示すように、アクティブマトリクス形の表示部２１と、走査信号線駆動回路であるゲートドライバ２２と、データ信号線駆動回路であるソースドライバ２３と、ソースドライバ２３及びゲートドライバ２２を制御するための表示制御回路２４とを備えている。

上記表示部２１は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、それらゲートラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、それらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含んでいる。

これらの画素形成部は、マトリクスに配置されて画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続される共に、該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ４と、そのＴＦＴ４のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通対向電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通対向電極Ｅｃとの間に挟持された液晶層とからなっている。

そして、画素電極と共通対向電極Ｅｃとによって形成される液晶容量により、画素容量Ｃｐが構成される。なお、本実施の形態では、後述するように、マルチ絵素構造を有しており、各画素は第１副画素Ｐ１及び第２副画素Ｐ２の２つに分かれている。この第１副画素Ｐ１及び第２副画素Ｐ２の具体的な構成については、後述する。

上記各画素形成部における画素電極には、ソースドライバ２３及びゲートドライバ２２により表示すべき画像に応じた電位が与えられ、共通対向電極Ｅｃには、図示しない電源回路から所定電位（「共通電極電位」と呼ぶ）Ｖｃｏｍが与えられる。これにより、画素電極と共通対向電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることによって、画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用される。本実施形態では、ノーマリブラックとなるように偏光板が配置されているものとする。

上記表示制御回路２４は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹ及び垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。そして、それらデジタルビデオ信号Ｄｖ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、及び制御信号Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部２１に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、短絡制御信号Ｃｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成して出力する。

詳細には、表示制御回路２４は、デジタルビデオ信号Ｄｖを内部メモリにて必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２４から出力する。また、表示制御回路２４は、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成する。さらに、表示制御回路２４は、垂直同期信号ＶＳＹに基づき、１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づき、ゲートクロック信号ＧＣＫを生成する。そして、水平同期信号ＨＳＹ及び制御信号Ｄｃに基づき、短絡制御信号Ｃｓｈ及びゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１〜ＧＯＥｑ）を生成する。

上述のようにして、表示制御回路２４において生成された信号のうち、デジタル画像信号ＤＡと短絡倒御信号Ｃｓｈとソースドライバ２３用のデータスタートパルス信号ＳＳＰ及びデータクロック信号ＳＣＫとは、ソースドライバ２３に入力される。一方、ゲートドライバ２２用のゲートスタートパルス信号ＧＳＰ及びゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ２２に入力される。

ソースドライバ２３は、デジタル画像信号ＤＡとデータスタートパルス信号ＳＳＰ及びデータクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）〜Ｓ（ｎ）を１水平走査期聞毎に順次生成し、これらのデータ信号Ｓ（１）〜Ｓ（ｎ）をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。

本実施の形態におけるソースドライバ２３は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に、各フレーム内において、１ゲートラインＧ１〜Ｇ２ｍ毎かつ１ソースラインＳＬ１〜ＳＬｎ毎にも反転されるように、データ信号Ｓ（１）〜Ｓ（ｎ）が出力される駆動方式、つまりドット反転駆動方式が採用されている。したがって、ソースドライバ２３は、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性をソースラインＳＬ１〜ＳＬｎ毎に反転させ、かつ各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の電圧極性を１水平走査期間毎に反転させる。

ここで、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性反転の基準となる電位は、データ信号Ｓ（１）〜Ｓ（ｎ）の直流レベル（直流成分に相当する電位）であり、この直流レベルは、一般的には共通対向電極Ｅｃの直流レベルとは一致せず、各画素形成部におけるＴＦＴ４のゲート・ドレイン間の寄生容量Ｃｇｄによるレベルシフト（フィールドスルー電圧）ΔＶｄだけ共通対向電極Ｅｃの直流レベルと異なる。ただし、寄生容量ＣｇｄによるレベルシフトΔＶｄが液晶の光学的閾値電圧Ｖｔｈに対して十分に小さい揚合には、データ信号Ｓ（１）〜Ｓ（ｎ）の直流レベルは共通対向電極Ｅｃの直流レベルに等しいとみなせるので、データ信号Ｓ（１）〜Ｓ（ｎ）の極性つまりソースラインＳＬ１〜ＳＬｎヘの印加電圧の極性は共通対向電極Ｅｃの電位を基準として１水平期間ごとに反転すると考えてもよい。

ところで、本実施の形態の液晶表示装置２０では、表示を擬似的にインパルス化する方法として、１フレーム期間中に黒表示を行う期間を挿入している（以下「黒挿入」という）。

また、その黒挿入の仕方については、消費電力を低減するために、データ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式を採用し、その短絡期間に黒挿入が行われるようになっている。

このような、チャージシェアリング方式による黒挿入について、以下に詳細に説明する。

先ず、図３の（ａ）に示すように、ソースドライバ２３にて、１水平走査期間（１Ｈ）毎に極性の反転する映像信号としてアナログ電圧信号ｄ（ｉ）が生成される。表示制御回路２４では、図３の（ｂ）に示すように、各アナログ電圧信号ｄ（ｉ）の極性の反転時に所定期間（１水平ブランキング期間程度の短い期間）Ｔｓｈだけハイレベル（Ｈレベル）となる短絡制御信号Ｃｓｈが生成される（以下、短絡制御信号Ｃｓｈがハイレベル（Ｈレベル）となる期間を「短絡期間」という）。

そして、上記短絡制御信号Ｃｓｈが、ローレベル（Ｌレベル）のときには各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、短絡制御信号ＣｓｈがＨレベルのときには隣接ソースラインが互いに短絡される。

このとき、本実施形態では、ドット反転駆動が採用されていることから、隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値は略等しい。したがって、各データ信号Ｓ（ｉ）の値つまり各ソースラインＳＬｉの電圧は、短絡期間Ｔｓｈにおいてデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃに略等しくなる。また、短絡期間Ｔｓｈの各ソースラインＳＬｉの電圧をある一定の電圧（例えば黒電圧）に設定してもよい。

なお、このようにデータ信号の極性反転時に隣接ソースラインを短絡することによって、各ソースラインの電圧を黒電圧（データ信号Ｓ（ｉ）の直流レベルＶＳｄｃ又は共通電極電位Ｖｃｏｍ）に略等しくするという構成は、消費電力を低越するための手段として従来提案されており、図３に示した構成に限定されるものではない。

このとき、ゲートドライバ２２は、ゲートドライバ用のゲートスタートパルス信号ＧＳＰ及びゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１、２、…、ｑ）とに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素形成部の画素容量に書き込むために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）においてゲートラインＧＬ１〜ＧＬｍを略１水平走査期間ずつ順次選択すると共に、黒挿入のために、データ信号Ｓ（ｉ）（ｉ＝１〜ｎ）の極性反転時に所定期間だけゲートラインＧＬｊ（ｊ＝１〜ｍ）を選択する。

すなわち、ゲートドライバ２２は、図３の（ｄ）（ｅ）に示すような画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを含む走査信号Ｇ（１）〜Ｇ（ｍ）をゲートラインＧＬ１〜ＧＬｍにそれぞれ印加し、これらのパルスＰｗ・Ｐｂが印加されているゲートラインＧＬｊは選択状態となり、選択状態のゲートラインＧＬｊに接続されたＴＦＴがオン状態となる（非選択状態のゲートラインに接続されたＴＦＴはオフ状態となる）。

本実施形態では、図３の（ｄ）（ｅ）に示すように、各走査信号Ｇ（ｊ）において、画素データ書込パルスＰｗと当該画素データ書込パルスＰｗの後に最初に現れる黒電圧印加パルスＰｂとの間は２／３フレーム期間であり、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において１水平走査期間（１Ｈ）の間隔で続いて３個現れる。

次に、図３の（ａ）〜（ｆ）参照しつつ、上記のソースドライバ２３及びゲートドライバ２２による表示部２１の駆動について説明する。

表示部２１における各画素形成部では、それに含まれるＴＦＴ４のゲート端子に接続されるゲートラインＧＬｊに画素データ書込パルスＰｗが印加されることにより、ＴＦＴ４がオンし、ＴＦＴ４のソース端子に接続されるソースラインＳＬｉの電圧がデータ信号Ｓ（ｉ）の値として画素形成部に書き込まれる。すなわち、ソースラインＳＬｉの電圧が画素容量Ｃｐに保持される。その後、ゲートラインＧＬｊは黒電圧印加パルスＰｂが現れるまでの期間Ｔｈｄは非選択状態となるので、当該画素形成部に書き込まれた電圧がそのまま保持される。黒電圧印加パルスＰｂは、その非選択状態の期間（以下、「画像データ保持期間」という）Ｔｈｄの後の短絡期間ＴｓｈにゲートラインＧＬｊに印加される。

前述したように、短絡期間Ｔｓｈでは、各データ信号Ｓ（ｉ）の値つまり各ソースラインＳＬｉの電圧は、データ信号Ｓ（ｉ）の直流レベルに略等しくなる（つまり黒電圧となる）。したがって、当該ゲートラインＧＬｊへの黒電圧印加パルスＰｂの印加により、当該画素形成部の画素容量Ｃｐに保持される電圧は黒電圧に向かって変化する。

しかし、黒電圧印加パルスＰｂのパルス幅は短いので、画素容量Ｃｐにおける保持電圧を確実に黒電圧にするため、図３の（ｄ）（ｅ）に示すように、各フレーム期間において１水平走査期間（１Ｈ）の間隔で３個の黒電圧印加パルスＰｂが続けて当該ゲートラインＧＬｊに印加される。これにより、当該ゲートラインＧＬｊに接続される画素形成部によって形成される画素の輝度（画素容量Ｃｐでの保持電圧によって決まる透過光量）Ｌ（ｊ，ｉ）は、図３の（ｆ）に示すように変化する。したがって、各ゲートラインＧＬｊに接続される画素形成部に対応する１表示ラインにおいて、画素データ保持期聞Ｔｈｄではデジタル画像信号ＤＡに基づく表示が行われ、その後に上記３個の黒電圧印加パルスＰｂが印加されてから次に当該ゲートラインＧＬｊに画素データ書込パルスＰｗが印加される時点までの期間Ｔｂｋでは黒表示が行われる。このようにして、黒表示の行われる期間（以下「黒表示期間」という）Ｔｂｋが各フレーム期間に挿入されることにより、液晶表示装置２０によるインパルス化が行われる。

図３の（ｄ）（ｅ）からも分かるように、画素データ書込パルスＰｗの現れる時点は走査信号Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれているので、黒電圧印加パルスＰｂの現れる時点も走査信号Ｇ（ｊ）毎に１水平走査期問（１Ｈ）ずつずれている。

したがって、黒表示期間Ｔｂｋも１表示ラィン毎に１水平走査期問（１Ｈ）ずつずれて、全ての表示ラインにつき同じ長さの黒挿入が行われる。このようにして、画素データ書込のための画素容量Ｃｐでの充電期間を短縮することなく、十分な黒挿入期間が確保される。また、黒挿入のためにソースドライバ２３等の動作速度を上げる必要もない。

一方、本実施の形態の液晶表示装置２０は、チャージシェアリング方式による黒挿入に加えて、さらにマルチ絵素構造を有している。

以下に、本実施の形態の液晶表示装置２０におけるマルチ絵素構造について説明する。

まず、マルチ絵素構造では、各赤（Ｒ）・緑（Ｇ）・青（Ｂ）の画素が２以上の副画素に分割され、副画素電極がそれぞれ個別に駆動される。

このようなマルチ絵素構造が適用される場合、副画素のうちの少なくとも２つは輝度が互いに異なるものであることが好ましい。この形態によれば、１つの画素内に明るい副画素及び暗い副画素の両方が存在するため、面積階調によって中間調を表現することができ、液晶表示画面の斜め視角における白浮きを改善するのに好適である。また、このような、明るい副画素及び暗い副画素を形成するために、本実施の形態では、互いに逆の位相の信号電圧が印加される２以上の保持容量配線が設けられている。

なお、２以上の保持容量配線に印加される互いに逆の位相の信号電圧とは、画素分割構造の画素において、面積階調を操作するために用いられる保持容量電圧のことを意味している。この保持容量電圧としては、ゲート信号のオフ後に、ソースから供給されるドレイン信号電圧（Ｖｓ）の突き上げに寄与する保持容量電圧（保持容量Ｃｓ極性が＋）と、ドレイン信号電圧（Ｖｓ）の突き下げに寄与する保持容量電圧（保持容量Ｃｓ極性が−）との２種類がある。

このような画素分割法（面積階調技術）においては、保持容量電圧、保持容量Ｃｓ及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えている。これにより、明・暗の副画素を形成させ、これらのマルチ絵素駆動を実現することができる。

上記マルチ絵素構造を有するアクティブマトリクス基板１０を備えた液晶表示装置２０の構成を、図４に基づいて詳述する。図４は、１画素の構成を示す平面図である。

同図に示すように、上記アクティブマトリクス基板１０は、マトリクス状に配された画素領域１と、互いに直交するゲートラインＧＬ１、…、ＧＬｊ、ＧＬｊ＋１、…、ＧＬｍ（列方向、図中左右方向）及びソースラインＳＬ１、…、ＳＬｉ、ＳＬｉ＋１、…、ＳＬｎ（行方向、図中上下方向）と、第１保持容量配線１１及び第２保持容量配線１２とを備えている。

画素領域１には、これらゲートラインＧＬｊとソースラインＳＬｉとの交差部分に、アクティブ素子であるスイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）４が設けられている。アクティブ素子であるＴＦＴ４は、ゲート電極として機能するゲートラインＧＬｊと、ソースラインＳＬｉに接続されたソース電極５と、互いに向かい合う第１ドレイン電極６ａ及び第２ドレイン電極６ｂとを備えている。この結果、上記ＴＦＴ４は、ソース電極５とゲートラインＧＬｊに接続されるゲート電極と第１ドレイン電極６ａとによって構成される第１ＴＦＴ４ａと、ソース電極５とゲートラインＧＬｊに接続されるゲート電極と第２ドレイン電極６ｂとによって構成される第２ＴＦＴ４ｂとを含んでいる。

そして、第１ドレイン電極６ａ及び第２ドレイン電極６ｂはそれぞれ、配線部を構成する導電層からなる第１ドレイン引出し配線７ａ及び第２ドレイン引出し配線７ｂに接続されている。第１ドレイン引出し配線７ａ及び第２ドレイン引出し配線７ｂは、それぞれ層間絶縁膜を貫く第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して第１副画素電極１ａ及び第２副画素電極１ｂと接続されている。

上記構成のアクティブマトリクス基板１０の各画素では、図５に示す等価回路が実現される。

すなわち、第１副画素電極１ａが第１ＴＦＴ４ａを介してソースラインＳＬｉに接続され、第２副画素電極１ｂが第２ＴＦＴ４ｂを介してソースラインＳＬ１〜ＳＬｎに接続される。なお、第１ＴＦＴ４ａ及び第２ＴＦＴ４ｂのゲートはいずれもゲートラインＧＬｊに接続される。また、第１副画素電極１ａに接続された第１保持容量上電極９ａと第１保持容量配線１１との間で第１保持容量（Strage Capacitor）Ｃｃｓ１が形成され、第２副画素電極１ｂに接続された第２保持容量上電極９ｂと第２保持容量配線１２との間で第２保持容量Ｃｃｓ２が形成される。なお、第１保持容量配線１１及び第２保持容量配線１２には、互いに異なる保持容量信号（補助容量対向電圧）が供給される。

同図に示すように、第１副画素電極１ａ、共通対向電極Ｅｃ、及び両者間の液晶層によって第１副画素容量Ｃｐ１が構成され、第２副画素電極１ｂ、共通対向電極Ｅｃ、及び両者間の液晶層によって第２副画素容量Ｃｐ２が構成される。

次に、この保持容量信号を用いた駆動方法の一例について、上記図５に示す画素の等価回路と、各信号の電圧波形（タイミング）を示した図６の（ａ）（ｂ）とに基づいて説明する。図６の（ａ）はｎフレーム目の駆動波形を示すものであり、図６の（ｂ）はｎ＋１フレーム目の駆動波形を示すものである。なお、図６の（ｂ）は図６の（ａ）に対して極性反転したものとなっている。また、この駆動方法は、単に、マルチ絵素構造の駆動方法を示すものであって、黒挿入技術に関する内容は省略されている。

先ず、図６の（ａ）（ｂ）に示した電圧波形によれば、第１副画素Ｐ１が明副画素となり、第２副画素Ｐ２が暗副画素となる。Ｖｇはゲート電圧を示し、Ｖｓはソース電圧を示し、Ｖｃｓ１・Ｖｃｓ２は第１副画素Ｐ１及び第２副画素Ｐ２のそれぞれの保持容量ラインＣＳ１・ＣＳ２の電圧を示し、Ｖｌｃ１及びＶｌｃ２はそれぞれ第１副画素Ｐ１及び第２副画素Ｐ２の画素電極の電圧を示す。

本実施の形態では、図６の（ａ）に示すように、ｎフレーム目にソース電圧の中央値Ｖｓｃに対して、プラス極性としてソース電圧にＶｓｐを与え、図６の（ｂ）に示すように、次の（ｎ＋１）フレーム目にマイナス極性としてソース電圧にＶｓｎを与え、かつ、フレーム毎にドット反転を行う。保持容量ラインＣＳ１・ＣＳ２には、第１保持容量電圧Ｖｃｓ１及び第２保持容量電圧Ｖｃｓ２を振幅電圧Ｖａｄで振幅させ、保持容量ラインＣＳ１の位相と保持容量ラインＣＳ２の位相とを１８０度ずらした信号を入力する。

図６の（ａ）を参照して、ｎフレーム目のときの各信号の電圧の経時変化を説明する。

時刻Ｔ１のとき、ゲート電圧ＶｇがＶｇＬからＶｇＨに変化し、両副画素の第１ＴＦＴ４ａ及び第２ＴＦＴ４ｂがＯＮ状態となり、第１液晶容量Ｃｌｃ１・第２液晶容量Ｃｌｃ２及び第１保持容量Ｃｃｓ１・第２保持容量Ｃｃｓ２にＶｓｐの電圧が印加される。

時刻Ｔ２のとき、ゲート電圧ＶｇがＶｇＨからＶｇＬに変化し、第１副画素Ｐ１及び第２副画素Ｐ２の第１ＴＦＴ４ａ及び第２ＴＦＴ４ｂがＯＦＦ状態となり、第１液晶容量Ｃｌｃ１・第２液晶容量Ｃｌｃ２及び第１保持容量Ｃｃｓ１・第２保持容量Ｃｃｓ２がソースラインＳＬ１〜ＳＬｎと電気的に絶縁される。なお、この直後に寄生容量等の影響による引き込み現象のために、第１副画素Ｐ１及び第２副画素Ｐ２のそれぞれに概ね同一の引き込み電圧が発生し、各第１副画素Ｐ１及び第２副画素Ｐ２の第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ
となる。

また、このとき、第１保持容量電圧Ｖｃｓ１及び第２保持容量電圧Ｖｃｓ２は、
Ｖｃｓ１＝Ｖｃｏｍ−Ｖａｄ
Ｖｃｓ２＝Ｖｃｏｍ＋Ｖａｄ
である。

なお、引き込み電圧Ｖｄは、下記の式のようになる。

Ｖｄ＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ／（Ｃｌｃ（Ｖ）＋Ｃｇｄ＋Ｃｃｓ）
ここで、ＶｇＨ及びＶｇＬはそれぞれ第１ＴＦＴ４ａ及び第２ＴＦＴ４ｂのゲートオン時の電圧及びゲートオフ時の電圧、Ｃｇｄは第１ＴＦＴ４ａ及び第２ＴＦＴ４ｂのゲートとドレインとの間に生じる寄生容量、Ｃｌｃ（Ｖ）は液晶容量の静電容量（容量値）、Ｃｃｓは保持容量の静電容量（容量値）を示す。

次に、時刻Ｔ３のとき、保持容量ラインＣＳ１の第１保持容量電圧Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、保持容量ラインＣＳ２の第２保持容量電圧Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき各第１副画素Ｐ１及び第２副画素Ｐ２の第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ＋２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ−２×Ｋ×Ｖａｄ
となる。ただし、Ｋ＝Ｃｃｓ／（Ｃｌｃ（Ｖ）＋Ｃｃｓ）である。

時刻Ｔ４では、第１保持容量電圧Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、第２保持容量電圧Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ
となる。

時刻Ｔ５では、第１保持容量電圧Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、第２保持容量電圧Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ＋２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ−２×Ｋ×Ｖａｄ
となる。

後は、次にＶｇ＝ＶｇＨとなり書き込みが行われるまで、水平走査期間１Ｈの整数倍毎に、第１保持容量電圧Ｖｃｓ１及び第２保持容量電圧Ｖｃｓ２と第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２とは、時刻Ｔ４と時刻Ｔ５との動作を交互に繰り返す。したがって、第１副画素電圧Ｖｌｃ１及び第２副画素電圧Ｖｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ＋Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ−Ｋ×Ｖａｄ
となる。

ｎフレーム目において、各副画素の液晶層に印加される実効電圧は、
Ｖ１＝Ｖｓｐ−Ｖｄ＋Ｋ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓｐ−Ｖｄ−Ｋ×Ｖａｄ−Ｖｃｏｍ
となるため、第１副画素Ｐ１が明副画素となり、第２副画素Ｐ２が暗副画素となる。

以上のように、本実施の形態のアクティブマトリクス基板１０を備えた液晶表示装置では、上述したマルチ画素駆動が行われる。なお、ここでは寄生容量すなわちソースラインＳＬ１〜ＳＬｎと第１副画素電極１ａ・第２副画素電極１ｂとの寄生容量等は省略して説明した。また、ここでは簡易的に第１保持容量電圧Ｖｃｓ１の位相と第２保持容量電圧Ｖｃｓ２の位相とを１８０度ずらしているが、１画素を形成する副画素が明画素と暗画素となればよいので必ずしも位相のずれが１８０度でなくても構わない。また、第１保持容量電圧Ｖｃｓ１及び第２保持容量電圧Ｖｃｓ２のパルス幅をＶｓと同等としたがこれに限らず、例えば大型高精細の液晶表示装置を駆動する場合の保持容量信号遅延による保持容量の充電不足を考慮してパルス幅を変更すればよい。

ここで、上記マルチ絵素構造の液晶表示装置２０において、前述のチャージシェアリング方式による黒挿入技術を適用する。

この場合の駆動動作を、図７に基づいて説明する。

同図に示すように、第１フレームにおいて、例えば、画面の第１ラインにおいて、第１保持容量電圧Ｖｃｓ１が矩形波にて印加されている。このとき、ゲートラインＧＬ１に画素データ書込パルスＰｗ及び黒電圧印加パルスＰｂを印加する。このときの黒電圧印加パルスＰｂの挿入割合は、例えば１フレームの３０％とする。

この黒電圧印加パルスＰｂの最後のパルスの印加時には、同図に示すように、第１保持容量電圧Ｖｃｓ１の波形は、突き上げとなっている。したがって、ドレイン電圧Ｄ（１）もそれに伴う挙動を示す。

同様に、画面の第ｊラインにおいて、第１保持容量電圧Ｖｃｓ１が矩形波にて印加されている。このとき、ゲートラインＧＬｊに画素データ書込パルスＰｗ及び黒電圧印加パルスＰｂを印加する。この黒電圧印加パルスＰｂの最後のパルスの印加時には、同図に示すように、第１保持容量電圧Ｖｃｓ１の波形は、突き上げとなっている。したがって、ドレイン電圧Ｄ（ｊ）もそれに伴う挙動を示す。すなわち、第１ラインと同様の挙動を示す。

したがって、ドレイン電圧と対向電圧（Ｖｃｏｍ）との間の液晶の実効印加電圧が１ライン目とｊライン目とで同じであり、輝度差は生じないため、表示部２１は、同図７に示すように、均一な表示となっている。

ところで、チャージシェアリング方式による黒挿入においては、黒電圧印加パルスＰｂのタイミングを変えることによって黒挿入率が可変である。動きの多い表示映像には黒挿入率を高めて動画ボケを低減させたり、静止画の場合には黒挿入を止めてホールド表示にしたりする等が可能である。

例えば、黒挿入の割合を上記の１フレーム中３０％から２５％に変える場合を考える。この場合の駆動動作を図８に基づいて説明する。

すなわち、同図に示すように、第１フレームにおいて、例えば、画面の第１ラインにおいて、第１保持容量電圧Ｖｃｓ１が矩形波にて印加されている。このとき、ゲートラインＧＬ１に画素データ書込パルスＰｗ及び黒電圧印加パルスＰｂを印加する。

この黒電圧印加パルスＰｂの最後のパルスの印加時には、同図に示すように、第１保持容量電圧Ｖｃｓ１の波形は、突き上げとなっている。したがって、ドレイン電圧Ｄ（１）もそれに伴う挙動を示す。ここまでは、上述の図７と同じである。

しかしながら、例えば、画面の第ｊラインにおいて、第１保持容量電圧Ｖｃｓ１が矩形波にて印加されている。このとき、ゲートラインＧＬｊに画素データ書込パルスＰｗ及び黒電圧印加パルスＰｂを印加する。この黒電圧印加パルスＰｂの最後のパルスの印加時には、同図に示すように、第１保持容量電圧Ｖｃｓ１の波形は、突き下げとなっている。したがって、ドレイン電圧Ｄ（ｊ）もそれに伴う挙動を示す。その結果、同図に示すように、第１ラインとは異なる挙動を示す。

したがって、ドレイン電圧と対向電圧（Ｖｃｏｍ）との間の液晶の実効印加電圧が１ライン目とｊライン目とで異なるため、表示部２１は、同図８に示すように、輝度差が生じた状態となる。

液晶の実効印加電圧が異なる原因は、従来例の説明図である図１３の（ａ）（ｂ）（ｃ）に示すように、黒電圧印加パルスＰｂの印加の第１保持容量電圧Ｖｃｓ１の矩形波に対する位相が異なっているためである。

本実施の形態の液晶表示装置２０では、この問題を解決するために、図１の（ａ）（ｂ）（ｃ）に示すように、第１保持容量電圧Ｖｃｓ１の矩形波に対する黒電圧印加パルスＰｂの印加の位相を合わすようにしている。

具体的には、図９の（ａ）に示すように、保持容量位相不変化制御部３０が設けられており、この保持容量位相不変化制御部３０に設けられた記憶手段としてのルックアップテーブルＬＵＴにて、位相が揃うように制御している。

すなわち、ルックアップテーブルＬＵＴには、ある黒挿入率に対して、黒電圧印加パルスＰｂと保持容量電圧Ｖｃｓの波形の位相関係を一定に保つために、図９の（ｂ）に示すように、黒挿入率と黒電圧印加パルスＰｂの出力タイミングとの組み合わせが格納されている。ここで、
黒挿入率＝黒書き込み期間／１フレーム
＝黒電圧印加パルスＰｂの出力タイミング／Ｖtotal
と定義する。また、このＶtotalとは、１フレームのゲートクロック信号ＧＣＫ数をいう。また、黒電圧印加パルスＰｂの出力タイミングとは、１フレームの開始から黒電圧印加パルスＰｂが出力されるまでのゲートクロック信号ＧＣＫの数を示している。

ここで、本実施の形態の液晶表示装置２０は、例えば、走査信号線数（ＶＤＩＳＰ）＝１０８０、データ信号線数（ＨＤＩＳＰ）＝１９２０のフルハイビジョン（ＦＨＤ：Full High Definition）の表示部２１を有している。

この場合において、例えば、黒挿入率＝２６％、Ｖtotal=１１１２の場合、黒電圧印加パルスＰｂの出力タイミングは、Ｖtotal−２８９＝１１１２−２８９＝８２３となる。したがって、ゲートクロック信号ＧＣＫ数Ｖが８２３の位置から黒電圧印加パルスＰｂを出力し始めれば、黒電圧印加パルスＰｂと保持容量電圧Ｖｃｓとの位相関係を一定に保つことができる。

本実施の形態のルックアップテーブルＬＵＴでは、黒挿入率を最大３０％として、０〜３０％の間を１６段階にして値を設定している。ただし、必ずしもこれに限らず、使用する黒挿入率に応じて、ルックアップテーブルＬＵＴを作成すればよい。

上記のルックアップテーブルＬＵＴを用いて、黒電圧印加パルスＰｂの出力タイミングを求める方法について説明する。

すなわち、図９の（ａ）に示すように、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとからＶカウンタ３１にてゲートクロック信号ＧＣＫ数をカウントし、Ｖtotalを求める。そして、求めたＶtotalと黒挿入率とからルックアップテーブルＬＵＴを参照して、黒電圧印加パルスＰｂの挿入開始出力タイミングを算出し、ゲートクロック信号ＧＣＫ数をカウントし、黒電圧印加パルスＰｂの挿入開始出力タイミングと一致したときに黒電圧印加パルスＰｂを出力し始める。

なお、本実施の形態においては、画素が２つの副画素から構成されているマルチ絵素駆動について説明したが、必ずしもこれに限らず、本発明においては、画素が複数の副画素から構成されるマルチ絵素駆動の場合においても、適用が可能である。

すなわち、図１０の（ａ）（ｂ）に示すように、１つ画素を、例えば、３つの副画素に分割することが可能である。この３分割絵素においては、副絵素１と副絵素３とが同じ輝度であり、副絵素２は副絵素１及び副絵素３とは輝度が異なっている。このようなマルチ絵素駆動を行うためには、例えば図１０の（ｃ）に示すように、副絵素１の画素電極と副絵素３の画素電極とを導通させて、同じ輝度にする。このときには、前述したと同様の第１保持容量配線１１及び第２保持容量配線１２の２種類の配線にて駆動することができる。

このように、本実施の形態のアクティブマトリクス型の液晶表示装置２０及びその駆動方法では、ゲートラインＧＬ１〜ＧＬｍ、ソースラインＳＬ１〜ＳＬｎ、及びこれらの各交差部に画素を備えると共に、各画素が２つの副画素から構成される。これら２つの第１副画素Ｐ１及び第２副画素Ｐ２のうちの一方の副画素における第１副画素電極１ａと容量を形成する第１保持容量配線１１と、２つの副画素のうちの他方の第２副画素電極１ｂと容量を形成する第２保持容量配線１２とが設けられる。そして、第１保持容量配線１１及び第２保持容量配線１２には互いに逆の位相の信号電圧が印加されている。なお、画素が複数の副画素から構成される場合においても、適用が可能である。

また、本実施の形態では、擬似インパルス化を図るために、黒挿入を行う。具体的には、黒信号挿入手段としての表示制御回路２４、ゲートドライバ２２及びソースドライバ２３が、１フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する。さらに、黒挿入率変更手段としての表示制御回路２４、ゲートドライバ２２及びソースドライバ２３は、黒信号挿入期間を変更する。

このようなアクティブマトリクス型の液晶表示装置２０においては、黒挿入率の変更に伴い、保持容量電圧の波形との関係において、表示部２１に輝度差が生じることがある。

そこで、本実施の形態では、この問題を解決するために、黒信号挿入期間が変更されたときに、第１保持容量配線１１又は第２保持容量配線１２の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間Ｔと、第１保持容量配線１１又は第２保持容量配線１２の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間Ｔとが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化制御部３０が設けられている。

また、本実施の形態では、この問題を解決するために、黒信号挿入期間が変更されたときに、第１保持容量配線１１又は第２保持容量配線１２の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、第１保持容量配線１１又は第２保持容量配線１２の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化制御部３０が設けられている。

したがって、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させる表示パネルに黒挿入を行う場合に、表示パネルの画面の上下における輝度差の発生を防止し得るアクティブマトリクス型の液晶表示装置２０及びその駆動方法を提供することができる。

また、本実施の形態のアクティブマトリクス型の液晶表示装置２０では、黒信号挿入期間が変更されたときに、該変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける各最後の位置が、第１保持容量配線１１又は第２保持容量配線１２の信号電圧に対する位相が互いに変わらないように制御することによって、確実に、表示部に輝度差が生じることを防止することができるようになっている。

また、本実施の形態のアクティブマトリクス型の液晶表示装置２０では、複数のソースラインＳＬ１〜ＳＬｎにおけるデータ信号の極性が反転するときに、所定黒信号挿入期間だけ各データ信号線の電圧を黒表示に相当する電圧としている。

これにより、データ信号の極性が反転するときに、例えば、正極性から負極性へ直接変化するのではなく、正極性の電圧から、一旦、データ信号線の電圧を黒表示に相当する電圧を印加した後、負極性の電圧を印加する。したがって、電圧差が小さくなるので、消費電力を低減することができる。

また、ドット反転駆動においては、１フレーム期間中に何度も極性が反転する。したがって、この複数回の極性反転時毎に電圧を黒表示に相当する電圧を何度も印加することによって、黒電圧の書き込み不足を補うことができる。

また、この黒電圧の書き込み方法では、画素データ書込のための画素容量での充電期間を短縮することなく、十分な黒挿入期間が確保される。また、黒挿入のためにソースドライバ等の動作速度を上げる必要もない。

また、本実施の形態のアクティブマトリクス型の液晶表示装置２０では、変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、第１保持容量配線１１又は第２保持容量配線１２の信号電圧に対する位相が互いに変わらないように制御するための複数の各黒信号挿入期間の出力タイミングを格納した記憶手段を有している。

これにより、記憶手段に格納されているデータにより、変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、第１保持容量配線１１又は第２保持容量配線１２の信号電圧に対する位相が互いに変わらないように制御することができる。したがって、複雑な回路が不要である。

また、本実施の形態のアクティブマトリクス型の液晶表示装置２０では、記憶手段は、ルックアップテーブルＬＵＴからなっている。これにより、有限の黒挿入率に対する最適な黒信号挿入期間の組み合わせを容易に求めることができる。

産業上の利用の可能性

本発明は、保持容量及び液晶容量の容量結合により、画素毎への実効電圧を副画素毎に代えることによって明・暗の副画素を形成させるマルチ絵素構造の表示パネルに黒挿入を行うアクティブマトリクス型液晶表示装置及びその駆動方法に適用することができる。

Claims (11)

1. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が周期的に印加されているアクティブマトリクス型液晶表示装置において、
   １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、
   上記黒信号挿入期間を変更する黒挿入率変更手段と、
   上記第１の保持容量配線又は第２の保持容量配線の信号電圧が立ち上がるタイミングのうち、上記黒信号挿入期間の開始タイミングより前であって、該開始時間に最も近い立ち上がりタイミングである保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の開始タイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられていることを特徴とするアクティブマトリクス型液晶表示装置。
2. 上記保持容量位相不変化手段が、上記保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の最初に上記走査信号線に印加される黒挿入パルスの立ち上がりタイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御することを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
3. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置において、
   １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、
   上記黒信号挿入期間を変更する黒挿入率変更手段と、
   上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられていることを特徴とするアクティブマトリクス型液晶表示装置。
4. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置において、
   １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入手段と、
   上記黒信号挿入期間を変更する黒挿入率変更手段と、
   上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化手段とが設けられていることを特徴とするアクティブマトリクス型液晶表示装置。
5. 上記黒信号挿入手段は、複数のデータ信号線におけるデータ信号の極性が反転するときに、所定黒信号挿入期間だけ各データ信号線の電圧を黒表示に相当する電圧とすることを特徴とする請求項１、３、または４記載のアクティブマトリクス型液晶表示装置。
6. 上記保持容量位相不変化手段が、
   上記黒信号挿入期間に対応する複数の値と、各値に対応する、上記黒信号挿入期間の開始タイミングとを格納した記憶手段を有するともに、上記黒挿入率変更手段によって黒信号挿入期間が変更された場合に、上記記憶手段を参照することによって変更された黒信号挿入期間に対応する黒信号挿入期間の開始タイミングを特定することを特徴とする請求項１、３、または４記載のアクティブマトリクス型液晶表示装置。
7. 前記保持容量位相不変化手段は、
   前記変更前の黒信号挿入期間と変更後の黒信号挿入期間とにおける、上記第１の保持容量配線又は第２の保持容量配線の信号電圧に対する位相が互いに変わらないように制御するための複数の各黒信号挿入期間の出力タイミングを格納した記憶手段を有していることを特徴とする請求項１、３、または４記載のアクティブマトリクス型液晶表示装置。
8. 上記記憶手段は、ルックアップテーブルからなっていることを特徴とする請求項６記載のアクティブマトリクス型液晶表示装置。
9. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が周期的に印加されているアクティブマトリクス型液晶表示装置の駆動方法において、
   １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、
   上記黒信号挿入期間を変更する黒挿入率変更工程と、
   上記第１の保持容量配線又は第２の保持容量配線の信号電圧が立ち上がるタイミングのうち、上記黒信号挿入期間の開始タイミングより前であって、該開始時間に最も近い立ち上がりタイミングである保持容量電圧立ち上がりタイミングと、上記黒信号挿入期間の開始タイミングとの時間差が、上記黒信号挿入期間の変更前後で同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含むことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
10. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置の駆動方法において、
    １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、
    上記黒信号挿入期間を変更する黒挿入率変更工程と、
    上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち上がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含むことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
11. 走査信号線、データ信号線、及び上記走査信号線とデータ信号線との各交差部に画素を備えると共に、各画素が複数の副画素から構成され、上記複数の副画素のうちの少なくとも一つの副画素における第１副画素電極と容量を形成する第１の保持容量配線と、上記複数の副画素のうちの他の少なくとも一つの副画素における第２副画素電極と容量を形成する第２の保持容量配線とが設けられ、かつ上記第１の保持容量配線及び第２の保持容量配線には互いに逆の位相の信号電圧が印加されているアクティブマトリクス型液晶表示装置の駆動方法において、
    １フレーム期間における一部の黒信号挿入期間だけ、各データ信号線の電圧として黒表示に相当する電圧を印加する黒信号挿入工程と、
    上記黒信号挿入期間を変更する黒挿入率変更工程と、
    上記黒信号挿入期間が変更されたときに、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更前の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間と、上記第１の保持容量配線又は第２の保持容量配線の信号電圧における立ち下がり位置から、変更後の該黒信号挿入期間における上記黒信号挿入期間の最初の黒挿入パルスの立ち上がり位置までの時間とが同じとなるように、変更後の黒信号挿入期間を制御する保持容量位相不変化工程とを含むことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。

Images