JPS6378132A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPS6378132A JPS6378132A JP61223233A JP22323386A JPS6378132A JP S6378132 A JPS6378132 A JP S6378132A JP 61223233 A JP61223233 A JP 61223233A JP 22323386 A JP22323386 A JP 22323386A JP S6378132 A JPS6378132 A JP S6378132A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- signal
- electrodes
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 abstract description 38
- 239000010409 thin film Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、テレビジョン受＠鳴等の画像表示装置に用い
られる液晶表示素子に係り、特に能動素子を備えたアク
ティブマトリックス形の液晶表示素子に関する。
られる液晶表示素子に係り、特に能動素子を備えたアク
ティブマトリックス形の液晶表示素子に関する。
（従来の技術）
液晶表示素子は画像表示装置として多用されているが、
テレビジョン受Ｉｎ等のような精細な画像表示装置に用
いられる液晶表示素子は、画素数が多く必要であり、走
査電極や表示電極の数が多くなる。従って、液晶表示素
子の応答速度が遅くなるため、色々な問題点が生じる。
テレビジョン受Ｉｎ等のような精細な画像表示装置に用
いられる液晶表示素子は、画素数が多く必要であり、走
査電極や表示電極の数が多くなる。従って、液晶表示素
子の応答速度が遅くなるため、色々な問題点が生じる。
このような問題点を解消するため、スイッチングを行な
う能動素子を液晶表示素子の基板上にマド１１ツクス状
に配列して液晶による画素を直接に駆動するアクティブ
マトリックス形の液晶表示素子が開発されてきている。
う能動素子を液晶表示素子の基板上にマド１１ツクス状
に配列して液晶による画素を直接に駆動するアクティブ
マトリックス形の液晶表示素子が開発されてきている。
第３図は従来の液晶表示素子の構成を示す平面図、第４
図は第３図のＢＢ’ に於ける断面図である。両図に於
いて、１１は石英よりなる透明ガラス基板、１２は多結
晶シリコン（Ｓｉ）ａ膜よりなる半導体膜、１３は酸化
シリコン（ＳｉＯ２）よりなるゲート絶縁膜、１４は多
結晶シリコンよりなるゲート電極、１４ａはゲート電極
１４の突出部、１５は酸化シリコンよりなる層間絶縁膜
、１６は信号電極、１７は酸化インジウム（ＩＴＯ）よ
りなる透明な画素電極である。
図は第３図のＢＢ’ に於ける断面図である。両図に於
いて、１１は石英よりなる透明ガラス基板、１２は多結
晶シリコン（Ｓｉ）ａ膜よりなる半導体膜、１３は酸化
シリコン（ＳｉＯ２）よりなるゲート絶縁膜、１４は多
結晶シリコンよりなるゲート電極、１４ａはゲート電極
１４の突出部、１５は酸化シリコンよりなる層間絶縁膜
、１６は信号電極、１７は酸化インジウム（ＩＴＯ）よ
りなる透明な画素電極である。
ゲート電極１４は等間隔に水平方向に複数本設けられる
と共に、これに対して複数の信号電極１６は等間隔に垂
直方向に設けられ、このゲート電極１４と信号電極１６
とによりマトリックス状に囲まれた部分に画素電極１７
が設けられている。この画素電極１７の一部を割愛して
ゲート電極１４の突出部１４ａが配設されている。
と共に、これに対して複数の信号電極１６は等間隔に垂
直方向に設けられ、このゲート電極１４と信号電極１６
とによりマトリックス状に囲まれた部分に画素電極１７
が設けられている。この画素電極１７の一部を割愛して
ゲート電極１４の突出部１４ａが配設されている。
また、半導体膜１２とゲート電極１４の突出部１４ａと
が絶縁膜を介して重なり合ってゲート部およびチャンネ
ルが形成される。
が絶縁膜を介して重なり合ってゲート部およびチャンネ
ルが形成される。
〈発明が解決しようとする問題点）
上記のように、従来のアクティブマトリックス形の液晶
表示素子では、画素電極１７の開口部にトランジスタの
能動素子のゲート電極が突出しているため、開口率が制
約される。従って、液晶表示素子の分解能および輝度が
制約されるという問題点があった。
表示素子では、画素電極１７の開口部にトランジスタの
能動素子のゲート電極が突出しているため、開口率が制
約される。従って、液晶表示素子の分解能および輝度が
制約されるという問題点があった。
（問題点を解決するための手段）
本発明は上記問題点を解決するために、対向する一対の
基板の少なくとも、一方の基板に形成された複数の半導
体膜と、前記半導体膜のゲートと接続されて設けられた
複数のゲート電極と、このゲート電極と電気的に絶縁さ
れて直交する複数の信号電極と、この複数の信号電極と
複数のゲート電極とによりマトリックス状に囲まれて設
けられた画素電極と、前記画素電極および前記信号電極
にそれぞれ電気的に接続されたソースおよびドレインと
、前記半導体膜と前記ゲート電極とが絶縁膜を介して重
なり合って形成されるゲート部およびチャンネルとを備
え、前記ゲート部およびチャンネルは前記信号電極の下
に配設したことを特徴とする液晶表示素子を提供する。
基板の少なくとも、一方の基板に形成された複数の半導
体膜と、前記半導体膜のゲートと接続されて設けられた
複数のゲート電極と、このゲート電極と電気的に絶縁さ
れて直交する複数の信号電極と、この複数の信号電極と
複数のゲート電極とによりマトリックス状に囲まれて設
けられた画素電極と、前記画素電極および前記信号電極
にそれぞれ電気的に接続されたソースおよびドレインと
、前記半導体膜と前記ゲート電極とが絶縁膜を介して重
なり合って形成されるゲート部およびチャンネルとを備
え、前記ゲート部およびチャンネルは前記信号電極の下
に配設したことを特徴とする液晶表示素子を提供する。
（実施例）
第１図は本発明の液晶表示素子の一実施例の構成を示す
部分平面図、第２図は第１図のＡＡ’ に於ける断面図
である。
部分平面図、第２図は第１図のＡＡ’ に於ける断面図
である。
両図に於いて、１は石英よりなる透明ガラス基板、２は
多結晶シリコン（Ｓｔ）薄膜よりなる半導体膜、３は酸
化シリコン（ＳｉＯ２）よりなるゲート絶縁膜、４は多
結晶シリコンよりなるゲート電極、５は酸化シリコンよ
りなる層間絶縁膜、６は信号電極、７は酸化インジウム
（ＩＴＯ）よりなる透明な画素電極であり、以下、その
構成を理解し易いように、簡単な製造工程をも含めて説
明する。
多結晶シリコン（Ｓｔ）薄膜よりなる半導体膜、３は酸
化シリコン（ＳｉＯ２）よりなるゲート絶縁膜、４は多
結晶シリコンよりなるゲート電極、５は酸化シリコンよ
りなる層間絶縁膜、６は信号電極、７は酸化インジウム
（ＩＴＯ）よりなる透明な画素電極であり、以下、その
構成を理解し易いように、簡単な製造工程をも含めて説
明する。
まず、透明ガラス基板１上に多結晶シリコン薄膜よりな
る半導体膜２が減圧ＣＶＤ法（化学的気相成長法）、フ
ォトリソグラフィ法によりマトリックス状に画素電極７
に対応して所定のパターンに形成する。この半導体１！
Ｉ２の表面に熱酸化法により酸化シリコン膜を形成し、
ゲート絶縁膜３を形成する。
る半導体膜２が減圧ＣＶＤ法（化学的気相成長法）、フ
ォトリソグラフィ法によりマトリックス状に画素電極７
に対応して所定のパターンに形成する。この半導体１！
Ｉ２の表面に熱酸化法により酸化シリコン膜を形成し、
ゲート絶縁膜３を形成する。
このゲート絶縁膜３上に、先の多結晶シリコン薄膜より
なる半導体膜２の場合と同様な方法により多結晶シリコ
ン膜を形成後、バターニングしてゲート電極４を形成す
る。この多結晶シリコン薄膜にリン（Ｐ）イオンを打ち
込みソースＳ、ドレインＤを形成する。そして、このゲ
ート電極４上に多結晶シリコン薄膜を減圧ＣＶＤ法によ
り析出させた後、熱酸化法により酸化シリコン膜形成し
て層間絶縁ｇＩ５を形成する。この工程のパターニング
でゲート絶縁膜３に半導体膜２まで貫通するコンタクト
穴８を１個の半導体膜２に対して２個所膜けられている
。
なる半導体膜２の場合と同様な方法により多結晶シリコ
ン膜を形成後、バターニングしてゲート電極４を形成す
る。この多結晶シリコン薄膜にリン（Ｐ）イオンを打ち
込みソースＳ、ドレインＤを形成する。そして、このゲ
ート電極４上に多結晶シリコン薄膜を減圧ＣＶＤ法によ
り析出させた後、熱酸化法により酸化シリコン膜形成し
て層間絶縁ｇＩ５を形成する。この工程のパターニング
でゲート絶縁膜３に半導体膜２まで貫通するコンタクト
穴８を１個の半導体膜２に対して２個所膜けられている
。
次に、ゲート絶縁膜３、層間絶縁ＩＩ！１５、コンタク
ト穴８上よりスパッタ法等で酸化インジウム（ＩＴＯ）
よりなる透明な導電膜を形成した後、フォトリソグラフ
ィ法により所定のパターンの信号電極６および画素電極
７を形成する。
ト穴８上よりスパッタ法等で酸化インジウム（ＩＴＯ）
よりなる透明な導電膜を形成した後、フォトリソグラフ
ィ法により所定のパターンの信号電極６および画素電極
７を形成する。
ここで、上記半導体膜２、ゲート絶縁膜３、ゲート電極
４、層間絶縁膜５、信号電極６、画素電極７、コンタク
ト穴８等の位置関係を第１図および第２図を参照して説
明する。
４、層間絶縁膜５、信号電極６、画素電極７、コンタク
ト穴８等の位置関係を第１図および第２図を参照して説
明する。
第１図において、ゲート電極４は等間隔に水平方向に複
数本設けられると共に、この水平方向に対して等間隔に
垂直方向にも突出部４ａが突出している。これに対して
信号電極６は等間隔に垂直方向に設けられ、その位置は
ゲート電極４の突出部分と一致している。このゲートｍ
１ｆｉ４と信号電極６とによりマトリックス状に囲まれ
た部分に画素電極７が設けられている。
数本設けられると共に、この水平方向に対して等間隔に
垂直方向にも突出部４ａが突出している。これに対して
信号電極６は等間隔に垂直方向に設けられ、その位置は
ゲート電極４の突出部分と一致している。このゲートｍ
１ｆｉ４と信号電極６とによりマトリックス状に囲まれ
た部分に画素電極７が設けられている。
半導体膜２は信号電極６の下に位置するが、その一部が
ゲート電極４の突出部４ａの下に位置すると共に、その
一部が画素電極７とオーバラップする位置関係にある。
ゲート電極４の突出部４ａの下に位置すると共に、その
一部が画素電極７とオーバラップする位置関係にある。
また、２つのコンタクト穴８は半導体膜２上に形成され
たソースＳおよびドレインＤは画素電極７および信号電
極６に接続するものである。更に、半導体膜２とゲート
電極４の突出部４ａとがゲート絶縁ｇ！３を介して重な
り合って形成される部分がゲート部４ｂ（第１図の網目
で表示の部分）およびチャンネル２ａ（第２図の半導体
Ｉ１２内の網目で表示の部分）であり、ゲート部４ｂお
よびチャンネル２ａは信号電極６の下に位置している。
たソースＳおよびドレインＤは画素電極７および信号電
極６に接続するものである。更に、半導体膜２とゲート
電極４の突出部４ａとがゲート絶縁ｇ！３を介して重な
り合って形成される部分がゲート部４ｂ（第１図の網目
で表示の部分）およびチャンネル２ａ（第２図の半導体
Ｉ１２内の網目で表示の部分）であり、ゲート部４ｂお
よびチャンネル２ａは信号電極６の下に位置している。
このように、ガラス基板１上に形成された能動素子であ
る薄膜トランジスタ（ＴＰＴ）のゲート部４ｂおよびチ
ャンネル２ａは信号電極６の下に位置しているので画素
電極７の開口部を大きくすることが可能である。
る薄膜トランジスタ（ＴＰＴ）のゲート部４ｂおよびチ
ャンネル２ａは信号電極６の下に位置しているので画素
電極７の開口部を大きくすることが可能である。
なお、第１図、第２図には図示を省略しであるが、信号
電極６の上部には、透明電極を有するガラス基板があり
、この図示しないガラス基板とガラス基板１との間隙に
液晶が封入され、更に図示しないガラス基板とガラス基
板１との外側にそれぞれ偏光フィルタを設けて液晶表示
素子を形成している。
電極６の上部には、透明電極を有するガラス基板があり
、この図示しないガラス基板とガラス基板１との間隙に
液晶が封入され、更に図示しないガラス基板とガラス基
板１との外側にそれぞれ偏光フィルタを設けて液晶表示
素子を形成している。
更に、上記一実施例は透過型の液晶表示素子の場合を示
したが、本発明はこれに限ることなく、反射型の液晶表
示素子の場合にも適用可能である。
したが、本発明はこれに限ることなく、反射型の液晶表
示素子の場合にも適用可能である。
（発明の効果）
本発明によれば、スイッチング用の薄膜トランジスタの
ゲート部およびチャンネルを信号電極の下に配設するこ
とにより、液晶表示素子の画素電極の開口率を大きくす
ることが可能であり、明るい映像を得ることが出来る特
長がある。
ゲート部およびチャンネルを信号電極の下に配設するこ
とにより、液晶表示素子の画素電極の開口率を大きくす
ることが可能であり、明るい映像を得ることが出来る特
長がある。
第１図は本発明の液晶表示素子の一実施例の構成を示す
部分平面図、第２図は第１図のＡＡ’ に於ける断面図
、第３図は従来の液晶表示素子の構成を示す部分平面図
、第４図は第３図の８８’ に於ける断面図である。 １・・・透明のガラス基板、２・・・半導体膜、２ａ・
・・チャンネル、３・・・ゲート絶縁膜、４・・・ゲー
ト電極、４ａ・・・ゲート電極の突出部、４ｂ・・・ゲ
ート部、５・・・層間絶縁膜、６・・・信号電極、７・
・・画素電極、Ｄ・・・ドレイン、Ｓ・・・ソース。 ３計 第１図 第４図
部分平面図、第２図は第１図のＡＡ’ に於ける断面図
、第３図は従来の液晶表示素子の構成を示す部分平面図
、第４図は第３図の８８’ に於ける断面図である。 １・・・透明のガラス基板、２・・・半導体膜、２ａ・
・・チャンネル、３・・・ゲート絶縁膜、４・・・ゲー
ト電極、４ａ・・・ゲート電極の突出部、４ｂ・・・ゲ
ート部、５・・・層間絶縁膜、６・・・信号電極、７・
・・画素電極、Ｄ・・・ドレイン、Ｓ・・・ソース。 ３計 第１図 第４図
Claims (1)
- 対向する一対の基板の少なくとも、一方の基板に形成さ
れた複数の半導体膜と、前記半導体膜のゲートと接続さ
れて設けられた複数のゲート電極と、このゲート電極と
電気的に絶縁されて直交する複数の信号電極と、この複
数の信号電極と複数のゲート電極とによりマトリックス
状に囲まれて設けられた画素電極と、前記画素電極およ
び前記信号電極にそれぞれ電気的に接続されたソースお
よびドレインと、前記半導体膜と前記ゲート電極とが絶
縁膜を介して重なり合って形成されるゲート部およびチ
ャンネルとを備え、前記ゲート部およびチャンネルは前
記信号電極の下に配設したことを特徴とする液晶表示素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223233A JPS6378132A (ja) | 1986-09-20 | 1986-09-20 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223233A JPS6378132A (ja) | 1986-09-20 | 1986-09-20 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6378132A true JPS6378132A (ja) | 1988-04-08 |
Family
ID=16794882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223233A Pending JPS6378132A (ja) | 1986-09-20 | 1986-09-20 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6378132A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4909193A (en) * | 1987-09-15 | 1990-03-20 | Performance Industries, Inc. | Exhaust control valve for fuel injected two-stroke cycle engines and process for using same |
| US4911115A (en) * | 1987-09-15 | 1990-03-27 | Performance Industries, Inc. | Slide exhaust control valve for fuel injected two-stroke cycle engines and process for using same |
| US4924819A (en) * | 1987-09-15 | 1990-05-15 | Performance Industries, Inc. | Rotary exhaust control valve for two-stroke cycle engines and process for using the same |
| JPH02176726A (ja) * | 1988-12-28 | 1990-07-09 | Sony Corp | 液晶表示装置 |
| EP0453510A1 (en) * | 1989-01-10 | 1991-10-30 | Sarnoff David Res Center | ACTIVE DISPLAY STRUCTURE BY HIGH DENSITY LIQUID CRYSTAL POINTS. |
| KR100499569B1 (ko) * | 2002-04-18 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
-
1986
- 1986-09-20 JP JP61223233A patent/JPS6378132A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4909193A (en) * | 1987-09-15 | 1990-03-20 | Performance Industries, Inc. | Exhaust control valve for fuel injected two-stroke cycle engines and process for using same |
| US4911115A (en) * | 1987-09-15 | 1990-03-27 | Performance Industries, Inc. | Slide exhaust control valve for fuel injected two-stroke cycle engines and process for using same |
| US4924819A (en) * | 1987-09-15 | 1990-05-15 | Performance Industries, Inc. | Rotary exhaust control valve for two-stroke cycle engines and process for using the same |
| JPH02176726A (ja) * | 1988-12-28 | 1990-07-09 | Sony Corp | 液晶表示装置 |
| EP0453510A1 (en) * | 1989-01-10 | 1991-10-30 | Sarnoff David Res Center | ACTIVE DISPLAY STRUCTURE BY HIGH DENSITY LIQUID CRYSTAL POINTS. |
| KR100499569B1 (ko) * | 2002-04-18 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| EP0209113B1 (en) | Redundant conductor structures for thin film fet driven liquid crystal displays | |
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JPH03209224A (ja) | 反射型液晶表示デバイス | |
| US6335148B2 (en) | Method for manufacturing TFT LCD device | |
| JP2521752B2 (ja) | 液晶表示装置 | |
| US6856369B2 (en) | Electrode substrate for liquid crystal display panel, method of fabricating the electrode substrate, and liquid crystal display panel | |
| JP3245527B2 (ja) | 液晶表示装置 | |
| JP2001513224A (ja) | 一体の光遮蔽を有する反射式液晶ディスプレイ | |
| JPS6378132A (ja) | 液晶表示素子 | |
| JP2758410B2 (ja) | マトリクス型表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JPH02245741A (ja) | 反射型液晶表示デバイス | |
| JPH03125123A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH06301052A (ja) | 液晶表示装置及びその製造方法 | |
| KR100559219B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| KR100268301B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100438964B1 (ko) | 액정표시장치및그제조방법 | |
| KR100267993B1 (ko) | 액정표시장치와그제조방법 | |
| JP2002333617A (ja) | フラット表示パネル、これに用いられる基板及びこれらの製造方法 | |
| JPH03127030A (ja) | 表示電極基板の製造方法 | |
| JPH02157827A (ja) | 薄膜トランジスタアレイ装置 |