JPS6373564A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6373564A JPS6373564A JP61217509A JP21750986A JPS6373564A JP S6373564 A JPS6373564 A JP S6373564A JP 61217509 A JP61217509 A JP 61217509A JP 21750986 A JP21750986 A JP 21750986A JP S6373564 A JPS6373564 A JP S6373564A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- oxide film
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000003915 air pollution Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置に係り、特に高耐圧ブレーナ型半導
体装置の表面保護構造に関する。
体装置の表面保護構造に関する。
（従来の技術）
従来より、ブレーナ型半導体装置の耐圧を出す構造の一
つとして、ガードリング構造が良く知られている。この
ガードリング構造を採用したＭＯＳ Ｆ Ｅ Ｔの例を
第２図に示す。素子基板１゜は、ｎ＋型トド９４２層１
１ｎ−型ドレイン層１２、ｐ型ベース層１３およびｎ型
ソース層１４から構成されている。この素子基板１０の
ドレイン層１１側の第１の表面には第１の主電極である
ドレイン電極２０が形成されている。また第２の表面に
は、ゲート絶縁膜１５を介してゲート′Ｉ４極１６が形
成され、ｐ型ベース［１１３とｎ型ソース層１４にオー
ミック接触する第２の主電極１８、およびゲート電極１
６にオーミック接触する＄制御電極である金屑ゲート電
極１９が設けられている。
つとして、ガードリング構造が良く知られている。この
ガードリング構造を採用したＭＯＳ Ｆ Ｅ Ｔの例を
第２図に示す。素子基板１゜は、ｎ＋型トド９４２層１
１ｎ−型ドレイン層１２、ｐ型ベース層１３およびｎ型
ソース層１４から構成されている。この素子基板１０の
ドレイン層１１側の第１の表面には第１の主電極である
ドレイン電極２０が形成されている。また第２の表面に
は、ゲート絶縁膜１５を介してゲート′Ｉ４極１６が形
成され、ｐ型ベース［１１３とｎ型ソース層１４にオー
ミック接触する第２の主電極１８、およびゲート電極１
６にオーミック接触する＄制御電極である金屑ゲート電
極１９が設けられている。
素子基板１０の周縁部には、数本のｐ＋＋ガードリング
層２１が形成され、その表面には巖化膜２２が形成され
ている。
層２１が形成され、その表面には巖化膜２２が形成され
ている。
この構造では、逆バイアスをｐｎ接合に印加した時に主
接合が降伏しないように第１段のガードリングで一定の
電圧を負担し、次に第１段のガードリングが降伏しない
ように第２のガードリングが一定の電圧を負担する、と
いうように、最終段のガートリングには十分低い電圧が
かかるようにしている。即ちガードリング構造では、ガ
ードリング間の電位差が十分小さくなるようにして、例
えばＲ終段ガードリングは３００Ｖ程度の電圧を負担す
るように設計される。
接合が降伏しないように第１段のガードリングで一定の
電圧を負担し、次に第１段のガードリングが降伏しない
ように第２のガードリングが一定の電圧を負担する、と
いうように、最終段のガートリングには十分低い電圧が
かかるようにしている。即ちガードリング構造では、ガ
ードリング間の電位差が十分小さくなるようにして、例
えばＲ終段ガードリングは３００Ｖ程度の電圧を負担す
るように設計される。
従ってこのガードリング構造では、十分な耐圧を得るた
めにはガードリングの数を多くしなければならず、高耐
圧素子は巨大化するという第１の問題があった。
めにはガードリングの数を多くしなければならず、高耐
圧素子は巨大化するという第１の問題があった。
またこの様な素子では、これをパッケージに収納する前
に基本的特性を検査しており、その際にＡｆｌ等により
形成されたソース電極１８および金属ゲート電極１９に
タングステンなどの針を接触させることが行われる。こ
のタングステン針をソース′Ｒ極１８．金属ゲートｉ！
１ｉ１９に接触させる時、誤って素子表面を滑らせると
、ソース電極あるいはゲート電橋１９のＡλが押出され
てソース・ゲート間が短絡する事故が発生する。ソース
電極１８と金属ゲート電極１９は通常分離幅数１０μｍ
で近接しているため、この様な事故が容易に発生する。
に基本的特性を検査しており、その際にＡｆｌ等により
形成されたソース電極１８および金属ゲート電極１９に
タングステンなどの針を接触させることが行われる。こ
のタングステン針をソース′Ｒ極１８．金属ゲートｉ！
１ｉ１９に接触させる時、誤って素子表面を滑らせると
、ソース電極あるいはゲート電橋１９のＡλが押出され
てソース・ゲート間が短絡する事故が発生する。ソース
電極１８と金属ゲート電極１９は通常分離幅数１０μｍ
で近接しているため、この様な事故が容易に発生する。
またこの程度の分離幅の場合、この分離領域に微少な金
ｚ片等が付着することによっても、ソース・ゲート間が
短絡する。これが第２の問題である。
ｚ片等が付着することによっても、ソース・ゲート間が
短絡する。これが第２の問題である。
第１の問題を解決する構造として、第３図に示すものが
知られている。なお第３図は第２図（ｂ）に対応する断
面図で、第２図と対応する部分には第２図と同一符号を
付しである。この素子では、素子外周部にｎ＋型Ｊｉ２
５を形成し、これにオーミック接触するへ２電極２６を
形成している。また素子表面に露出するｐｎ接合を覆う
壊化１Ｉ２４を形成し、この酸化１１２４上にＡ２電極
２６とソース電極１８に同時にコンタクトする抵抗性フ
ィールドプレートＩ［！２７を形成している。
知られている。なお第３図は第２図（ｂ）に対応する断
面図で、第２図と対応する部分には第２図と同一符号を
付しである。この素子では、素子外周部にｎ＋型Ｊｉ２
５を形成し、これにオーミック接触するへ２電極２６を
形成している。また素子表面に露出するｐｎ接合を覆う
壊化１Ｉ２４を形成し、この酸化１１２４上にＡ２電極
２６とソース電極１８に同時にコンタクトする抵抗性フ
ィールドプレートＩ［！２７を形成している。
この構造では、ｐｎ接合に逆バイアスしたとき、抵抗性
フィールドプレート膜２７に微少電流が流れ、ここに一
定の電位勾配が形成されるため、基板表面のｐｎ接合で
の電界強度が弱められる。これにより、高耐圧化が図ら
れる。具体的に例えば、ｎ−型ドレイン層１２の比抵抗
を１００〜１２０Ω・αとし、ｎ＋型１１２５とｐベー
ス！１１３の間隔を５００μｍ程度とした時、耐圧１８
００■以上を得ることができる。この耐圧を前述のガー
ドリング構造で実現するにはガードリングの領域を約１
１Ｍ１以上にする必要があり、このフィールドプレート
構造により素子サイズを大きくすることなく高耐圧化が
できることが判る。
フィールドプレート膜２７に微少電流が流れ、ここに一
定の電位勾配が形成されるため、基板表面のｐｎ接合で
の電界強度が弱められる。これにより、高耐圧化が図ら
れる。具体的に例えば、ｎ−型ドレイン層１２の比抵抗
を１００〜１２０Ω・αとし、ｎ＋型１１２５とｐベー
ス！１１３の間隔を５００μｍ程度とした時、耐圧１８
００■以上を得ることができる。この耐圧を前述のガー
ドリング構造で実現するにはガードリングの領域を約１
１Ｍ１以上にする必要があり、このフィールドプレート
構造により素子サイズを大きくすることなく高耐圧化が
できることが判る。
一方、先の第２の問題に対しては、第２図に示すように
ソース電極１８と金属ゲート電極１９を覆うＣＶＤ絶縁
！１１２３を設けることが行われる。
ソース電極１８と金属ゲート電極１９を覆うＣＶＤ絶縁
！１１２３を設けることが行われる。
しかしこれは、ＣＶＤ工程が入る分、素子のコストが高
くなるという新たな問題を生じる。
くなるという新たな問題を生じる。
（発明が解決しようとする問題点）
以上のように従来技術では、第２の主電極と制御電極間
のｒｉ絽の問題をＣＶＤ絶縁膜で覆うことが解決したが
、これはコスト高の原因となっている。
のｒｉ絽の問題をＣＶＤ絶縁膜で覆うことが解決したが
、これはコスト高の原因となっている。
本発明はこの様な問題を解決した高耐圧ブレーナ型半導
体装置を提供することを目的とする。
体装置を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
本発明は、半導体素子基板の第１の表面に第１の電極が
形成され、第２の表面に第２の主電極と制ｍ’ｉａ極が
形成され、かつ第２の表面の周縁部に露出するｐｎ接合
上に絶縁膜を介して抵抗性フィールドプレート膜を設け
る構造において、この抵抗性フィールドプレート膜を第
２の主Ｎ也と♂すｗＪＮ極を同時に覆うように配設する
ことを特徴とする。
形成され、第２の表面に第２の主電極と制ｍ’ｉａ極が
形成され、かつ第２の表面の周縁部に露出するｐｎ接合
上に絶縁膜を介して抵抗性フィールドプレート膜を設け
る構造において、この抵抗性フィールドプレート膜を第
２の主Ｎ也と♂すｗＪＮ極を同時に覆うように配設する
ことを特徴とする。
（作用）
本発明の構成とすれば、抵抗性フィールドプレート膜は
素子寸法を大きくすることなく高耐圧化する機能を有す
ると同時に、素子特性検査時等に制御電極と第２の主電
極間の短Ｆ？！事故を防止する保１１！ｌの動きをする
。
素子寸法を大きくすることなく高耐圧化する機能を有す
ると同時に、素子特性検査時等に制御電極と第２の主電
極間の短Ｆ？！事故を防止する保１１！ｌの動きをする
。
（実施例）
以下、本発明の詳細な説明する。
第１図は一実施例のＭ ＯＳ Ｆ Ｅ Ｔであり、（ａ
）は平面図、（ｂ）、（ｃ）はそれぞれ（ａ）のＡ−Ａ
＝、Ｂ−Ｂ′断面図である。従来例として示した第２図
および第３図と対応する部分にはこれらと同じ符号を付
して詳細な説明は省略する。
）は平面図、（ｂ）、（ｃ）はそれぞれ（ａ）のＡ−Ａ
＝、Ｂ−Ｂ′断面図である。従来例として示した第２図
および第３図と対応する部分にはこれらと同じ符号を付
して詳細な説明は省略する。
第１図（ｂ）と対応する第３図を比較して明らかなよう
に、この実施例では抵抗性フィールドプレートｒ１２７
はソース電極１８と金属ゲート電極１９を同時に覆うよ
う配設している。
に、この実施例では抵抗性フィールドプレートｒ１２７
はソース電極１８と金属ゲート電極１９を同時に覆うよ
う配設している。
この実施例の構造を、具体的な製造工程にしたがって次
に説明する。まずｎ＋型トド９４２層１１エピタキシャ
ル成長により比抵抗１００〜１２０Ω・αのｎ−型ドレ
イン層１２を形成したウェーハを用意する。次にｎ°型
トドレイン１１２表面に１μｍ程度の酸化膜２４を形成
した後、これを所定パターンにエツチングし、霧出した
基板に１０００人のゲート数化［１１５を介して多結晶
シリコン躾によるゲート電極１６を形成する。
に説明する。まずｎ＋型トド９４２層１１エピタキシャ
ル成長により比抵抗１００〜１２０Ω・αのｎ−型ドレ
イン層１２を形成したウェーハを用意する。次にｎ°型
トドレイン１１２表面に１μｍ程度の酸化膜２４を形成
した後、これを所定パターンにエツチングし、霧出した
基板に１０００人のゲート数化［１１５を介して多結晶
シリコン躾によるゲート電極１６を形成する。
次いでこのゲート電極１６と酸化ｌ１Ｉ２４をマスクと
して不純物をイオン注入してｐ型ベース層１３を形成す
る。更にゲートｉｆ極１６による拡散窓内にソース層形
成用の酸化ＷＡ（図示しない）を形成し、この酸化膜と
ゲート電極１６をマスクとしてＡｓのイオン注入を行な
い、ｎ＋＋ソース層１４と同時にｎ＋＋層２５を形成す
る。この後ゲート１！１１６表面を酸化［６１１７で覆
い、ゲート電極１６のコンタクト部に孔を開けて、ｐ型
ベース層１３とｎ＋＋ソース層１４にオーミック接触す
るソース電極（第２の主電極）１８、およびゲート電極
１６にオーミック接触する金属ゲート電極（制御！ｌ電
極）１９をＡｎ膜等により形成する。そして、素子全面
にａ−８ｉｌｌを１μｍ程度堆積し、抵抗性フィールド
プレートｌＩ２７を形成する。ここでフィールドプレー
ト１１２７は、ソース電極１８と金属ゲート電極１９を
同時に覆っている。
して不純物をイオン注入してｐ型ベース層１３を形成す
る。更にゲートｉｆ極１６による拡散窓内にソース層形
成用の酸化ＷＡ（図示しない）を形成し、この酸化膜と
ゲート電極１６をマスクとしてＡｓのイオン注入を行な
い、ｎ＋＋ソース層１４と同時にｎ＋＋層２５を形成す
る。この後ゲート１！１１６表面を酸化［６１１７で覆
い、ゲート電極１６のコンタクト部に孔を開けて、ｐ型
ベース層１３とｎ＋＋ソース層１４にオーミック接触す
るソース電極（第２の主電極）１８、およびゲート電極
１６にオーミック接触する金属ゲート電極（制御！ｌ電
極）１９をＡｎ膜等により形成する。そして、素子全面
にａ−８ｉｌｌを１μｍ程度堆積し、抵抗性フィールド
プレートｌＩ２７を形成する。ここでフィールドプレー
ト１１２７は、ソース電極１８と金属ゲート電極１９を
同時に覆っている。
またフィールドプレート膜２７には、ソース電極１８お
よび金属ゲート１ｆｆｉ１９上の一部に外部配線を施す
ための開口が設けられる。最後にウェーハ裏面にＶ−Ｎ
ｉ−Ａｕの蒸着によりドレイン電極（第１０主電１）２
０を形成して、素子は完成する。
よび金属ゲート１ｆｆｉ１９上の一部に外部配線を施す
ための開口が設けられる。最後にウェーハ裏面にＶ−Ｎ
ｉ−Ａｕの蒸着によりドレイン電極（第１０主電１）２
０を形成して、素子は完成する。
この様な構成とすれば、ソース電極１８と金属ゲート電
極１９が同時にフィールドブレーｌ−膜２７に覆われて
いるため、フィールドプレート膜２７が保ｙｔ膜となっ
てソース電極１８と金属ゲートｌ！ｔｆＡ１９の短絡事
故は確実に防止される。またフィールドプレートＩＩ！
＄２７が同時に素子の表面保護膜となっているから、従
来のようにフィールドプレート膜と別にＣｖＤによる保
Ｋ１１ｇを形成するという工程が要らず、製造工程が簡
略化される。
極１９が同時にフィールドブレーｌ−膜２７に覆われて
いるため、フィールドプレート膜２７が保ｙｔ膜となっ
てソース電極１８と金属ゲートｌ！ｔｆＡ１９の短絡事
故は確実に防止される。またフィールドプレートＩＩ！
＄２７が同時に素子の表面保護膜となっているから、従
来のようにフィールドプレート膜と別にＣｖＤによる保
Ｋ１１ｇを形成するという工程が要らず、製造工程が簡
略化される。
更に、フィールドプレート［１２７は抵抗性であるため
、静電気等によりゲート酸化膜中に自然に充電される電
荷を常に放電することができる。このため、Ｄ？！気に
起因するゲート酸化膜破壊が防止され、信頼姓の高い素
子が得られる。
、静電気等によりゲート酸化膜中に自然に充電される電
荷を常に放電することができる。このため、Ｄ？！気に
起因するゲート酸化膜破壊が防止され、信頼姓の高い素
子が得られる。
実施例ではＭＯＳＦＥＴについて説明したが、本発明は
バイポーラ型ＭＯ８ＦＥＴやバイポーラトランジスタ等
に適用して同様の効果が得られる。
バイポーラ型ＭＯ８ＦＥＴやバイポーラトランジスタ等
に適用して同様の効果が得られる。
［発明の効果］
以上説明したように本発明によれば、本来高耐圧化のた
めに形成される抵抗性フィールドプレート膜をそのまま
素子の表面保ｍ１ｌｌとして用いることにより、簡単な
工程で信頼性の高い高耐圧ブレーナ型半導体素子を得る
ことができる。
めに形成される抵抗性フィールドプレート膜をそのまま
素子の表面保ｍ１ｌｌとして用いることにより、簡単な
工程で信頼性の高い高耐圧ブレーナ型半導体素子を得る
ことができる。
第１図（ａ）（ｂ）（ｃ）は本発明の一実陥例のＭＯＳ
ＦＥＴを示す平面図とそのＡ−Ａ −。 Ｂ−Ｂ−新面図、第２図（ａ）（ｂ）（Ｃ）は従来例の
ＭＯＳＦＥＴを示す平面図とそのＡ−Ａ−。 Ｂ−８＝断面図、第３図は他の従来例を示す断面図であ
る。 １１・・・ｎ＋型ドレイン層、１２・・・ｎ−型ドレイ
ン層、１３・・・ｐ型ベース層、１４・・・ｎ＋＋ソー
ス層、１５・・・ゲート酸化層、１６・・・ゲート電極
、１７・・・酸化膜、１８・・・ソース電極（第２の主
電極）、１９・・・金属ゲート電極（制御電極）、２０
・・・ドレイン電極（第１の主電極）、２４・・・酸化
膜、２５・・・ｎ”型層、２６・・・電極、２７・・・
抵抗性フィールドプレート膜。
ＦＥＴを示す平面図とそのＡ−Ａ −。 Ｂ−Ｂ−新面図、第２図（ａ）（ｂ）（Ｃ）は従来例の
ＭＯＳＦＥＴを示す平面図とそのＡ−Ａ−。 Ｂ−８＝断面図、第３図は他の従来例を示す断面図であ
る。 １１・・・ｎ＋型ドレイン層、１２・・・ｎ−型ドレイ
ン層、１３・・・ｐ型ベース層、１４・・・ｎ＋＋ソー
ス層、１５・・・ゲート酸化層、１６・・・ゲート電極
、１７・・・酸化膜、１８・・・ソース電極（第２の主
電極）、１９・・・金属ゲート電極（制御電極）、２０
・・・ドレイン電極（第１の主電極）、２４・・・酸化
膜、２５・・・ｎ”型層、２６・・・電極、２７・・・
抵抗性フィールドプレート膜。
Claims (1)
- 半導体素子基板の第１の表面に第１の主電極、第２の表
面に第２の主電極および制御電極が設けられ、かつ基板
の第２の表面の周縁部に露出するｐｎ接合上に絶縁膜を
介して抵抗性フィールドプレート膜が設けられた半導体
装置において、前記抵抗性フィールドプレート膜を前記
第２の主電極と制御電極を同時に覆うように配設したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217509A JPS6373564A (ja) | 1986-09-16 | 1986-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217509A JPS6373564A (ja) | 1986-09-16 | 1986-09-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373564A true JPS6373564A (ja) | 1988-04-04 |
Family
ID=16705345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217509A Pending JPS6373564A (ja) | 1986-09-16 | 1986-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373564A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156572A (ja) * | 1988-12-08 | 1990-06-15 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| US5040042A (en) * | 1989-04-28 | 1991-08-13 | Asea Brown Boveri Ltd. | Bidirectional semiconductor component that can be turned off |
| EP0543257A2 (de) * | 1991-11-13 | 1993-05-26 | Siemens Aktiengesellschaft | Herstellverfahren für einen Leistungs-MISFET |
| JPH05198816A (ja) * | 1991-09-27 | 1993-08-06 | Nec Corp | 半導体装置 |
| EP0567341A1 (en) * | 1992-04-23 | 1993-10-27 | Siliconix Incorporated | Power device with isolated gate pad region |
| US5349223A (en) * | 1993-12-14 | 1994-09-20 | Xerox Corporation | High current high voltage vertical PMOS in ultra high voltage CMOS |
| US5545573A (en) * | 1994-06-01 | 1996-08-13 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating insulated gate semiconductor device |
| US5726472A (en) * | 1995-03-31 | 1998-03-10 | Rohm Co., Ltd. | Semiconductor device |
| JP2012054592A (ja) * | 2004-04-30 | 2012-03-15 | Siliconix Inc | 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔおよびそれを製造する方法 |
-
1986
- 1986-09-16 JP JP61217509A patent/JPS6373564A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156572A (ja) * | 1988-12-08 | 1990-06-15 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| US5040042A (en) * | 1989-04-28 | 1991-08-13 | Asea Brown Boveri Ltd. | Bidirectional semiconductor component that can be turned off |
| JPH05198816A (ja) * | 1991-09-27 | 1993-08-06 | Nec Corp | 半導体装置 |
| EP0543257A2 (de) * | 1991-11-13 | 1993-05-26 | Siemens Aktiengesellschaft | Herstellverfahren für einen Leistungs-MISFET |
| EP0543257A3 (en) * | 1991-11-13 | 1994-07-13 | Siemens Ag | Method of manufacturing a power-misfet |
| EP0567341A1 (en) * | 1992-04-23 | 1993-10-27 | Siliconix Incorporated | Power device with isolated gate pad region |
| US5430314A (en) * | 1992-04-23 | 1995-07-04 | Siliconix Incorporated | Power device with buffered gate shield region |
| US5445978A (en) * | 1992-04-23 | 1995-08-29 | Siliconix Incorporated | Method of making power device with buffered gate shield region |
| US5349223A (en) * | 1993-12-14 | 1994-09-20 | Xerox Corporation | High current high voltage vertical PMOS in ultra high voltage CMOS |
| US5545573A (en) * | 1994-06-01 | 1996-08-13 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating insulated gate semiconductor device |
| US5726472A (en) * | 1995-03-31 | 1998-03-10 | Rohm Co., Ltd. | Semiconductor device |
| JP2012054592A (ja) * | 2004-04-30 | 2012-03-15 | Siliconix Inc | 埋込みソース電極を含むスーパートレンチｍｏｓｆｅｔおよびそれを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11916066B2 (en) | MOSFET device of silicon carbide having an integrated diode and manufacturing process thereof | |
| KR0175277B1 (ko) | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 | |
| US4101922A (en) | Field effect transistor with a short channel length | |
| KR19980032845A (ko) | 제 1 확산링에서 공간을 이룬 알루미늄 배리어 금속을 가진 고전압 전력 쇼트키 | |
| JPH1084113A (ja) | 電界効果トランジスタ | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPS6373564A (ja) | 半導体装置 | |
| KR930005509B1 (ko) | Mos형 집적회로 | |
| JP2577345B2 (ja) | 半導体装置 | |
| JP2003069045A (ja) | 半導体装置 | |
| JPH03104169A (ja) | 半導体装置 | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH02178965A (ja) | 絶縁分離型電界効果半導体装置 | |
| JPH08306911A (ja) | 半導体装置とその製造方法 | |
| JP2547729B2 (ja) | 高耐圧パワ−集積回路 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JP2743814B2 (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JPH02202063A (ja) | 半導体装置 | |
| JPS61129867A (ja) | 半導体装置 | |
| GB1249812A (en) | Improvements relating to semiconductor devices | |
| JP2802940B2 (ja) | 半導体装置 |