JPS6331093Y2 - - Google Patents
Info
- Publication number
- JPS6331093Y2 JPS6331093Y2 JP1981119011U JP11901181U JPS6331093Y2 JP S6331093 Y2 JPS6331093 Y2 JP S6331093Y2 JP 1981119011 U JP1981119011 U JP 1981119011U JP 11901181 U JP11901181 U JP 11901181U JP S6331093 Y2 JPS6331093 Y2 JP S6331093Y2
- Authority
- JP
- Japan
- Prior art keywords
- plasma display
- voltage
- display panel
- secondary winding
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
本考案はAC形プラズマデイスプレイパネル
（以下PDPと略す）を用いた表示装置に関する。
（以下PDPと略す）を用いた表示装置に関する。
PDPは放電可能なガス媒体を狭んで相対向し、
かつマトリクス状に配置された２組の電極群より
成り、各電極のガス媒体に接する表面が誘電体層
で覆われ、外部印加電圧が容量を介してガス媒体
とカツプリングするよう構成されている。それ故
にガスセルを狭んで相交わる一対の対向電極間に
AC電圧を印加し、印加電圧の極性が変化するご
とにセルに一回ずつ間欠的に放電を生じさせ発光
せしめることができる。
かつマトリクス状に配置された２組の電極群より
成り、各電極のガス媒体に接する表面が誘電体層
で覆われ、外部印加電圧が容量を介してガス媒体
とカツプリングするよう構成されている。それ故
にガスセルを狭んで相交わる一対の対向電極間に
AC電圧を印加し、印加電圧の極性が変化するご
とにセルに一回ずつ間欠的に放電を生じさせ発光
せしめることができる。
この種のPDPを時分割法で駆動するためには、
まず、相対向する行または列のいずれか一方の電
極群の各電極一本ずつに順番に複数個のパルスよ
り成る電圧パルス列を順次印加して毎秒約六十回
以上の繰返し回数で走査する。
まず、相対向する行または列のいずれか一方の電
極群の各電極一本ずつに順番に複数個のパルスよ
り成る電圧パルス列を順次印加して毎秒約六十回
以上の繰返し回数で走査する。
これら電極のうち、ある特定の一電極に電圧パ
ルス列が印加され、即ち選択状態にある時に、こ
の電極にて定まる一列のガスセル群のうち、表示
データ内容に応じて発光させたいセルを定める全
ての相対する電極に、上記パルス列とは逆位相の
パルス列を印加してこれを選択状態とすることに
より所望のセルのみ放電発光せしめ得る。前者電
極群の各電極が一本ずつ走査されるごとに上記操
作を繰返せば、全画面に所望の表示を得る。
ルス列が印加され、即ち選択状態にある時に、こ
の電極にて定まる一列のガスセル群のうち、表示
データ内容に応じて発光させたいセルを定める全
ての相対する電極に、上記パルス列とは逆位相の
パルス列を印加してこれを選択状態とすることに
より所望のセルのみ放電発光せしめ得る。前者電
極群の各電極が一本ずつ走査されるごとに上記操
作を繰返せば、全画面に所望の表示を得る。
次に、この種のPDPを用いた装置の従来の回
路構成例を図面を用いて説明しよう。
路構成例を図面を用いて説明しよう。
第１図は従来の回路構成を示す図面である。
第１ａ図ａは総合的なブロツク図であり、第１
図ｂは行トグルジエネレータ及び列トグルジユネ
レータの一回路を示す図であり、第１図ｃは行ド
ライバー及び列ドライバーの一回路の構成を示す
図である。
図ｂは行トグルジエネレータ及び列トグルジユネ
レータの一回路を示す図であり、第１図ｃは行ド
ライバー及び列ドライバーの一回路の構成を示す
図である。
第１図回路構成の動作を簡単に説明する。
行トグルジユネレータ及び列トグルジエネレー
タはPDPの各セルを放電させるに足る電圧振幅
を持つ高周波パルスを発生する回である。これら
の回路は一種の電圧増幅回路の構成となつてお
り、TTLあるいはＣ−MOS等で作られるパルス
信号が入力されると0Vと約＋150Vの間をスイン
グする電圧パルスを出力する。また、PDPの動
作説明で述べたように行電極と列電極には逆位相
のパルス電圧を印加することが必要であるので、
行トグルジエネレータと列トグルジエネレータが
互いに逆位相パルスを出力するよう逆位相の入力
信号が供給されている。これらトグルジエネレー
タの出力するパルス電圧は全てのドライバーに供
給される。即ち、行トグルジエネレータの出力は
全ての行ドライバーに、そして列トグルジエネレ
ータの出力は全ての列ドライバーに供給される。
各ドライバーは入力端と出力端をもつており、入
力端に与えられるTTLあるいはＣ−MOS等の論
理レベルによつてトグルジエネレータから供給さ
れるパルス電力を出力端に通すか否かのゲート動
作をするよう構成されている。従つて、各ドライ
バーの入力端に、適宜、論理回路の出力を与える
ことにより各ドライバーの出力を制御してPDP
の各セルを選択表示することができる。
タはPDPの各セルを放電させるに足る電圧振幅
を持つ高周波パルスを発生する回である。これら
の回路は一種の電圧増幅回路の構成となつてお
り、TTLあるいはＣ−MOS等で作られるパルス
信号が入力されると0Vと約＋150Vの間をスイン
グする電圧パルスを出力する。また、PDPの動
作説明で述べたように行電極と列電極には逆位相
のパルス電圧を印加することが必要であるので、
行トグルジエネレータと列トグルジエネレータが
互いに逆位相パルスを出力するよう逆位相の入力
信号が供給されている。これらトグルジエネレー
タの出力するパルス電圧は全てのドライバーに供
給される。即ち、行トグルジエネレータの出力は
全ての行ドライバーに、そして列トグルジエネレ
ータの出力は全ての列ドライバーに供給される。
各ドライバーは入力端と出力端をもつており、入
力端に与えられるTTLあるいはＣ−MOS等の論
理レベルによつてトグルジエネレータから供給さ
れるパルス電力を出力端に通すか否かのゲート動
作をするよう構成されている。従つて、各ドライ
バーの入力端に、適宜、論理回路の出力を与える
ことにより各ドライバーの出力を制御してPDP
の各セルを選択表示することができる。
ところで第１図ｂに示す従来の行トグルジエネ
レータ及び列トグルジエネレータの構成から明ら
かなように、これらトグルジエネレータは多数の
高耐圧パワートランジスタ、高耐圧ダイオード等
を必要とするため、非常に高価であつた。さら
に、約150Vの直流電圧を供給する必要があるた
め使い勝手が悪いうえ、これもまた装置のトータ
ルコストを上昇させる要因となつていた。
レータ及び列トグルジエネレータの構成から明ら
かなように、これらトグルジエネレータは多数の
高耐圧パワートランジスタ、高耐圧ダイオード等
を必要とするため、非常に高価であつた。さら
に、約150Vの直流電圧を供給する必要があるた
め使い勝手が悪いうえ、これもまた装置のトータ
ルコストを上昇させる要因となつていた。
本考案の目的は、PDPの表示装置に用いられ
る構成が簡単で、安価なトグルジエネレータを提
供することにある。
る構成が簡単で、安価なトグルジエネレータを提
供することにある。
本考案の他の目的は、TTLあるいはＣ−MOS
等のロジツク回路に供給する電圧と同等レベルの
供給電圧にて、高圧パルス電圧が得られるトグル
ジエネレータを提供することにある。
等のロジツク回路に供給する電圧と同等レベルの
供給電圧にて、高圧パルス電圧が得られるトグル
ジエネレータを提供することにある。
本考案は、プラズマデイスプレイを用いた装置
に関し、少なくとも一本の一次巻線と一本のフイ
ードパツク巻線とを備えたトランスと、少なくと
も一個のトランジスタにより構成されるブロツキ
ング発振回路に於て、前記トランスはさらに二次
巻線を備え、二次巻線の両端は接地電位に逆方向
にダイオードクランプされ、この二次巻線の両端
から、互いに逆位相で、接地電位とプラズマデイ
スプレイパネルを点灯し得るプラス電位との間を
スイングする二つのパルス電圧をそれぞれ得るよ
う構成することにより、その目的を達成したもの
である。
に関し、少なくとも一本の一次巻線と一本のフイ
ードパツク巻線とを備えたトランスと、少なくと
も一個のトランジスタにより構成されるブロツキ
ング発振回路に於て、前記トランスはさらに二次
巻線を備え、二次巻線の両端は接地電位に逆方向
にダイオードクランプされ、この二次巻線の両端
から、互いに逆位相で、接地電位とプラズマデイ
スプレイパネルを点灯し得るプラス電位との間を
スイングする二つのパルス電圧をそれぞれ得るよ
う構成することにより、その目的を達成したもの
である。
第２図は本考案の一実施例である。第２図に於
て、トランス１の一次巻線とフイードバツク巻線
１２とトランジスタ２及び付加的な抵抗、コンデ
ンサは全体で一般的なブロツキング発振回路を構
成しており、主として一次巻線のインダクタンス
及び浮遊容量によつて定まる周波数にて発振して
いる。従つて二次巻線１３には一次巻線の電流変
化により電圧が誘起されるが、その両端１４，１
５はダイオード３，４によりそれぞれ接地電位に
逆方向にクランプされているため、二次巻線両端
１４，１５即ち、出力−１端子及び出力−２端子
には、互いに逆位相で、接地電位とあるプラス電
位との間をスイングするパルス電圧が得られる。
て、トランス１の一次巻線とフイードバツク巻線
１２とトランジスタ２及び付加的な抵抗、コンデ
ンサは全体で一般的なブロツキング発振回路を構
成しており、主として一次巻線のインダクタンス
及び浮遊容量によつて定まる周波数にて発振して
いる。従つて二次巻線１３には一次巻線の電流変
化により電圧が誘起されるが、その両端１４，１
５はダイオード３，４によりそれぞれ接地電位に
逆方向にクランプされているため、二次巻線両端
１４，１５即ち、出力−１端子及び出力−２端子
には、互いに逆位相で、接地電位とあるプラス電
位との間をスイングするパルス電圧が得られる。
ところで電源電圧が12Vの場合、一次巻線と二
次巻線の巻数比を１対25程度にすれば、出力−１
及び出力−２端子に現われるパルス電圧の振幅は
約150Vとなり、プラズマデイスプレイパネルの
行トグルジエネレータ及び列トグルジエネレータ
として充分適用し得る。さらに、電源電圧が、
12V以外の場合でも一次と二次の巻数比を調整す
ることにより、常にプラズマデイスプレイパネル
を駆動する最適なパルス電圧を得ることができ
る。
次巻線の巻数比を１対25程度にすれば、出力−１
及び出力−２端子に現われるパルス電圧の振幅は
約150Vとなり、プラズマデイスプレイパネルの
行トグルジエネレータ及び列トグルジエネレータ
として充分適用し得る。さらに、電源電圧が、
12V以外の場合でも一次と二次の巻数比を調整す
ることにより、常にプラズマデイスプレイパネル
を駆動する最適なパルス電圧を得ることができ
る。
以上実施例から明らかなように、本考案を適用
することにより、トグルジエネレータ回路は非常
に構成が簡単となり、コストダウンを実現するこ
とができる。さらに高圧直流電源は一切不要とな
り、TTLまたはＣ−MOS等の供給電圧と同じ電
圧にて動作が可能となるので、装置の電源の単一
化が実現できる。
することにより、トグルジエネレータ回路は非常
に構成が簡単となり、コストダウンを実現するこ
とができる。さらに高圧直流電源は一切不要とな
り、TTLまたはＣ−MOS等の供給電圧と同じ電
圧にて動作が可能となるので、装置の電源の単一
化が実現できる。
第１図はプラズマデイスプレイパネルを用いた
装置の従来の回路構成を示す図であり、第１図ａ
はその総合的なブロツク図であり、第１図ｂは行
トグルジエネレータ及び列トグルジエネレータの
回路を示す図であり、第１図ｃは行ドライバー及
び列ドライバーの一回路を示す図であり、第２図
は本考案のひとつの実施例を示す図である。
装置の従来の回路構成を示す図であり、第１図ａ
はその総合的なブロツク図であり、第１図ｂは行
トグルジエネレータ及び列トグルジエネレータの
回路を示す図であり、第１図ｃは行ドライバー及
び列ドライバーの一回路を示す図であり、第２図
は本考案のひとつの実施例を示す図である。
Claims (1)
- プラズマデイスプレイパネルの対向する電極に
逆位相の高周波パルスを供給する回路を備えたプ
ラズマデイスプレイ装置において、少なくとも一
本の一次巻線と一本のフイードバツク巻線とを備
えたトランスと、少なくとも一個のトランジスタ
とにより構成されるブロツキング発振回路を有
し、前記トランスはさらに二次巻線を備え、二次
巻線の両端は接地電位に逆方向にダイオードクラ
ンプされ、この二次巻線の両端から、互いに逆位
相で接地電位とプラズマデイスプレイパネルを点
灯し得るプラス電位との間をスイングする二つの
高周波パルス電圧をそれぞれ得てプラズマデイス
プレイパネルの対向する電極へそれぞれ供給され
ていることを特徴とするプラズマデイスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981119011U JPS5826089U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981119011U JPS5826089U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5826089U JPS5826089U (ja) | 1983-02-19 |
| JPS6331093Y2 true JPS6331093Y2 (ja) | 1988-08-19 |
Family
ID=29913100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981119011U Granted JPS5826089U (ja) | 1981-08-11 | 1981-08-11 | プラズマデイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826089U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030631U (ja) * | 1973-07-16 | 1975-04-05 |
-
1981
- 1981-08-11 JP JP1981119011U patent/JPS5826089U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5826089U (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4384287A (en) | Inverter circuits using insulated gate field effect transistors | |
| DE69519907T2 (de) | Ansteuerschaltung für eine Punktmatrix-AC-Plasmaanzeigetafel mit Memoryeffekt | |
| US3573542A (en) | Gaseous display control | |
| US5936598A (en) | Capacitive load drive circuit and method | |
| US4200868A (en) | Buffered high frequency plasma display system | |
| JPH11344948A (ja) | 表示パネルの駆動装置 | |
| US20030122735A1 (en) | Method for driving a plasma display panel | |
| JPS6331093Y2 (ja) | ||
| US3987337A (en) | Plasma display panel having additional discharge cells of a larger effective area and driving circuit therefor | |
| CN100392696C (zh) | 等离子体显示板及其驱动装置和方法 | |
| US3609746A (en) | Apparatus for driving plasma panels | |
| JPS6331094Y2 (ja) | ||
| KR100484366B1 (ko) | Ａｃ 플라즈마 디스플레이 패널의 어드레싱을 제어하기 위한 방법 | |
| JPS644145Y2 (ja) | ||
| US3742294A (en) | Sustainer voltage generators for driving gaseous discharge display panels | |
| US3894506A (en) | Plasma display panel drive apparatus | |
| US3673460A (en) | Low voltage pulse system for addressing gas discharge display/memory panels | |
| US3869644A (en) | Pulses of the same or an opposite polarity to electrodes of a plasma display panel | |
| JPH0338599B2 (ja) | ||
| US6853146B2 (en) | Method and circuit for controlling a plasma panel | |
| US6034654A (en) | Method for the control of an image display screen using the principle of the modulation of duration of light emission and display device implementing the method | |
| US6191763B1 (en) | Process for controlling a display panel and display device using this process | |
| US3792311A (en) | Split-sustainer operation for gaseous discharge display panels | |
| KR20050004068A (ko) | 플라즈마 디스플레이의 복수의 열 또는 행에 대해 짧은지속시간 펄스를 생성하는 방법 및 상기 방법을 구현하는디바이스 | |
| JPH0410637B2 (ja) |