JPS63317787A - デイジタル回路の検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は請求項１の上位概念に記載の例えばビデオ−装
置および／または一機器におけるディジタル回路の検査
装置に関する。

従来の装置 ディジタル回路を、この回路のテストポイントにおける
信号経過を形成できるロジックアナライプを用いて検査
することは、公知である。

現在のテスト機器の場合、機能を検査するテスト群から
導出されるテストパターンを、機能障害を検出するため
にちょうどいまテストされているテストパターンと比較
してその都度の差を形成することができる。この公知の
方法の場合は検査端子をテスト点へ手動で当接する必要
がある。さらにより大きい機能ユニットの場合はよシ小
さい機能ユニットの場合よシも、一層多種多様なテスト
パターンが必要とされる。よシ小さい機能ユニットは切
り離して検査することができる。そのため通常は検査者
はこれらの機能ユニットを手動で、例えばプラグおよび
プリント配線板を取シ外すことにより、分離する。

さらに適切なテストパターンを検査されるべき機能ユニ
ットの入力側へ加えることが必要とされる。

発明の利点 これに対して請求項１の特徴部分に示されている本発明
の構成は、検査経過が自動的に進行される利点を有する
。

実施例の説明 次に本発明の実施例を用いて説明する。

第１図の装置において複数個の信号処理用モジュール１
，２．３が直列に接続されている。

モジュール１，２．３は例えばディジタルビデオテープ
装置のまたはカメラのまたはフィルム走査装置の一部と
することができる。さらにこれらのモジュールはビデオ
技術装置以外の他の装置の一部とすることもできる。モ
ジュール１゜２．３の間にテストノード４，５が設けら
れている。さらにもう一つのテストノード６がこの装置
の入力側７と第１モジュール１との間に設けられており
、さらにもう一つのテストノード８が最終段のモジュー
ル３の出力側とこの装置の出力側９との間に設けられて
いる。２つの線路群１０．１１がデータバスを構成しさ
らに前記の各テストノードと接続されている。

さらに線路群１１がテストパターン発生器１２の出力側
と接続されており、他方、線路群１０がテストパターン
評価装置１３の入力側と接続されている。これらの線路
群は例えば各８本の平行線路を含むことができる。テス
トパターン発生器およびテストパターン評価装置そのも
のは公知であるため本発明の範囲においては詳述しない
。テストパターン発生器１２．テストパターン評価装に
１３．テストノード１，２゜３を制御するために試験コ
ンピュータ１４が用いられる。第１図に示されている実
施例にょシ、入力信号ではなくテストパターン発生器１
２がら発生されるテストパターンを、テストノード６を
介して第１モジュール１へ導びくことかできるようにな
る。テストノード４．　５．　８の相応の回路構成によ
り、テストパターンの大刀にもとづいてモジュール１，
２．３の出力側に生ずる信号を、テストパターン評価装
置において相次いで評価することができる。そのため発
生し得るエラーの簡単な位置検出が可能となる。

本発明の詳細を次に第２図を用いて説明する。

まず本発明のシステムの機能的構成について説明する。

前述のモジュールもテストノードもそれ自体で各ユニツ
）１−形成し、そのため例えば各１つのプリント配線板
上に設けることができる。しかしテストされるべきモジ
ュールは通常は、所属のテストノードよシも著しく構成
が複雑である。さらにモジュールとテストノードとの間
に著しく多くの接続装置が必要とされ、このことは例え
ば第３図に当てはまる。そのため多くの場合、テストノ
ードを所属の部品中に集積すると好適である。このこと
は、テストノードを共通のプリント板にモジュールと共
に配置するか、またはテストノードに対していわゆるピ
ギーバック板を設けることにょシ、行なわれる。

第２図はテストノードの多少詳細な構成を示す。テスト
ノードは実質的に６つの単方向バスドライバー２１．２
２．２３を含む。バスドライバー２１は入力側２４を出
力側２５と接続しそのため先行のモジュールの出方側を
、テストノードへ後続するモジュールの入力側と接続す
る。検査されるべき装置が正常に作動する場合はこのバ
スドライバーは導通状態にあシ、草のため入力側２６を
介して相応の信号が案内される。

バスドライバー２２は入力側２４とテストバスＡとの間
に接続されている。そのため先行のモジュールの出力信
号が、入力側２７を介して相応の信号を案内することに
ょシ、テストバスＡへ加えることができる。

最後にバスドライバー２３は、テストバスＢから信号を
後続のモジュールの入力側へ導ひくために用いられる。

このためにバスドライバー２３の制御入力側がもう一つ
の入力側２８と接続されている。

そのため第２図に示されているテストノード４、　５．
　６．　８（第１図）にょシ、個々のモジュールの入力
側または出力側で、信号流を遮断し、テストパターンを
供給しさらに処理用のテストパターンを、１つまたは複
数個のモジュールの出力側で、テストパターン評価装置
１３へ〆／７へ導びくために第２図の実施例の場合は、
テストバスＢとテストバスＡとの間に、もう１つのバス
ドライバー２９がスイッチング装置として設けられてい
る。

第３図に示されている実施例の場合は、テストバスがデ
ータバス３１とアドレスバス３２に分 ７割されている。テストノード３３はモジュール３４に
所属しており、このモジュール３４の出力側３５はテス
トノード３６の入力側３６と接続されている。モジュー
ル３４における前述の回路が、著しく多種にわたるこの
モジュールの一部だけしか形成していないことを示すた
めに、モジュールとしてプリント配線板の一部だけを示
す。

第３図のテストノードの動作の説明のために、例えばモ
ジュール３４が特定の種類の信号処理回路３７．エラー
検出回路３８ならびに、排他ＯＲ回路として構成される
エラー補正回路３９を特別に含むとする。エラーの補正
された信号はモジュール３４の出力側３５から、以後の
処理のために取り出される。

テストノード３３のバス線路４０は双方向バスドライバ
ー４１を介してデータバス３１と接続するができる。こ
の双方向バスドライバーはアドレスデコーダ４２により
制御される。アドレスバスーｆ　４．２　ハチストコン
ピュータ１４により、データバス３１が双方向バスドラ
イバー４１を介してバス線路４０と接続されるべき時に
、即ちテストノード３３がテストバスへ接続されるべき
時に、所定のアドレスを用いて制御される。

第２図におけるテストノードの場合のようにテストノー
ド３３の場合も、入力側３６へ導びかれる信号をテスト
装置へ導びくことかできる。

この目的のために双方向バスドライバー４１のほかにバ
スドライバー４３が導通接続される。

本発明のテスト装置を種々に適用する場合、モジュール
により、著しく高いデータ速度を有する信号が処理され
る。そのため検査されるべき信号をまず最初に短い時間
内にメモリに書き込み次に低減された速度でテストコン
ピュータにより検査すると好適である。この目的のため
第６図の実施例の場合は、データバス３１ヘバストライ
パー４４を介して書き込み−読み出しメモ！Ｊ（ＲＡＭ
）４５が接続されている。バスドライバー４４はバスド
ライバー４１．４３と同時に導通接続される。そのため
検査されるべき信号の所定の時間間隔が書き込み−読み
出しメモリ４５へ書き込まれる。これにもとづいてテス
トコンざユータが、低減された速度で、この書き込み−
読み出しメモリ４５に記憶されたデータへアクセスして
これを検査することができる。

本発明によるテスト装置は、動作中もあるいは特別の試
験動作中も、ディジタル回路を検査するのに適している
。動作の監視のためにモジュール３４において２つのセ
ンサ４６，４７が設けられている。これらのセンサは、
作動電圧が所定の許容範囲を上回わる時またはクロック
パルスＣＬＫが欠落する時に、信号を送出する。

これらのセンサはステータスレジスタ４８の入力側と接
続されている。このステータスレジスタにはさらに別の
センサを接続することができる。エラー通報の場合、エ
ラーを特徴づけるデータ語がステータスレジスタ４８に
書き込まれる。さらに線路４９を介して割シ込み通報が
テストコンピュータヘ与えられる。これにもとづいてテ
ストコンピュータが、接続されたテストノードのステー
タスレジスタに質関しそれによりエラーの種類を検出す
る。

モラ一つのレジスタ５０はその入力側がハス線路４０へ
接続されており、これによりバス線路は制御信号をアド
レスデコーダ４２から供給される。レジスタ５０の中へ
テストコンピュータ１４から、モジュール３４において
種々の変化ヲ生ぜさせるスイッチング信号を書き込むこ
とができる。そのためモジュールを、通常動作から試験
動作へ切り換えることができる。第３図の実施例の場合
たとえばテスト動作の場合は、エラー検出回路３８から
エラー補正回路３９への補正信号の送出が、線路５１を
介して導びかれるスイッチング信号により、遮断される
。そのためテスト動作において信号処理回路３７の出力
信号を、エラーが補正されない状態で検査することがで
きる。

公知のシグナチュアアナライズ法によるモジュール３４
の検査を補助するためにＥＰＲＯＭ５２およびレジスタ
５３が設けられている。

ＥＰＲＯＭ５２にモジュール３４０種々のテストポイン
トの目標シグナチュアがファイルされている。検査のた
めにモジュールの入力側にテストパターンが加えられる
。走査ヘッドおよびシグナチュアアナライデを用いて、
テストポイントにおける信号からシグナチュアが求めら
れる。この場合、検査者にシグナチュアアナライデから
その都度のテストポイン、トが前もって−例えば画像面
における表示によりー与えられ。

ＥＰＲＯＭ５２から相応の目標シグナチュアが読び出さ
れて、求められたシグナチュアと比較される。テスト分
岐装置中での目標シグナチュアの記憶は、モジュールの
交換の場合にテストノードも交換される利点含有する。

そのため記憶された目標信号が常にモジュールの開発状
態に対応することが保証される。

バスドライバーおよびレジスタに対して市販の部品が用
いられる。ステータスレジスタ４８およびブトレスデコ
ーダはプログラム可能な論理回路（ＰＡＬ　）により簡
単に実施される。

される、ディジタル回路の検査装置が提供される。

【図面の簡単な説明】

第１図は実施例のブロック図、第２図はテストノードの
ブロック図、第３図はもう一つの実施例のブロック図を
示す。図面において同じ部分には同じ参照符号が付せら
れている。 １．２．３・・・モジュール、４．　５．　６．　８・
・・テストノード、１２・・・テストパターン発生器、
１３・・・テストパターン評価装置、２１，２２゜２３
・・・単方向バスドライバー、３１・・・′データバス
、３２・・・アドレスバス、３７・・・信号処理回路、
３８・・・エラー検出回路、３９・・・エラー補正回路
、４１．４３・・・双方向バスドライバー、４２・・・
アドレスデコーダ、４５・・・書き込み−読み出しメモ
リ、４６．４７・・・センサ、４８・・・ステータスレ
ジスタ、５０．５３・・・レジスタ、５２・・・ＥＰＲ
ＯＭ。

Claims (1)

1. 【特許請求の範囲】 １、信号処理用の複数個のモジュール（１、２、３、３
   ４）を備えているデイジタル回路の検査装置において、
   個々のモジュール（１、２、３、３４）に各１つのテス
   トノード（４、５、６、８、３３）が配属されており、
   さらに該テストノード（４、５、６、８、３３）がバス
   装置（テストバス）（１０、１１、３１、３２）を介し
   てテストコンピュータ（１４）と接続されていることを
   特徴とするデイジタル回路の検査装置。 ２、テストノード（３３）がレジスタ（４８）を含み、
   該レジスタの内容がテストコンピュータ（１４）からバ
   ス装置（３１）を介して呼び出されるようにした請求項
   １記載の装置。 ３、モジュール（３４）の内部に検出器（４６、４７）
   が設けられており、該検出器がテストノード（３３）の
   レジスタ（４８）の入力側と接続されている請求項２記
   載の装置。 ４、検出器（４７）の少くとも一つが出力信号をクロッ
   クパルス信号の存在に依存して送出するようにした請求
   項３記載の装置。 ５、検出器（４６）の少くとも一つが出力信号を、動作
   電圧が所定の許容範囲内にあるか否かに依存して、送出
   するようにした請求項３記載の装置。 ６、テストノード（３３）に少くとも一つの別のレジス
   タ（５０）が設けられており、該レジスタにデータがテ
   ストバス（３１）から書き込まれるようにし、さらに該
   レジスタの出力側が所属のモジュール（３４）の制御入
   力側と接続されており、該制御入力側を用いてモジュー
   ル（３４）が検査用の作動形式へ切り換えられるように
   した請求項１記載の装置。 ７、モジュール（３４）の出力側が、テストノード（３
   ３）に配属されている切り換え回路（４３）を介してさ
   らにテストバス（３１）を介して、テストコンピュータ
   （１４）に配属されているメモリ（４５）と接続される
   ようにした請求項１記載の装置。 ８、テストコンピュータ（１４）において発生されたテ
   スト信号が、テストバスを介してさらにテストノードに
   配属されている切り換え装置（２３）を介して、所属の
   モジュールの入力側へまたは後置接続されているモジュ
   ールの入力側へ導びかれるようにした請求項１記載の装
   置。 ９、少くとも一つのテスト分岐装置において、各１つの
   第１切り換え装置（２１）をモジュールの出力側から後
   置接続のモジュールへ設け、さらに第２切り換え装置（
   ２２）をモジュールからテストバスへ設け、さらに第３
   切り換え装置（２３）をテストバスから後置接続の入力
   側へ設けた請求項１記載の装置。 １０、テストバスが２つの平行に導びかれる線路群（１
   ０、１１）を使用できるようにし、そのうちの一方の線
   路群（１０）がテストノードの出力側およびテストパタ
   ーン評価装置 （１３）の入力側へ接続されており、さらに他方の線路
   群（１１）がテストノードの入力側およびテストパター
   ン発生器（１２）の出力側に接続されている請求項９記
   載の装置。 １１、一方の線路群（１０）の線路が他方の線路群（１
   １）の線路と切り換え装置（２９）を介して接続される
   ようにした請求項２記載の装置。 １２、少くとも一つのテストノード（３３）にメモリ（
   ５２）が設けられており、該メモリにおいて所属のモジ
   ュール（３４）のテスト点に対する目標シグナチュアが
   ファイルされており、該目標シグナチュアはシグナチュ
   ア分析の実施の際に呼び出されるようにした請求項１記
   載の装置。 １３、エラー通報の際に検出器（４６、４７）によりテ
   ストコンピュータ（１４）におけるプログラム遮断が開
   始されるようにし、さらにレジスタ（４８）がテストコ
   ンピュータ（１４）により相次いで呼び出されるように
   した請求項３記載の装置。 １４、複数個のモジュール（１、２、３）が直列に接続
   されており、さらに自己テスト作動形式において第１モ
   ジュール（１）の入力側に検査信号が導びかれるように
   し、さらにテストコンピュータ（１４）からテストノー
   ド （４、５、８）を介して、個々のモジュール（１、２、
   ３）の出力信号がシーケンシャルに呼び出されるように
   しさらに所定の信号と比較されるようにした請求項１記
   載の装置。 １５、出力信号がテストバス（３１）を介して、テスト
   コンピュータ（１４）に配属されている一時記憶装置（
   ４５）に書き込まれるようにした請求項１４記載の装置
   。