JPS63292248A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS63292248A JPS63292248A JP62127453A JP12745387A JPS63292248A JP S63292248 A JPS63292248 A JP S63292248A JP 62127453 A JP62127453 A JP 62127453A JP 12745387 A JP12745387 A JP 12745387A JP S63292248 A JPS63292248 A JP S63292248A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- time information
- processors
- memory
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 37
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル・情報処理や制御などに利用され
るデータ処理システムに関するものである。
るデータ処理システムに関するものである。
従来の技術
ディジタル・情報処理などに利用されるデータ処理シス
テムでは、これを構成する各プロセッサが障害解析など
に利用するため動作の記録を順次保存してゆくロギング
(Logging)機能を備えるものがある。
テムでは、これを構成する各プロセッサが障害解析など
に利用するため動作の記録を順次保存してゆくロギング
(Logging)機能を備えるものがある。
従来、上述のようなロギングは動作の記録に時刻情報を
付さないで動作順に配列することにより行ったり、各プ
ロセッサで管理される時刻情報を付して行ったりしてい
る。
付さないで動作順に配列することにより行ったり、各プ
ロセッサで管理される時刻情報を付して行ったりしてい
る。
発明が解決しようとする問題点
上記従来のロギングでは、動作記録に時刻情報が付され
ていなかったり、付されていてもこれがプロセッサごと
にばらついたりする。
ていなかったり、付されていてもこれがプロセッサごと
にばらついたりする。
このため、プロセッサ間で行われた通信の記録を解析す
る場合などに各プロセッサの動作の前後関係を正確に把
握することが困難となり、障害の波及状況を解析する場
合などに支障をきたすという問題がある。
る場合などに各プロセッサの動作の前後関係を正確に把
握することが困難となり、障害の波及状況を解析する場
合などに支障をきたすという問題がある。
問題点を解決するための手段
本発明のデータ処理システムは、それぞれがローカル・
メモリを備えた複数のプロセッサと、これらプロセッサ
のそれぞれからアクセス可能な共用メモリとを備え、こ
れらプロセッサの一つは刻時機構で管理される時刻情報
を共用メモリに書込む手段を備え、各プロセッサは共用
メモリに書込まれた時刻情報を付加しつつログ情報を作
成してそれぞれのローカル・メモリに書込む手段を備え
ることにより、各プロセッサのログ情報をシステム内で
ユニークな時刻情報を付しつつ収集できるように構成さ
れている。
メモリを備えた複数のプロセッサと、これらプロセッサ
のそれぞれからアクセス可能な共用メモリとを備え、こ
れらプロセッサの一つは刻時機構で管理される時刻情報
を共用メモリに書込む手段を備え、各プロセッサは共用
メモリに書込まれた時刻情報を付加しつつログ情報を作
成してそれぞれのローカル・メモリに書込む手段を備え
ることにより、各プロセッサのログ情報をシステム内で
ユニークな時刻情報を付しつつ収集できるように構成さ
れている。
以下、本発明の作用を実施例と共に詳細に説明する。
第1図は、本発明の一実施例のデータ処理システムの構
成を示すブロック図であり、1〜3はプロセッサ、4は
主メモリ、5は外部記憶装置、6はシステム・バス、7
は刻時機構である。
成を示すブロック図であり、1〜3はプロセッサ、4は
主メモリ、5は外部記憶装置、6はシステム・バス、7
は刻時機構である。
プロセッサ1は、ALUlaとローカル・メモリ1bと
で構成され、このローカル・メモリに内蔵されたマイク
ロプログラムに従って他のプロセッサとの通信や主メモ
リ4へのアクセスを行う。
で構成され、このローカル・メモリに内蔵されたマイク
ロプログラムに従って他のプロセッサとの通信や主メモ
リ4へのアクセスを行う。
プロセッサ2も、ALU2 aとローカル・メモリ2b
とで構成され、このローカル・メモリに内蔵されたマイ
クロプログラムに従って他のプロセッサとの通信や主メ
モリ4へのアクセスを行う。これは、プロセッサ3につ
いても同様である。
とで構成され、このローカル・メモリに内蔵されたマイ
クロプログラムに従って他のプロセッサとの通信や主メ
モリ4へのアクセスを行う。これは、プロセッサ3につ
いても同様である。
刻時機構7は、システム・クロックに基づ(刻時を行い
、所定周期でプロセッサ1に割込みをかける。この割込
みを受けたプロセッサ1は、刻時機構7から管理中の時
刻情報を受取り、これを主メモリ4の時刻情報格納領域
4aに書込む。
、所定周期でプロセッサ1に割込みをかける。この割込
みを受けたプロセッサ1は、刻時機構7から管理中の時
刻情報を受取り、これを主メモリ4の時刻情報格納領域
4aに書込む。
プロセッサ1〜3は、他のプロセッサとの通信やデータ
の入出力など各種の動作を行うたびに、この動作の記録
に主メモリ4から読出した時刻情報を付加することによ
ってログ情報を作成し、これを対応のローカル・メモリ
2a〜2C内のログ情報記憶領域内に書込む。
の入出力など各種の動作を行うたびに、この動作の記録
に主メモリ4から読出した時刻情報を付加することによ
ってログ情報を作成し、これを対応のローカル・メモリ
2a〜2C内のログ情報記憶領域内に書込む。
このデータ処理システム内における障害発生時などに、
プロセッサ1〜3内のローカル・メモリ1a〜1cと、
主メモリ4の内容が外部記憶装置5にダンプされる。外
部記憶装置5にダンプされたローカル・メモリ1a〜l
c内のログ情報は、それぞれに付された時刻情報の順序
に並べ換えられ、解析される。
プロセッサ1〜3内のローカル・メモリ1a〜1cと、
主メモリ4の内容が外部記憶装置5にダンプされる。外
部記憶装置5にダンプされたローカル・メモリ1a〜l
c内のログ情報は、それぞれに付された時刻情報の順序
に並べ換えられ、解析される。
以上、刻時機構7をプロセッサ1の外部に設置する構成
を例示したが、これをプロセッサ1に内蔵させてもよい
。
を例示したが、これをプロセッサ1に内蔵させてもよい
。
また、プロセッサが3台の場合を例示したが、これらは
2台以上の適宜な台数でよい。
2台以上の適宜な台数でよい。
発明の効果
以上詳細に説明したように、本発明のデータ処理システ
ムは、刻時機構で管理される時刻情報をプロセッサの一
つによって共用メモリに書込み、各プロセッサが共用メ
モリに書込まれた時刻情報を付加しつつログ情報を作成
してそれぞれのローカル・メモリに書込む構成であるか
ら、各プロセッサのログ情報をシステム内でユニークな
時刻情報を付加しつつ収集できる。
ムは、刻時機構で管理される時刻情報をプロセッサの一
つによって共用メモリに書込み、各プロセッサが共用メ
モリに書込まれた時刻情報を付加しつつログ情報を作成
してそれぞれのローカル・メモリに書込む構成であるか
ら、各プロセッサのログ情報をシステム内でユニークな
時刻情報を付加しつつ収集できる。
この結果、プロセッサ間の通信の前後関係などが明確に
なり障害の波及状況などを正確に解析できるという効果
が奏される。
なり障害の波及状況などを正確に解析できるという効果
が奏される。
第1図は、本発明の一実施例のデータ処理システムの構
成を示すブロック図である。 1〜3・・・プロセッサ、1a〜3b・・・ローカル・
メモリ、4・・・主メモリ、7・・・刻時機構。
成を示すブロック図である。 1〜3・・・プロセッサ、1a〜3b・・・ローカル・
メモリ、4・・・主メモリ、7・・・刻時機構。
Claims (1)
- 【特許請求の範囲】 それぞれがローカル・メモリを備えた複数のプロセッサ
と、これらプロセッサのそれぞれからアクセス可能な共
用メモリとを備えたデータ処理システムにおいて、 前記複数のプロセッサの一つは、刻時機構で管理される
時刻情報を前記共用メモリに書込む手段を備え、 前記複数のプロセッサのそれぞれは、前記共用メモリに
書込まれた時刻情報を付加しつつログ情報を作成し、そ
れぞれのローカル・メモリに書込む手段を備えたことを
特徴とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62127453A JPS63292248A (ja) | 1987-05-25 | 1987-05-25 | デ−タ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62127453A JPS63292248A (ja) | 1987-05-25 | 1987-05-25 | デ−タ処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63292248A true JPS63292248A (ja) | 1988-11-29 |
Family
ID=14960300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62127453A Pending JPS63292248A (ja) | 1987-05-25 | 1987-05-25 | デ−タ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63292248A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11143738A (ja) * | 1997-11-07 | 1999-05-28 | Hitachi Ltd | 計算機システムの監視方法 |
JPWO2016117102A1 (ja) * | 2015-01-23 | 2017-07-27 | 株式会社日立製作所 | 計算機システム |
-
1987
- 1987-05-25 JP JP62127453A patent/JPS63292248A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11143738A (ja) * | 1997-11-07 | 1999-05-28 | Hitachi Ltd | 計算機システムの監視方法 |
JPWO2016117102A1 (ja) * | 2015-01-23 | 2017-07-27 | 株式会社日立製作所 | 計算機システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63292248A (ja) | デ−タ処理システム | |
JPH0241550A (ja) | データ処理装置 | |
SU1569843A1 (ru) | Многопроцессорна вычислительна система | |
JPS6020779B2 (ja) | 複合形電子計算機システム | |
JP2657947B2 (ja) | データ処理装置 | |
JPS6148186B2 (ja) | ||
SU1737454A1 (ru) | Устройство дл запоминани трассы функционировани многопроцессорных систем | |
JPS62119663A (ja) | 情報処理装置 | |
JPH0622016B2 (ja) | 情報処理システム | |
JPS62198942A (ja) | デ−タ処理システムの実行履歴トレ−ス方式 | |
JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
JPS6210737A (ja) | 障害診断支援装置のリセツト回路 | |
JPS62251845A (ja) | プログラムデバツグ装置 | |
JPS5979365A (ja) | ヒストリメモリ制御方式 | |
JPH0264828A (ja) | アドレストレース回路 | |
KR890008681A (ko) | 프로세서 제어 장치 | |
JPS58125154A (ja) | 状態履歴記憶方式 | |
Varney et al. | The structural foundation for an operating system | |
JPH05257831A (ja) | 入出力処理装置 | |
JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
JPH11345221A (ja) | マルチプロセッサシステム | |
JPH0253169A (ja) | マルチマイクロプロセッサシステムの故障検知装置 | |
JPS63284652A (ja) | 共有メモリのパトロ−ル診断方式 | |
JPH0480860A (ja) | プログラムロード方式 |