JPS63283247A - 画像伝送処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、テレビカメラ等から得られるアナログ画像信
号をディジタルシリアルデータに変換して伝送する画像
伝送処理システムに係り、詳しくは前記ディジタルシリ
アルデータに対し受信処理に必要な同期信号を付与する
方法に関する。

（従来の技術） 例えば、テレビカメラから得られる画像信号を伝送しよ
うとする場合、アナログ信号である画像信号を所定ビッ
ト（通常、８ビツト）のディジタルパラレルデータに変
換した後、更にこのディジタルパラレルデータをディジ
タルシリアルデータに変換処理して送出する方法がある
。

このとき受信側でディジタルシリアルデータの受信処理
を効率よく行なうために、当該ディジタルシリアルデー
タに同期信号を付与して送出するのが一般的である。

この種の従来の画像伝送処理システムでは、全ての画像
信号を完全に保存するため、ディジタルシリアルデｉり
に新たに同期信号を付加する方法により上記処理を行な
っていた。

そして係る処理により総情報量（ディジタルシリアルデ
ータと同期信号）が増えた分だけ伝送路のデータレート
（データ伝送速度）を上げて伝送していた。

このため従来の画像伝送処理システムは、前述したデー
タレートの変換処理を行なうための大規模な回路が不可
欠となり、システムが大型化するとともに、コスト高と
なることを避けられなかった。

（発明が解決しようとする問題点） このように上記従来の画像伝送処理システムは、画像信
号に同期信号を付加することにより総情報が増えた分、
伝送路のデータレートを上げるための回路が必要であっ
たため、システムの大型化、高コスト化を免がれないと
いう問題点があった。

本発明は上記実状に鑑みてなされたものであり、画像信
号に同期信号を付与するうえで伝送路のデータレートを
変換するための回路が不要であり、システムの小型化を
、低コスト化に寄与できる画像伝送処理システムを提供
することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明の画像伝送処理システムは、アナログ画像信号を
一定のサンプリング周期でディジタル信号に変換し、所
定ビットのパラレルデータとして出力するＡ／Ｄ変換手
段と、前記パラレルデータを伝送用のシリアルデータに
変換して出力覆るパラレル／シリアル変換手段と、前記
シリアルデータ中の最下位ビットを同期信号に置換する
置換手段とを具備して構成される。

（作用） 本発明の画像伝送処理システムでは、画像信号を伝送用
に処理して得るディジタルシリアルデータのビット構成
によれば、最下位ビット（最も重みの小さいビット）を
削除しても実用上の画像信号として不都合を生じないと
いう点に着目し、前記最下位ビットを同期信号に置換す
ることで伝送用の総情報量の増大を抑え、データレート
の変換回路を不要ならしめるようにしている。

（実施例） 以下、本発明の一実施例を添付図面にもとづいて詳細に
説明する。

第１図は本発明に係る画像伝送処理システムの一実施例
を示すブロック図であり、１はＡ／Ｄ変換器、２はパラ
レル／シリアル変換器、３はアナログ入力端子、４はＡ
／Ｄ変換器１の出力ビツト線、５はサンプリングクロッ
ク入力端子、６はシリアルシフト出力クロック入力端子
、７はシリアルデータ出力端子である。

第１図においてＡ／Ｄ変換器１には、アナログ画像信号
３からテレビカメラ等により得られるアナログの画像信
号が入力されるとともに、リンプリングクロック入力端
子５からは所定のサンプリング周期でサンプリングクロ
ックが入力される。

このサンプリングクロックは、シリアルシフト出力クロ
ック入力端子６から与えられるシリアルシフト出力クロ
ックとともにパラレル／シリアル変換器２にも入力され
る。

Ａ／Ｄ変換器１は、前述したサンプリングクロックにも
とづきアナログの画像信号を例えば８ビツトのディジタ
ルデータに変換し、このディジタルデータを各ビット毎
に定めたそれぞれ対応（る出力ビット１ｌＡ４に対して
パラレルに出力する。

これに対しパラレル／シリアル変換器２は、Ａ／Ｄ変換
器１からパラレルに出力されたディジタルデータを前述
と同様のサンプリングクロックにもとづき出力ビツト線
４から取込むとともに、該取込んだディジタルパラレル
データをシリアルシフト出力クロックにもとづきディジ
タルシリアルデータに変換した後、シリアルデータ出力
端子７に出力する。

ここでＡ／Ｄ変換器１の出力ビツト線に注目すると、そ
の内の１線がＧＮＤに接続されている。

通常、このようにＧＮＤに接続される線には、Ａ／Ｄ変
換器１から出力される８ビツトのディジタルパラレルデ
ータのうち最も重みの小さい最下位ビット（Ｌｅａｓｔ
　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ　；以下ＬＳＢと称
する）に対応する出力ピント線４があてられる。

このようにディジタルパラレルデータのＬＳＢをＧＮＤ
レベルに固定した結宋、パラレル／シリアル変換器２で
もその出力であるディジタルシリアルデータの前記ＬＳ
Ｂに相当するデータが常に“０″レベルに固定されるこ
とになる。

また、前述したディジタルシリアルデータのビット構成
によればそのＬＳＢは一定の繰り返えし周期で現出し、
しかも常に゛０″レベルに固定されていることから、受
信側で当該ディジタルシリアルデータのＬＳＢを同期信
号としての認識のもとに受信処理することができる。

このようにしてＬＳＢを同期信号に置換されたディジタ
ルシリアルデータは、シリアルデータ出力端子７から伝
送制御部を経て伝送路に送出され、受信側へ送信される
。

これに対し受信側では、伝送路から受信した前記ディジ
タルシリアルデータを、そのＬＳＢにあたる同期信号に
もとづき復調処理することにより、送信側から送信され
た元のアナログ画像信号を得ることができる。

尚、ディジタルシリアルデータ中のＬＳＢを同期信号に
置換するためには、前述した如く出力ビットＩＱ４のう
ちのＬＳＢに対応する出力ビツト線をＧＮＤレベルに固
定することの他、＋５Ｖレベルに固定するようにしても
よい。

また上記実施例では、各サンプリング周期毎にディジタ
ルシリアルデータのＬＳＢを同期信号に置換する方法に
ついて述べたが、これとは別に任意のサンプリング周期
毎に上記置換処理を行なう方法もある。

第２図は後者の方法にもとづき画像伝送処理を行なうシ
ステムの一実施例を示すブロック図であり、第１図に示
した画像伝送システムと異なる点は、Ａ／Ｄ変換器１の
出力ビツト線４をパラレル／シリアル変換器２に完全に
直結するとともに、該パラレル／シリアル変換器２とシ
リアルデータ出力端子７との間に接続したスイッチ８お
よび該スイッチ８を制御するタイミング信号発生器９を
新たに具備した構成にある。

第２図において、Ａ／Ｄ変換器１およびパラレル／シリ
アル変換器２は、第１図と同様に動作する。

スイッチ８は、通常、パラレル／シリアル変換器２側に
接続されており、サンプリングクロックとシリアルシフ
ト出力クロックとにもとづくタイミング信号発生器９の
タイミング制御により間欠的にＧＮＤ側に接続される。

このため、上記タイミング制御を、所定のサンプリング
周期におけるパラレル／シリアル変換器２からのディジ
タルシリアルデータの１８８の出力タイミングで行なう
ようにすれば、当該ＬＳＢが“０″レベルとなって同期
信号への置換が可能となる。

一例として、第３図は、サンプリング周期の２倍の周期
で上記タイミング制御を実施したときにシリアルデータ
出力端子７に得られるディジタルシリアルデータの構成
を示したものであり、１周期おきのデータの各ＬＳＢが
＊なる同期信号に置換されている様子がわかる。

尚、上記タイミング制御を行なうための周期は、システ
ム等の都合に応じてサンプリング周期のｎ倍で任意に設
定できるのは言うまでもない。

（発明の効果ン 以上説明したように本発明の画像伝送処理システムによ
れば、アナログ画像信号を伝送用に処理して得るディジ
タルシリアルデータ中の最下位ビットを同期信号に置換
し、伝送用の総情報量の増大を抑えるようにしたため、
データレートの変換回路が不要となり、システムの大幅
な小型化、低コスト化が実現できるようになるという優
れた利点を有する。

【図面の簡単な説明】

第１図は本発明に係る画像伝送処理システムの一実施例
を示すブロック図、第２図は本発明に係る画像伝送処理
システムの他の実施例を示すブロック図、第３図は第２
図に示した画像伝送処理システムにより処理されたディ
ジタルシリアルデ−タの一例を示す図である。 １・・・Ａ／Ｄ変換器、２・・・パラレル／シリアル変
換器、３・・・アナログ入力端子、４・・・Ａ／Ｄ変換
器１の出力ビツト線、５・・・サンプリングクロック入
力端子、６・・・シリアルシフト出力クロック入力端子
、７・・・シリアルデータ出力端子、８・・・スイッチ
、９・・・タイミング信号発生器

Claims (2)

【特許請求の範囲】
1. （１）アナログ画像信号を一定のサンプリング周期でデ
   ィジタル信号に変換し、所定ビットのパラレルデータと
   して出力するＡ／Ｄ変換手段と、前記パラレルデータを
   伝送用のシリアルデータに変換して出力するパラレル／
   シリアル変換手段と、 前記シリアルデータ中の最下位ビットを同期信号に置換
   する置換手段と を具備することを特徴とする画像伝送処理システム。
2. （２）置換手段は最下位ビットを同期信号に置換する処
   理を、前記サンプリング周期のｎ倍（ｎは０を除く正の
   整数）の周期で行なうことを特徴とする特許請求の範囲
   第（１）項記載の画像伝送処理システム。