JPS63241650A - Program loading system - Google Patents
Program loading systemInfo
- Publication number
- JPS63241650A JPS63241650A JP7440687A JP7440687A JPS63241650A JP S63241650 A JPS63241650 A JP S63241650A JP 7440687 A JP7440687 A JP 7440687A JP 7440687 A JP7440687 A JP 7440687A JP S63241650 A JPS63241650 A JP S63241650A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- memory
- sub
- main cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 11
- 238000011068 loading method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、マイクロプロセッサを実装したボードを複数
個組合わせて動作させるマルチＣＰＵシステムのプログ
ラムローディング方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a program loading method for a multi-CPU system in which a plurality of boards mounted with microprocessors are operated in combination.
（従来の技術）
従来のマルチＣＰＵシステムではサブＣＰＵのプログラ
ムがＲＡＭ上に記憶されＲＯＭ構成のシステムに比ベプ
ログラムの変更が容易であるという刈面があった。(Prior Art) In a conventional multi-CPU system, the sub-CPU program is stored in a RAM, and the program can be easily changed compared to a ROM-configured system.
（発明が解決しようとする問題点）
しかしながら、グローバルメモリ上にプログラムが記憶
されるため他のＣＰＵによってプログラムが誤って変更
される虞れがあった。(Problems to be Solved by the Invention) However, since the program is stored on the global memory, there is a risk that the program may be erroneously changed by another CPU.
［発明の構成］
（問題点を解決するための手段）
メインＣＰＵから複数のＣＰＵボードに所定の動作を実
行させるプログラムを前記デュアルポートメモリにロー
ディングし、このプログラムを一度ローカルメモリに転
送した後にプログラムに起動をかけることによって行な
う。[Structure of the Invention] (Means for Solving the Problem) A program that causes a plurality of CPU boards to execute predetermined operations from the main CPU is loaded into the dual port memory, and after this program is once transferred to the local memory, the program is This is done by starting.
（実施例）
第１図は、本発明の一実施例の構成図で、ハードディス
ク８にはザブＣＰＵ３．４を動作させるプログラムが記
憶されている。サブＣＰＵ３．４はメインＣＰＵ２の仕
事の負荷を軽減させるために使用される。メインＣＰＵ
２はバス１を通してサブＣＰｔＪ３．４のデュアルメモ
リ７にプログラムを書き込む。５．６はＩ１０ボードで
ある。プログラムをローディングし終えた後、そのプロ
グラムを実行させることにより第１図のマルチＣＰＵシ
ステムは動作を始める。(Embodiment) FIG. 1 is a block diagram of an embodiment of the present invention, in which a hard disk 8 stores a program for operating a sub CPU 3.4. The sub CPU 3.4 is used to reduce the work load of the main CPU 2. Main CPU
2 writes the program to the dual memory 7 of the sub CPtJ3.4 through the bus 1. 5.6 is an I10 board. After loading the program, the multi-CPU system shown in FIG. 1 starts operating by executing the program.
第２図はメモリのアドレスマツピングを説明する説明図
で、この実施例ではアドレス空間として１Ｍバイトのデ
ュアルポートメモリを持つメインＣＰ（Ｊボード２とし
、５１２にバイト単位でローカルメモリエリアとグロー
バルメモリエリアに分割されているとする。サブＣＰＵ
ボード３．４ではローカルメモリエリアが２５６にバイ
ト単位で分割され、一方はデュアルボー１〜メモリとし
てグローバルメモリエリアにマツピングされている。FIG. 2 is an explanatory diagram for explaining memory address mapping. In this embodiment, the address space is a main CP (J board 2) that has a dual port memory of 1 Mbyte, and a local memory area and a global memory area are divided into 512 bytes in bytes. Suppose that it is divided into areas.Sub CPU
In board 3.4, the local memory area is divided into 256 bytes, one of which is mapped to the global memory area as dual board 1~memory.
つまりメインＣＰＵ２がＲＡＭの８０００〜ＢＦＦＦＦ
（１６進法以下省略）にプログラムをロートするとサブ
ＣＰＵ３にはｏｏｏｏｏ〜３ＦＦＦＦにプログラムが書
込まれ、メインＣＰＵ２がＣ００ＯＯ−Ｆ Ｆ Ｆ Ｆ
ＦにプログラムをロードするとサブＣＰＵ４のｏｏｏ
ｏｏ〜３ＦＦＦＦにプログラムが書込まれる。In other words, main CPU2 is RAM 8000~BFFFF
(Hexadecimal notation below) When the program is loaded, the program is written to sub CPU3 from ooooo to 3FFFF, and main CPU2 is written to C00OO-F F F F
When the program is loaded to F, sub CPU4 ooo
The program is written to oo~3FFFF.
そしてこの実施例ではサブＣＰＵ４のｏｏｏ。In this embodiment, the sub CPU 4 ooo.
Ｏ〜３ＦＦＦＦに書込まれたプログラムを４００００〜
７ＦＦＦＦに移動してから動作を開始している。つまり
ローディングされた後、各サブＣＰＵはデュアルポート
メモリ上のプログラムをローカルメモリに転送してロー
カルメモリ上のプログラムで動作を始めるようになって
いる。The program written in O~3FFFF is 40000~
The operation starts after moving to 7FFFF. That is, after being loaded, each sub-CPU transfers the program on the dual port memory to the local memory and starts operating with the program on the local memory.
Ｕ発明の効果］
サブＣＰＵの動作するプログラムがデュアルポートメモ
リ上になくなったため、他のＣＰＵが誤まってデータを
書込んでサブＣＰＵを暴走させるようなことが無くなる
。しかも前の様にＲＡＭ上のプログラムで動作するので
プログラムの変更は容易となる。Effects of the Invention] Since the program operated by the sub CPU is no longer on the dual port memory, there is no possibility that another CPU will write data by mistake and cause the sub CPU to run out of control. Moreover, since it operates with the program on the RAM as before, it is easy to change the program.
第１図は本発明の一実施例の構成図、第２図は第１図に
示す一実施例の説明図である。
１・・・・・・・・・バス
２・・・・・・・・・メインＣＰＵ
３・４・・・サブＣＰＵ
５・６・・・Ｉ１０ボードFIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is an explanatory diagram of the embodiment shown in FIG. 1...Bus 2...Main CPU 3.4...Sub CPU 5.6...I10 board
Claims (1)
対応するメモリを有する複数のＣＰＵボードと、これら
メインＣＰＵ、ＣＰＵボードの複数のプロセッサが共通
に使用するバスと、入出力ボードとを備えるマルチＣＰ
Ｕシステムにおいて、前記メモリはグローバルメモリ、
デュアルポートメモリ、ローカルメモリのそれぞれのエ
リアに分けられ、メインＣＰＵから複数のＣＰＵボード
に所定の動作を実行させるプログラムをデュアルポート
メモリにローディングし、このプログラムを一度ローカ
ルメモリに転送した後にプログラムに起動をかけること
を特徴とするプログラムローディング方式A multi-CPU that includes a main CPU, a plurality of CPU boards each having a memory corresponding to access from the main CPU, a bus that is commonly used by the main CPU and the plurality of processors on the CPU board, and an input/output board.
In the U system, the memory is a global memory,
It is divided into dual port memory and local memory areas, and a program that causes multiple CPU boards to execute specified operations from the main CPU is loaded into the dual port memory, and once this program is transferred to the local memory, the program is started. A program loading method characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7440687A JPS63241650A (en) | 1987-03-30 | 1987-03-30 | Program loading system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7440687A JPS63241650A (en) | 1987-03-30 | 1987-03-30 | Program loading system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63241650A true JPS63241650A (en) | 1988-10-06 |
Family
ID=13546274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7440687A Pending JPS63241650A (en) | 1987-03-30 | 1987-03-30 | Program loading system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63241650A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004099981A1 (en) * | 2003-05-09 | 2004-11-18 | Fujitsu Limited | Program load method, load program, and multi-processor |
-
1987
- 1987-03-30 JP JP7440687A patent/JPS63241650A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004099981A1 (en) * | 2003-05-09 | 2004-11-18 | Fujitsu Limited | Program load method, load program, and multi-processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| WO2020177577A1 (en) | Method and apparatus for controller to load multi-core firmware, and computer device | |
| JPS6275865A (en) | Interrupt control method | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US7096389B2 (en) | System and method for dynamically moving checksums to different memory locations | |
| JPH0232659B2 (en) | ||
| JPS63241650A (en) | Program loading system | |
| US20020152424A1 (en) | Computer system reinitiation method | |
| JP2568017B2 (en) | Microprocessor and data processing system using the same | |
| JP2003108513A (en) | Hardware chain pull | |
| JPS6049352B2 (en) | data processing equipment | |
| JPH0554009A (en) | Program load system | |
| JPH03656B2 (en) | ||
| JPS6231386B2 (en) | ||
| JP3127737B2 (en) | Digital signal processor | |
| JPH03111961A (en) | Program loading system for multi-cpu | |
| JPS605369A (en) | Memory control system | |
| JPS6139132A (en) | Microprogram loading system | |
| JPH0567973B2 (en) | ||
| JP2657947B2 (en) | Data processing device | |
| JP3299147B2 (en) | Cache control circuit | |
| JPS6227855A (en) | Deleting system for initial program loading fixed memory device | |
| JPS5942331B2 (en) | Prosetsusasouchinoseigiohoshiki | |
| JPS59114657A (en) | Memory interface circuit of microcomputer | |
| JPS6349818B2 (en) |