JPS6324661Y2 - - Google Patents
Info
- Publication number
- JPS6324661Y2 JPS6324661Y2 JP1981137924U JP13792481U JPS6324661Y2 JP S6324661 Y2 JPS6324661 Y2 JP S6324661Y2 JP 1981137924 U JP1981137924 U JP 1981137924U JP 13792481 U JP13792481 U JP 13792481U JP S6324661 Y2 JPS6324661 Y2 JP S6324661Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter
- amplifier
- lpf
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
本考案は低域通過型のフイルタに関し、特に時
定数制御自在なCR型の低域通過型のフイルタに
関する。[Detailed Description of the Invention] The present invention relates to a low-pass filter, and particularly to a CR-type low-pass filter whose time constant can be freely controlled.
低域通過型フイルタ(以下、LPFと略記する)
において、その時定数を切換制御して通過帯域特
性を例えば広狭に変化させる必要が多々生じる。
その1例として、PLL(フエイズロツクドルー
プ)回路におけるループフイルタが掲げられる。
すなわち、PLL回路が入力信号に対して追従す
る過度状態においては、ループフイルタの時定数
を小にして通過帯域幅を広くし、PLL回路がロ
ツクして安定状態にある場合には時定数を大にし
て通過帯域幅を狭くする必要がある。そのため
に、第1図に示すようなLPF構成が用いられる
のが一般的である。 Low-pass filter (hereinafter abbreviated as LPF)
In this case, it is often necessary to switch and control the time constant to vary the passband characteristics, for example, widely and narrowly.
One example is a loop filter in a PLL (phase locked loop) circuit.
In other words, in a transient state where the PLL circuit follows the input signal, the time constant of the loop filter is reduced to widen the passband width, and when the PLL circuit is locked and in a stable state, the time constant is increased. It is necessary to narrow the passband width. For this purpose, an LPF configuration as shown in FIG. 1 is generally used.
すなわち、基本的には抵抗R11とコンデンサC11
とからなるCR型のLPFであつて、その入力段に
はDCアンプであるオペアンプ(演算増幅器)
OP11が設けられている。抵抗R13,R14はオペア
ンプOP11の負帰還回路を構成している。そして、
抵抗R11に並列に抵抗R12を設け、この並列抵抗
R12をスイツチング手段S1によりオンオフ制御し
て時定数制御を行うよう構成されている。 So basically resistor R 11 and capacitor C 11
It is a CR type LPF consisting of
OP 11 is provided. Resistors R 13 and R 14 constitute a negative feedback circuit of operational amplifier OP 11 . and,
A resistor R 12 is provided in parallel with the resistor R 11 , and this parallel resistance
It is configured to perform time constant control by controlling R12 on and off by switching means S1 .
当該制御スイツチング手段S1は電子スイツチを
用いるのが一般的であり、例えば第2図に示す如
きダイオードスイツチ回路が用いられる。互いに
直列接続されたダイオードD1,D2及びD3,D4よ
り成る2つの回路を電流源I1,I2間において並列
接続し、ダイオードD1,D2及びD3,D4の互いの
直列接続点を入出力端子とするものである。そし
て、電流源I1,I2を同時にオンオフ制御すること
により入出力端子間におけるインピーダンスを略
零及び無限大として、スイツチ作用を行わせてい
る。 The control switching means S1 generally uses an electronic switch, for example a diode switch circuit as shown in FIG. Two circuits consisting of diodes D 1 , D 2 and D 3 , D 4 connected in series are connected in parallel between current sources I 1 , I 2 , and diodes D 1 , D 2 and D 3 , D 4 are connected in parallel to each other. The series connection point of the two is used as the input/output terminal. By simultaneously controlling the current sources I 1 and I 2 on and off, the impedance between the input and output terminals is set to approximately zero and infinite, thereby performing a switching action.
このスイツチ回路を第1図のLPFの時定数切
換スイツチS1に用いた場合、そのオンオフ制御に
よりDCアンプの出力端におけるDCオフセツト電
圧が大きく変化し、これがオペアンプOP11の出
力直流電圧に加算してLPFの出力となるために、
PLL回路の位相ロツク状態を得ることが困難と
なる。 When this switch circuit is used as the time constant changeover switch S1 of the LPF shown in Fig. 1, its on/off control causes a large change in the DC offset voltage at the output end of the DC amplifier, which is added to the output DC voltage of the operational amplifier OP11 . In order to become the output of LPF,
It becomes difficult to obtain a phase lock state of the PLL circuit.
従つて、本考案は上記欠点を排除すべくなされ
たものでありその目的とするところは、時定数切
換スイツチによる直流オフセツト電圧の影響をな
くして周波数特性を制御し得るようにしたLPF
を提供するにある。 Therefore, the present invention has been made to eliminate the above-mentioned drawbacks, and its purpose is to provide an LPF that can control the frequency characteristics by eliminating the influence of the DC offset voltage caused by the time constant changeover switch.
The purpose is to provide.
本考案のLPFは、信号ラインに直列挿入され
た抵抗素子、この信号ラインへの印加信号を入力
とする利得可変型アンプ及びアンプ出力と抵抗素
子の出力との間に設けられた第1のフイルタ回路
と、RC型のLPF構成の第2のフイルタ回路とを
含み、これら第1及び第2のフイルタ回路を縦続
接続すると共にアンプ利得を変化させてフイルタ
特性を制御するようにしたことを特徴とする。 The LPF of the present invention consists of a resistor inserted in series in a signal line, a variable gain amplifier that receives a signal applied to the signal line as input, and a first filter provided between the output of the amplifier and the output of the resistor. circuit and a second filter circuit having an RC type LPF configuration, the first and second filter circuits are connected in cascade, and the filter characteristics are controlled by changing the amplifier gain. do.
特にアンプ利得を1及び零に夫々変化せしめて
通過特性を夫々広及び狭に制御するようにしたこ
とを特徴としている。 In particular, it is characterized in that the amplifier gain is varied between 1 and 0 to control the pass characteristics to be wide and narrow, respectively.
以下に図面を用いて本考案につき説明する。 The present invention will be explained below using the drawings.
第3図は本考案の一実施例の回路図であり、第
1のLPF回路1と、第2のLPF回路2と、これ
ら両LPF回路間に介在された高入力インピーダ
ンスのバツフア回路3とからなつている。第1の
LPF回路1は、信号ラインに直列挿入された抵
抗R1と、可変利得型のアンプ4と、このアンプ
4の出力と抵抗R1の出力との間に設けられたコ
ンデンサC1とを有している。このアンプ4は、
図示する如く信号入力を分圧する抵抗R5,R6よ
りなる分圧回路と、この分圧出力を入力とし帰還
抵抗R3,R4を有するオペアンプOP1とからなる。 FIG. 3 is a circuit diagram of an embodiment of the present invention, which includes a first LPF circuit 1, a second LPF circuit 2, and a high input impedance buffer circuit 3 interposed between these two LPF circuits. It's summery. first
The LPF circuit 1 includes a resistor R 1 inserted in series with a signal line, a variable gain amplifier 4, and a capacitor C 1 provided between the output of the amplifier 4 and the output of the resistor R 1 . ing. This amplifier 4 is
As shown in the figure, it consists of a voltage dividing circuit made up of resistors R 5 and R 6 that divides the voltage of a signal input, and an operational amplifier OP 1 that receives the divided voltage output as an input and has feedback resistors R 3 and R 4 .
高入力インピーダンス回路3は帰還抵抗R7,
R8を有するオペアンプOP2よりなり、その出力は
抵抗R2及びコンデンサC2のみからなるCR型の第
2のLPF回路2へ印加される。 The high input impedance circuit 3 has a feedback resistor R 7 ,
It consists of an operational amplifier OP 2 having R 8 , and its output is applied to a CR type second LPF circuit 2 consisting only of a resistor R 2 and a capacitor C 2 .
こゝで、簡単のために抵抗R1及びコンデンサ
C1の各インピーダンスをZ1及びZ2とし、アンプ
4の利得をKとして、第1のフイルタ回路1の伝
達関数G1Sを求める(Sはjωを示す)。いま、第
1のフイルタ回路1の入出力をvi及びvpとし、信
号ライン直列挿入抵抗素子Z1、容量素子Z2及びオ
ペアンプOP1の負帰還回路網を通つてアースライ
ンへ流れる電流をiとすると次式が成立する。 Here, for simplicity, resistor R 1 and capacitor
Assuming that the impedances of C 1 are Z 1 and Z 2 and the gain of the amplifier 4 is K, the transfer function G 1 S of the first filter circuit 1 is determined (S indicates jω). Now, let the input and output of the first filter circuit 1 be v i and v p , and let the current flowing to the ground line through the negative feedback network of the signal line series-inserted resistive element Z 1 , capacitive element Z 2 and operational amplifier OP 1 be expressed as follows: When i is set, the following formula holds true.
vi=(Z1+Z2)・i+K・vi ……(1) vp=Z2・i+K・vi ……(2) (1)式より次式を得る。 v i =(Z 1 +Z 2 )·i+K·v i ...(1) v p =Z 2 ·i+K·v i ...(2) The following equation is obtained from equation (1).
i=(1−K)・vi/(Z1+Z2) ……(3) この(3)式を(2)式へ代入すると次式となる。 i=(1-K)·v i /(Z 1 +Z 2 ) (3) Substituting this equation (3) into equation (2) yields the following equation.
G1(S)=vp/vi
=(Z1・K+Z2)/(Z1+Z2) ……(4)
上記(4)式においてZ1=R,Z2=1/SC1を代入
して整理すれば、第1のフイルタ回路1の伝達関
数G1Sは次式で示される。 G 1 (S) = v p / v i = (Z 1 · K + Z 2 ) / (Z 1 + Z 2 ) ... (4) In the above equation (4), Z 1 = R, Z 2 = 1/SC 1 By substituting and rearranging, the transfer function G 1 S of the first filter circuit 1 is expressed by the following equation.
G1(S)=(1+S・K1・C1・R1)
/(1+S・C1・R1) ……(5)
上記(5)式において、|K|≦1の場合における
G1Sの振幅特性すなわち周波数対利得特性は|
G1S|≦1となり、対数値dB表示では負となる。
そして、|K|≦1なる条件下でKが変化すれば、
ロールオフ周波数は1/C1R1で一定であるがタ
ーンオーバ周波数は1/KC1R1となり、高域利
得の減少と共に増大し、K=0すなわち可変利得
アンプ4の利得が零となれば
|G1S|=1/√1+(1 1)2 ……(6)
となり、1/C1R1なる周波数より大なる領域で
−6dB/OCTにて減衰するLPFとして作用する。
また、K=1の場合には、
|G1S|=1 ……(7)
となり、全域通過特性をフイルタ作用を有しない
ことになる。 G 1 (S) = (1+S・K 1・C 1・R 1 ) / (1+S・C 1・R 1 ) ……(5) In the above equation (5), when |K|≦1
The amplitude characteristic of G 1 S, that is, the frequency vs. gain characteristic is |
G 1 S | ≦ 1, which is negative in logarithmic dB display.
Then, if K changes under the condition |K|≦1,
The roll-off frequency is constant at 1/C 1 R 1 , but the turnover frequency is 1/KC 1 R 1 , which increases as the high-frequency gain decreases, until K=0, that is, the gain of the variable gain amplifier 4 becomes zero. For example, |G 1 S|=1/√1+( 1 1 ) 2 ...(6), and it acts as an LPF that attenuates at -6 dB/OCT in a frequency range greater than 1/C 1 R 1 .
Further, in the case of K=1, |G 1 S|=1 (7), and the all-pass characteristic does not have a filter effect.
以上の特性を図示したものが第4図である。従
つて、アンプ4の利得Kを制御すべく、第3図に
示すように分圧回路の抵抗R6を可変として、第
4図に示す特性を得ることができることになる。 FIG. 4 illustrates the above characteristics. Therefore, in order to control the gain K of the amplifier 4, the characteristics shown in FIG. 4 can be obtained by making the resistor R 6 of the voltage dividing circuit variable as shown in FIG. 3.
第5図は第3図の回路の具体的回路図を示し、
両図において同等部分は同一符号により示されて
いる。すなわち、第3図の抵抗R6を可変抵抗と
する代りに、抵抗R6に並列にスイツチS2を設け
てアンプ4の利得をK=1及び零のいずれかに制
御するようにしたものである。スイツチS2を閉と
すればオペアンプOP1への入力は零となるからK
=0となり、よつて第1のフイルタ回路1の特性
は、第4図におけるターンオーバー周波数1/
KC1R1が無限大となつた場合の特性であり、ロ
ールオフ周波数1/C1R1にて−6dB/OCTにて
傾斜するLPF特性を示す。 FIG. 5 shows a specific circuit diagram of the circuit in FIG. 3,
Identical parts are designated by the same reference numerals in both figures. That is, instead of using a variable resistor as the resistor R6 in Figure 3, a switch S2 is provided in parallel with the resistor R6 to control the gain of the amplifier 4 to either K=1 or zero. be. If switch S2 is closed, the input to operational amplifier OP1 becomes zero, so K
= 0, and therefore the characteristics of the first filter circuit 1 are the turnover frequency 1/ in FIG.
This is a characteristic when KC 1 R 1 becomes infinite, and shows an LPF characteristic that slopes at -6 dB/OCT at a roll-off frequency of 1/C 1 R 1 .
よつて、第2のLPF2のロールオフ周波数
1/C2R2を1/C1R1より大に選定しておけば、
回路全体の特性GSは第6図の51にて示す曲線
となり狭帯域となる。 Therefore, if the roll-off frequency 1/C 2 R 2 of the second LPF 2 is selected to be greater than 1/C 1 R 1 ,
The characteristic GS of the entire circuit becomes a curve shown at 51 in FIG. 6, and has a narrow band.
また、スイツチS2を開とし、K=1となるよう
にアンプ4の定数R3〜R6を設定しておけば、第
1のフイルタ回路1の特性G1Sは周波数に無関係
な「1」なる値をとる。よつて、回路全体の特性
GSは第6図の52にて示す曲線となつて広帯域
となる。 Furthermore, if the switch S 2 is opened and the constants R 3 to R 6 of the amplifier 4 are set so that K=1, the characteristic G 1 S of the first filter circuit 1 becomes “1” independent of the frequency. ”. Therefore, the characteristics of the entire circuit
GS becomes a curve shown at 52 in FIG. 6, and has a wide band.
尚、第3図のように抵抗R6を可変とすること
により、第6図の53で示す如き特性をも得るこ
とができる。また、第1及び第2のフイルタ回路
1及び2の順序を置換して用いても同様な効果を
うることが可能となる。 By making the resistor R6 variable as shown in FIG. 3, characteristics as shown at 53 in FIG. 6 can also be obtained. Further, the same effect can be obtained even if the order of the first and second filter circuits 1 and 2 is replaced.
叙上のように、本考案によれば極めて簡単な構
成で出力DCオフセツト電圧に何等悪影響を及ぼ
すことなくLPFの帯域制御が可能となる利点が
ある。従つて、PLL回路のループフイルタとし
て用いた場合、帯域切換によりフイルタ出力の
DC成分が変化しないので位相ロツク状態が正確
に得られることになり、特性の良いPLL回路に
応用可能となる。よつて、AM及びFM受信機等
における同期検波回路のPLL回路に用いれば、
極めて高性能の検波回路となり、受信機のS/N
を向上させることができる。 As described above, the present invention has the advantage that it is possible to control the band of the LPF with an extremely simple configuration without any adverse effect on the output DC offset voltage. Therefore, when used as a loop filter in a PLL circuit, the filter output can be changed by switching the band.
Since the DC component does not change, a phase lock state can be obtained accurately, and it can be applied to PLL circuits with good characteristics. Therefore, if used in the PLL circuit of the synchronous detection circuit in AM and FM receivers, etc.,
It becomes an extremely high-performance detection circuit, and the S/N of the receiver is
can be improved.
第1図は従来のLPF回路の例を示す図、第2
図は第1図の回路の時定数切換スイツチ回路を示
す図、第3図は本考案の一実施例の回路図、第4
図は第3図の回路の1部の特性を示す図、第5図
は本考案の実施例の回路図、第6図は第5図の回
路の特性を示す図である。
主要部分の符号の説明、1……第1のフイルタ
回路、2……第2のフイルタ回路、3……高入力
インピーダンス回路、4……可変利得型アンプ。
R1,R2……抵抗、C1,C2………コンデンサ。
Figure 1 shows an example of a conventional LPF circuit, Figure 2 shows an example of a conventional LPF circuit.
The figure shows a time constant changeover switch circuit of the circuit in Figure 1, Figure 3 is a circuit diagram of an embodiment of the present invention, and Figure 4 shows a circuit diagram of an embodiment of the present invention.
5 is a diagram showing the characteristics of a part of the circuit shown in FIG. 3, FIG. 5 is a circuit diagram of an embodiment of the present invention, and FIG. 6 is a diagram showing the characteristics of the circuit shown in FIG. Explanation of symbols of main parts: 1...first filter circuit, 2...second filter circuit, 3...high input impedance circuit, 4...variable gain amplifier. R1 , R2 ...Resistor, C1 , C2 ...Capacitor.
Claims (1)
信号ラインに印加された信号を入力とする利得
可変アンプ及びこのアンプの出力と前記抵抗素
子の出力との間に設けられた容量素子とからな
る第1のフイルタ回路と、抵抗素子及び容量素
子とからなる低域通過型の第2のフイルタ回路
とを含み、前記第1及び第2のフイルタ回路を
縦続接続すると共に前記アンプの利得を変化せ
しめてフイルタの通過帯域特性を制御するよう
にしたことを特徴とする低域通過型フイルタ。 (2) 前記第1及び第2のフイルタ回路の間に高入
力インピーダンス回路を介在してなることを特
徴とする実用新案登録請求の範囲第1項記載の
フイルタ。 (3) 前記アンプの利得を1及び零に変化せしめて
通過帯域特性を広及び狭に夫々切換制御するよ
うにしてなることを特徴とする実用新案登録請
求の範囲第1項又は第2項記載のフイルタ。[Claims for Utility Model Registration] (1) A resistive element inserted in series in a signal line, a variable gain amplifier whose input is the signal applied to this signal line, and between the output of this amplifier and the output of the resistive element. a first filter circuit consisting of a capacitive element provided in the first filter circuit, and a second low-pass filter circuit consisting of a resistive element and a capacitive element, and the first and second filter circuits are connected in cascade. A low-pass filter characterized in that the passband characteristics of the filter are controlled by changing the gain of the amplifier. (2) The filter according to claim 1, characterized in that a high input impedance circuit is interposed between the first and second filter circuits. (3) Claims 1 or 2 of the utility model registration claim characterized in that the gain of the amplifier is changed between 1 and 0 to control the pass band characteristics to be wide and narrow, respectively. filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13792481U JPS5843031U (en) | 1981-09-17 | 1981-09-17 | low pass filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13792481U JPS5843031U (en) | 1981-09-17 | 1981-09-17 | low pass filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5843031U JPS5843031U (en) | 1983-03-23 |
JPS6324661Y2 true JPS6324661Y2 (en) | 1988-07-06 |
Family
ID=29931171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13792481U Granted JPS5843031U (en) | 1981-09-17 | 1981-09-17 | low pass filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5843031U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3142612A1 (en) * | 1981-10-28 | 1983-05-11 | Philips Patentverwaltung Gmbh, 2000 Hamburg | CIRCUIT ARRANGEMENT WITH A SWITCHABLE SMOOTHING LINK |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5661088A (en) * | 1979-10-19 | 1981-05-26 | Toshiba Corp | Semiconductor memory device |
-
1981
- 1981-09-17 JP JP13792481U patent/JPS5843031U/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5661088A (en) * | 1979-10-19 | 1981-05-26 | Toshiba Corp | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JPS5843031U (en) | 1983-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4306198A (en) | Filter circuit | |
US3581122A (en) | All-pass filter circuit having negative resistance shunting resonant circuit | |
US4801827A (en) | Adjustable delay element for digital systems | |
EP0393717B1 (en) | Active filter circuit | |
TW291625B (en) | Tuned amplifier | |
US3824496A (en) | Gyrator circuits comprising operational amplifiers and oscillating utilizing same | |
CA1195387A (en) | Noise reduction circuit | |
JPS5918761Y2 (en) | FM receiver muting circuit | |
US4034308A (en) | Amplifier with controllable transmission factor and switchable control characteristic | |
US4638265A (en) | Balanced variable reactance circuit and method of producing the same | |
US4280102A (en) | Frequency response characteristic adjustable circuit | |
US4432097A (en) | Tone control circuit | |
US4229716A (en) | Amplitude equalizer circuit | |
US4087737A (en) | Phase shifting circuit | |
JPS6324661Y2 (en) | ||
JPS585594B2 (en) | rectifier circuit | |
US3983504A (en) | Active filter | |
US3569863A (en) | Twin-t oscillator | |
US3793593A (en) | Frequency selective network | |
US4188593A (en) | RC Oscillator | |
US4039980A (en) | Voltage-controlled filter | |
US3701955A (en) | Delay equalizing amplifier having bridge circuit input | |
US3501705A (en) | Phase-lock loop fm detector circuit employing a phase comparator and keyed oscillator | |
JPH039391Y2 (en) | ||
JPS6143304Y2 (en) |