JPS63209857A - サ−マルヘツドの駆動回路 - Google Patents
サ−マルヘツドの駆動回路Info
- Publication number
- JPS63209857A JPS63209857A JP4183187A JP4183187A JPS63209857A JP S63209857 A JPS63209857 A JP S63209857A JP 4183187 A JP4183187 A JP 4183187A JP 4183187 A JP4183187 A JP 4183187A JP S63209857 A JPS63209857 A JP S63209857A
- Authority
- JP
- Japan
- Prior art keywords
- time
- resistors
- thermal head
- thermal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 61
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 230000020169 heat generation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は電源に並列接続されたサーマルヘッドの複数
の発熱抵抗体を通断電制御するサーマルヘッドの駆動回
路に関するものである。
の発熱抵抗体を通断電制御するサーマルヘッドの駆動回
路に関するものである。
［従来の技術］
一般に、サーマルヘッドは多数の発熱抵抗体をｌり嗜も
しくは２列に配列し、これらの発熱抵抗体を印字情報信
号にもとづき駆動回路で選択的に駆動して発熱させ、文
字などを印字するように構成されている。その際、１つ
の発熱抵抗体の発熱は文字などの印字の１ドツトを構成
する。
しくは２列に配列し、これらの発熱抵抗体を印字情報信
号にもとづき駆動回路で選択的に駆動して発熱させ、文
字などを印字するように構成されている。その際、１つ
の発熱抵抗体の発熱は文字などの印字の１ドツトを構成
する。
ところが、１つの発熱抵抗体のみを発熱させた場合と、
隣接する複数の発熱抵抗体を発熱させた場合とでは、そ
の発熱量と放熱量の相違によって、印字に濃度むらが発
生する。
隣接する複数の発熱抵抗体を発熱させた場合とでは、そ
の発熱量と放熱量の相違によって、印字に濃度むらが発
生する。
従来、これを改善するために、隣接する複数の発熱抵抗
体を同時に発熱させた場合、隣接した他の発熱抵抗体の
駆動電圧に応じて、発熱抵抗体に印加される駆動電圧の
大きさを制御するようにしたサーマルヘッドの駆動回路
が知られている。
体を同時に発熱させた場合、隣接した他の発熱抵抗体の
駆動電圧に応じて、発熱抵抗体に印加される駆動電圧の
大きさを制御するようにしたサーマルヘッドの駆動回路
が知られている。
（実公昭６０−２３１６９号参照）
すなわち、上記サーマルヘッドの駆動回路は、各発熱抵
抗体の駆動信号を各発熱抵抗体ごとに２段のインバータ
と電流制限抵抗体を介して印加するとともに、１段目の
インバータの出力を隣接する他の発熱抵抗体に電流制限
抵抗体を介して印加するように構成され、隣接した発熱
抵抗体の駆動電圧に応じて、発熱抵抗体に印加される駆
動電圧が制御される。
抗体の駆動信号を各発熱抵抗体ごとに２段のインバータ
と電流制限抵抗体を介して印加するとともに、１段目の
インバータの出力を隣接する他の発熱抵抗体に電流制限
抵抗体を介して印加するように構成され、隣接した発熱
抵抗体の駆動電圧に応じて、発熱抵抗体に印加される駆
動電圧が制御される。
このように、駆動電圧の大きさを隣接する発熱抵抗体の
駆動゛電圧に応じて制御すると、隣接する発熱抵抗体が
発熱した場合、駆動電圧が低く抑制されて、その発熱量
が減少するので１発熱抵抗体の温度ヒ昇を抑制し、印字
の濃度むらをなくすことができる。
駆動゛電圧に応じて制御すると、隣接する発熱抵抗体が
発熱した場合、駆動電圧が低く抑制されて、その発熱量
が減少するので１発熱抵抗体の温度ヒ昇を抑制し、印字
の濃度むらをなくすことができる。
「発明が解決しようとする問題点］
しかしながら、サーマルヘッドにおける複数の発熱抵抗
体は電源に並列接続されており、これら複数の発熱抵抗
体が同時に駆動された際、電源インピーダンスや配線イ
ンピーダンスにより、その電源電圧は、たとえば１つの
発熱抵抗体のみが駆動された際の電源電圧よりも低下す
る。
体は電源に並列接続されており、これら複数の発熱抵抗
体が同時に駆動された際、電源インピーダンスや配線イ
ンピーダンスにより、その電源電圧は、たとえば１つの
発熱抵抗体のみが駆動された際の電源電圧よりも低下す
る。
すなわち、上記制御回路によって同時に駆動される発熱
抵抗体の数が多いとき、つまり印字ドツト率が高いとき
には、各発熱抵抗体に対する駆動電圧が１つの発熱抵抗
体のみの駆動電圧よりも降下する。
抵抗体の数が多いとき、つまり印字ドツト率が高いとき
には、各発熱抵抗体に対する駆動電圧が１つの発熱抵抗
体のみの駆動電圧よりも降下する。
そのため、各発熱抵抗体に対する通電時間が、その発熱
抵抗体数に関係なく常時一定であれば、複数の発熱抵抗
体が同時に駆動された際、その各発熱抵抗体で消費され
る電力は１つの発熱抵抗体のみが駆動された際の消費電
力よりも減少する。
抵抗体数に関係なく常時一定であれば、複数の発熱抵抗
体が同時に駆動された際、その各発熱抵抗体で消費され
る電力は１つの発熱抵抗体のみが駆動された際の消費電
力よりも減少する。
その結果、複数の発熱抵抗体の同時発熱によって形成さ
れる印字ドツトの濃度は、１つの発熱抵抗体のみの発熱
によって形成される印字ドツトの濃度よりも低下して、
印字の濃度むらが新らたに発生する。
れる印字ドツトの濃度は、１つの発熱抵抗体のみの発熱
によって形成される印字ドツトの濃度よりも低下して、
印字の濃度むらが新らたに発生する。
この発明は上記欠点を改善するためになされたもので、
電源電流の変動によって印字の濃度むらが発生するのを
有効に防止することができるサーマルヘッドの駆動回路
を提供することを目的とする。
電源電流の変動によって印字の濃度むらが発生するのを
有効に防止することができるサーマルヘッドの駆動回路
を提供することを目的とする。
［問題点を解決するための手段］
この発明によるサーマルヘッドの駆動回路は、制御回路
によって同時に駆動される発熱抵抗体の数を上記印字情
報信号から読み出すカウンタ回路と、このカウンタ回路
のカウントａに応じて上記発熱抵抗体に対する駆動電波
の通電時間を演算しこの演算された時間にもとづいて上
記スイッチング素子のオン、オフ時間を制御する時間制
御回路とを備えたことを特徴とする。
によって同時に駆動される発熱抵抗体の数を上記印字情
報信号から読み出すカウンタ回路と、このカウンタ回路
のカウントａに応じて上記発熱抵抗体に対する駆動電波
の通電時間を演算しこの演算された時間にもとづいて上
記スイッチング素子のオン、オフ時間を制御する時間制
御回路とを備えたことを特徴とする。
［作用］
制御回路によって同時に駆動される発熱抵抗体の数、つ
まり印字ドツト率が高くなるほど１発熱抵抗体に対する
駆動電圧の降下を駆動電流の通電時間の増大で補償し、
もって、印字ドツト−Ｉが変化した場合でも、各発熱抵
抗体に対する駆動電力を一定にすることにより、各発熱
抵抗体に対する駆動電力を印字ドツト率に影響されない
で、常に一定に保持する。
まり印字ドツト率が高くなるほど１発熱抵抗体に対する
駆動電圧の降下を駆動電流の通電時間の増大で補償し、
もって、印字ドツト−Ｉが変化した場合でも、各発熱抵
抗体に対する駆動電力を一定にすることにより、各発熱
抵抗体に対する駆動電力を印字ドツト率に影響されない
で、常に一定に保持する。
［発明の実施例］
以下、この発明の実施例を図面にしたがって説明する。
第１図はこの発明によるサーマルヘッドの制御装置の一
例を示す概略的な回路図で、同図において、（１）は電
源、（２） ［（２１） 、 （２２） 、 （２３
） 、・・・（２ｎ）］はこの電源（１）に並列接続さ
れたサーマルヘッドの複数の発熱抵抗体、 （３）
［（３１）、 （３２）、 （３３）、・・・（３ｎ）
］は各発熱抵抗体（２）に対して上記型４￥１（１）か
らの電流を通断電する、たとえばトランジスタからなる
スイッチング素子、（４）は印字情報信号ａの印加を受
けて対応する各スイッチング素子（３）をオン、オフ制
御する制御回路である。
例を示す概略的な回路図で、同図において、（１）は電
源、（２） ［（２１） 、 （２２） 、 （２３
） 、・・・（２ｎ）］はこの電源（１）に並列接続さ
れたサーマルヘッドの複数の発熱抵抗体、 （３）
［（３１）、 （３２）、 （３３）、・・・（３ｎ）
］は各発熱抵抗体（２）に対して上記型４￥１（１）か
らの電流を通断電する、たとえばトランジスタからなる
スイッチング素子、（４）は印字情報信号ａの印加を受
けて対応する各スイッチング素子（３）をオン、オフ制
御する制御回路である。
（５）は上記制御回路（４）によって同時に駆動される
発熱抵抗体（２）の数を上記印字情報信号ａから読み出
すカウンタ回路、（６）はこのカウンタ回路（５）のカ
ウント数に応じて上記発熱抵抗体（２）に対する駆動′
ｒｒＬ流の通電時間を演算する時間制御回路で、この時
間制御回路（６）によりｆｉｉＴ算された時間にもとづ
いて上記スイッチング素子（３）のオン、オフ時間を制
御する。
発熱抵抗体（２）の数を上記印字情報信号ａから読み出
すカウンタ回路、（６）はこのカウンタ回路（５）のカ
ウント数に応じて上記発熱抵抗体（２）に対する駆動′
ｒｒＬ流の通電時間を演算する時間制御回路で、この時
間制御回路（６）によりｆｉｉＴ算された時間にもとづ
いて上記スイッチング素子（３）のオン、オフ時間を制
御する。
なお、（７）はメモリ、（８）はプロセッサからなる中
央処理回路（ＣＰＵ）である。
央処理回路（ＣＰＵ）である。
つぎに、上記構成の動作を説明する。
中央処理回路（８）から印字開始信号が出力されると、
メモリ（７）からの印字情報信号ａがスイッチング素子
（３）の制御回路（４）に印加され、所定のスイッチン
グ素子（３）がオンされて、そのオンされたスイッチン
グ素子（３）に対応する発熱抵抗体（２）が駆動されて
、所定の発熱抵抗体（２１） 、 （２２）などを発熱
させる。
メモリ（７）からの印字情報信号ａがスイッチング素子
（３）の制御回路（４）に印加され、所定のスイッチン
グ素子（３）がオンされて、そのオンされたスイッチン
グ素子（３）に対応する発熱抵抗体（２）が駆動されて
、所定の発熱抵抗体（２１） 、 （２２）などを発熱
させる。
他方、上記制御回路（４）によって同時に駆動される発
熱抵抗体（２１） 、 （２２） 、・・・（２ｎ）の
数は、カウンタ回路（５）によって印字情報信号ａから
読み出され、このカウンタ回路（５）のカウント数に応
じて上記発熱抵抗体（２）に対する駆動電流の通電時間
が時間制御回路（６）で演算され、この演算された時間
にもとづいて対応するスイッチング素子（３）のオン、
オフ時間が制御される。
熱抵抗体（２１） 、 （２２） 、・・・（２ｎ）の
数は、カウンタ回路（５）によって印字情報信号ａから
読み出され、このカウンタ回路（５）のカウント数に応
じて上記発熱抵抗体（２）に対する駆動電流の通電時間
が時間制御回路（６）で演算され、この演算された時間
にもとづいて対応するスイッチング素子（３）のオン、
オフ時間が制御される。
ところで、複数の発熱抵抗体（２１） 、 （２２）
、・・・（２ｎ）は電源（＋）に並列接続されており、
これら複数の発熱抵抗体が同時に駆動された際、電源イ
ンピーダンスや配線インピーダンスにより、その電源電
圧は、たとえば１つの発熱抵抗体（２１）のみが駆動さ
れた際の電源電圧よりも低下する。
、・・・（２ｎ）は電源（＋）に並列接続されており、
これら複数の発熱抵抗体が同時に駆動された際、電源イ
ンピーダンスや配線インピーダンスにより、その電源電
圧は、たとえば１つの発熱抵抗体（２１）のみが駆動さ
れた際の電源電圧よりも低下する。
すなわち、上記制御回路（４）によって同時に駆動され
る発熱抵抗体（２）の数が多いとき、つまり印字ドツト
率が高いときには、各発熱抵抗体に対する駆動電圧が第
２図で示す駆動パルスＰの波高値Ｖｎのように、１つの
発熱抵抗体（２１）のみの駆動電圧ｖ１よりも降下する
。
る発熱抵抗体（２）の数が多いとき、つまり印字ドツト
率が高いときには、各発熱抵抗体に対する駆動電圧が第
２図で示す駆動パルスＰの波高値Ｖｎのように、１つの
発熱抵抗体（２１）のみの駆動電圧ｖ１よりも降下する
。
そのため、各発熱抵抗体（２）に対する通電時間Ｔ１が
、従来のようにその発熱抵抗体数に関係なく常時一定で
あれば、複数の発熱抵抗体（２１） 、 （２２）、・
・・（２ｎ）が同時に駆動された際、その各発熱抵抗体
で消費される電力は１つの発熱抵抗体（２１）のみが駆
動された際の消費電力よりも減少する。
、従来のようにその発熱抵抗体数に関係なく常時一定で
あれば、複数の発熱抵抗体（２１） 、 （２２）、・
・・（２ｎ）が同時に駆動された際、その各発熱抵抗体
で消費される電力は１つの発熱抵抗体（２１）のみが駆
動された際の消費電力よりも減少する。
その結果、前述したように、複数の発熱抵抗体（２Ｎ
、 （２２） 、・・・（２ｎ）の同時発熱によって形
成される印字ドツトの濃度は、１つの発熱抵抗体（２１
）のみの発熱によって形成される印字ドツトの濃度より
も低下して、印字の濃度むらが発生する。
、 （２２） 、・・・（２ｎ）の同時発熱によって形
成される印字ドツトの濃度は、１つの発熱抵抗体（２１
）のみの発熱によって形成される印字ドツトの濃度より
も低下して、印字の濃度むらが発生する。
しかしながら、各発熱抵抗体（２）に対する通電時間Ｔ
は、同時に駆動される発熱抵抗体数にしたがってＴｎの
ように長くすることにより、複数の発熱抵抗体（２）で
消費される電力を１つの発熱抵抗体（２１）のみが駆動
された際の消費電力と同等にすることができる。
は、同時に駆動される発熱抵抗体数にしたがってＴｎの
ように長くすることにより、複数の発熱抵抗体（２）で
消費される電力を１つの発熱抵抗体（２１）のみが駆動
された際の消費電力と同等にすることができる。
その結果、複数の発熱抵抗体（２１） 、 （２２）
、・・・（２ｎ）の同時発熱によって形成される印字ド
ツトの濃度と、１つの発熱抵抗体（２１）のみの発熱に
よって形成される印字ドツトの濃度とを一定にして、印
字の濃度むらをなくすことができる。
、・・・（２ｎ）の同時発熱によって形成される印字ド
ツトの濃度と、１つの発熱抵抗体（２１）のみの発熱に
よって形成される印字ドツトの濃度とを一定にして、印
字の濃度むらをなくすことができる。
［発明の効果］
以トのように、この発明によれば、制御回路によって同
時に駆動される発熱抵抗体の数、つまり印字ドツト率が
高くなるほど、発熱抵抗体に対する駆動電圧の降下を駆
動電流の通電時間の増大で補償し、もって、印字ドツト
率が変化した場合でも、各発熱抵抗体に対する駆動電力
を一定にすることにより、各発熱抵抗体に対する駆動電
力を印字ドツト率に影響されないで、常に一定に保持し
、印字の濃度むらをなくすことができる。
時に駆動される発熱抵抗体の数、つまり印字ドツト率が
高くなるほど、発熱抵抗体に対する駆動電圧の降下を駆
動電流の通電時間の増大で補償し、もって、印字ドツト
率が変化した場合でも、各発熱抵抗体に対する駆動電力
を一定にすることにより、各発熱抵抗体に対する駆動電
力を印字ドツト率に影響されないで、常に一定に保持し
、印字の濃度むらをなくすことができる。
第１図はこの発明によるサーマルヘッドの駆動回路の一
例を示す概略的な回路図、第２図は動作説明用の波形図
である。 （＋）・・・電源、（２）・・・発熱抵抗体、（３）・
・・スイッチング素子、（４）・・・制御回路、（５）
・・・カウンタ回路、（６）・・・時間制御回路、ａ・
・・印字情報信号。 なお、図中、同一符号は同一もしくは相当部分を示す。
例を示す概略的な回路図、第２図は動作説明用の波形図
である。 （＋）・・・電源、（２）・・・発熱抵抗体、（３）・
・・スイッチング素子、（４）・・・制御回路、（５）
・・・カウンタ回路、（６）・・・時間制御回路、ａ・
・・印字情報信号。 なお、図中、同一符号は同一もしくは相当部分を示す。
Claims (1)
- （１）電源と、この電源に並列接続されたサーマルヘッ
ドの複数の発熱抵抗体と、各発熱抵抗体に対して上記電
源からの電流を通断電するスイッチング素子と、印字情
報信号の印加を受けて対応する各スイッチング素子をオ
ン、オフ制御する制御回路とを備えたサーマルヘッドの
駆動回路において、上記制御回路によつて同時に駆動さ
れる発熱抵抗体の数を上記印字情報信号から読み出すカ
ウンタ回路と、このカウンタ回路のカウント数に応じて
上記発熱抵抗体に対する駆動電流の通電時間を演算しこ
の演算された時間にもとづいて上記スイッチング素子の
オン、オフ時間を制御する時間制御回路とを備えたこと
を特徴とするサーマルヘッドの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183187A JPS63209857A (ja) | 1987-02-25 | 1987-02-25 | サ−マルヘツドの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183187A JPS63209857A (ja) | 1987-02-25 | 1987-02-25 | サ−マルヘツドの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209857A true JPS63209857A (ja) | 1988-08-31 |
Family
ID=12619212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4183187A Pending JPS63209857A (ja) | 1987-02-25 | 1987-02-25 | サ−マルヘツドの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03277564A (ja) * | 1990-03-28 | 1991-12-09 | Nitsuko Corp | サーマルプリンタ駆動方式 |
| EP0703079A2 (en) * | 1994-09-23 | 1996-03-27 | Hewlett-Packard Company | Reducing energy variations in thermal ink jet printheads |
-
1987
- 1987-02-25 JP JP4183187A patent/JPS63209857A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03277564A (ja) * | 1990-03-28 | 1991-12-09 | Nitsuko Corp | サーマルプリンタ駆動方式 |
| EP0703079A2 (en) * | 1994-09-23 | 1996-03-27 | Hewlett-Packard Company | Reducing energy variations in thermal ink jet printheads |
| EP0703079A3 (en) * | 1994-09-23 | 1996-05-29 | Hewlett Packard Co | Reduction of energy variations in thermal print heads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027577B2 (ja) | 熱記録装置 | |
| JP3294777B2 (ja) | 印字ヘッド制御装置 | |
| JPS63209857A (ja) | サ−マルヘツドの駆動回路 | |
| JP2849651B2 (ja) | 画像形成装置 | |
| JPH04255368A (ja) | 光プリントヘッド | |
| JPS59194874A (ja) | サ−マルヘツド駆動装置 | |
| JPS59222368A (ja) | 感熱ヘツド駆動回路 | |
| JPH0611801Y2 (ja) | サ−マルヘツド駆動装置 | |
| JP2605774B2 (ja) | 感熱記録装置 | |
| JPH08318633A (ja) | 印字ヘッド駆動回路 | |
| JPS62299349A (ja) | サ−マルヘツド印字制御方式 | |
| JPH1148515A (ja) | サ−マルヘッド制御装置 | |
| JPH03277564A (ja) | サーマルプリンタ駆動方式 | |
| JPH054368A (ja) | サーマルラインヘツド制御装置 | |
| JPS6211640U (ja) | ||
| JPS58145741U (ja) | サ−マルプリンタ装置 | |
| JPS5822355B2 (ja) | サ−マルプリンタの電圧補償制御方法 | |
| JPH0659741B2 (ja) | サ−マルヘツド駆動回路 | |
| JPS62227661A (ja) | サ−マルヘツド | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPS62103160A (ja) | サ−マルヘツドの駆動電力制御方法 | |
| JPH01184163A (ja) | 感熱記録装置 | |
| JPS6195959A (ja) | サ−マルヘツド | |
| JPH06246955A (ja) | 熱ヘッドの制御装置 | |
| JPH07323593A (ja) | ラインサーマルヘッド |