[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6319924A - Echo erasing device - Google Patents

Echo erasing device

Info

Publication number
JPS6319924A
JPS6319924A JP16354486A JP16354486A JPS6319924A JP S6319924 A JPS6319924 A JP S6319924A JP 16354486 A JP16354486 A JP 16354486A JP 16354486 A JP16354486 A JP 16354486A JP S6319924 A JPS6319924 A JP S6319924A
Authority
JP
Japan
Prior art keywords
echo
echo canceller
canceller
residual
far
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16354486A
Other languages
Japanese (ja)
Inventor
Kazunori Igai
和則 猪飼
Yoshio Sato
佐藤 好男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16354486A priority Critical patent/JPS6319924A/en
Publication of JPS6319924A publication Critical patent/JPS6319924A/en
Pending legal-status Critical Current

Links

Landscapes

  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To improve the converging speed and to obtain a long time of equalization by dividing with estimation an impulse answer of an echo path through an echo canceller of a small tap length and connecting the impulse answer to an echo canceller having a large tap length in response to increase of the cancelling value. CONSTITUTION:When the characterisitics of an echo path have a change and in a start mode, a control circuit 8 outputs the residual echoes of a 1st echo canceller EC1. Then the canceller EC1, the 2nd echo canceller EC2 and the 3rd echo canceller EC3 work independently of each other. When the residual echo output of the EC2 is smaller than that of the EC1, the circuit 8 selects the residual echo of the EC2 as an output and outputs the same correction coefficient to both cancellers EC1 and EC2. Thus the converging speed is improved and a long time of equalization is secured with an echo erasing device.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電話器の2線−4線変換を行うハスブリッド
回路における側音の除去、電子会議システムのスピーカ
とマイクロホンとの間の音響結合の切断等に利用するエ
コー消去装置に関するものである。
Detailed Description of the Invention (Industrial Field of Application) The present invention is applicable to the removal of sidetone in a hub circuit that performs 2-wire to 4-wire conversion of a telephone, and the acoustic coupling between a speaker and a microphone in an electronic conference system. The present invention relates to an echo canceling device used for cutting etc.

(従来の技術) 従来のエコーキャンセラを第3図により説明する。第3
図は、スピーカとマイクロホンとの間の音響結合の切断
に使用する従来のエコーキャンセラを含めた系の概略ブ
ロック図である。同図において、31は遠端入力信号の
入力端、32はD/A変換器、33はスピーカ、34は
マイクロホン、35はA/D変換器、36は残留エコー
の出力端、37はエコーキャンセラである。遠端入力信
号の入力端31はD/A変換器32とエコーキャンセラ
37に、D/A変換器32はスピーカ33とエコーキャ
ンセラ37にそれぞれ接続されている。マイクロホン3
4はA/D変換器35に、A/D変換器35はエコーキ
ャンセラ37に、エコーキャンセラ37は残留エコー出
力端36にそれぞれ接続されている。なお、同図におい
て。
(Prior Art) A conventional echo canceller will be explained with reference to FIG. Third
The figure is a schematic block diagram of a system including a conventional echo canceller used to break the acoustic coupling between a speaker and a microphone. In the figure, 31 is an input end for a far-end input signal, 32 is a D/A converter, 33 is a speaker, 34 is a microphone, 35 is an A/D converter, 36 is an output end for residual echo, and 37 is an echo canceller. It is. The far-end input signal input end 31 is connected to a D/A converter 32 and an echo canceller 37, and the D/A converter 32 is connected to a speaker 33 and an echo canceller 37, respectively. Microphone 3
4 is connected to an A/D converter 35, the A/D converter 35 is connected to an echo canceller 37, and the echo canceller 37 is connected to a residual echo output terminal 36. In addition, in the same figure.

(1′)は遠端入力サンプル信号X1、(2′)は遠端
入力サンプル信号X、がD/A変換されスピーカ33か
らマイクロホン34/\回り込む成分Z(t)、 (3
’)は遠端入力サンプル信号X、がD/A変換されスピ
ー力33からマイクロホン34へ回り込む成分z (t
)のA/D変換されたサンプル信号20、(4′)はエ
コーキャンセラの残留エコー出力e、を、それぞれ表わ
すこととする。
(1') is the far-end input sample signal X1, (2') is the far-end input sample signal
') is a component z (t
The A/D converted sample signals 20 and (4') of ) represent the residual echo output e of the echo canceller, respectively.

次に動作について説明する。遠端入力サンプル信号X、
はD/A変換された後スピーカ33より放射され、その
一部z (t)がマイクロホン34へ回り込む。スピー
カ33からマイクロホン34へ回り込む成分z (t)
はA/D変換されサンプル信号2.となってエコーキャ
ンセラ37に入力される。これに対し、エコーキャンセ
ラ37は、遠端入力系列X1=(xlx、−1・・・・
・・ xJl。、)9と、マイクロホン34とスピーカ
33との間のエコーパスの推定インパルス応答H,=(
hah、・・・・・・ h*−z)’とのただみ込み演
算により擬似エコーを発生させて、(3′)に示すサン
プル信号2.より前記擬似エコーを差し引くことにより
残留エコーe、を得、これを残留エコー出力端36から
出力する。一方、推定インパルス応答H1も残留エコー
e、の出力を最小とするように逐次補正される。
Next, the operation will be explained. far end input sample signal X,
is radiated from the speaker 33 after being D/A converted, and a part of it z (t) goes around to the microphone 34 . Component z (t) that goes around from the speaker 33 to the microphone 34
is A/D converted and becomes sample signal 2. and is input to the echo canceller 37. On the other hand, the echo canceller 37 performs a far-end input sequence X1=(xlx, -1...
・・xJl. , ) 9 and the estimated impulse response of the echo path between the microphone 34 and the speaker 33 H,=(
A pseudo echo is generated by the convolution operation with h*-z)', and the sample signal 2. shown in (3') is generated. By subtracting the pseudo echo, a residual echo e is obtained, which is output from the residual echo output terminal 36. On the other hand, the estimated impulse response H1 is also successively corrected so as to minimize the output of the residual echo e.

このように、推定インパルス応答H4がエコーパルスの
インパルス応答に近づくにつれ、スピーカ33とマイク
ロホン34との間の音響結合を弱め、エコーを消去する
ことができる。
In this way, as the estimated impulse response H4 approaches the impulse response of the echo pulse, the acoustic coupling between the speaker 33 and the microphone 34 can be weakened and the echo can be canceled.

(発明が解決しようとする問題点) しかし、上記従来の構成では、エコーパスのインパルス
応答長が長く、大きな等化時間が必要とされる場合には
、タップ長の長いエコーキャンセラの収束速度が遅くな
るために、始動時及びエコーパスの特性が変化した時な
どには、エコーを消去するのに時間がかかるという問題
があった。
(Problem to be Solved by the Invention) However, in the conventional configuration described above, when the impulse response length of the echo path is long and a long equalization time is required, the convergence speed of the echo canceller with a long tap length is slow. Therefore, there is a problem in that it takes time to eliminate the echo at startup or when the characteristics of the echo path change.

本発明は、長いタップ長を有し、エコーパスの特性変化
などにも直ちに追随できる収束速度の早いエコー消去装
置を提供するものである。
The present invention provides an echo canceling device that has a long tap length and has a fast convergence speed that can immediately follow changes in echo path characteristics.

(問題点を解決するための手段) 本発明は、上記問題点を解決するために、エコーパスの
推定インパルス応答と遠端入力列とのたたみ込み演算に
より擬似エコーを発生し、これを送信入力より差し引く
ことにより残留エコーを出力するとともに、遠端入力列
と残留エコーにより残留エコーの出力を最小にするよう
に推定インパルス応答を逐次補正する機能を有するエコ
ーキャンセラを複数個接続した系において、始動時及び
エコーパスの特性変化時には、各々のタップ長の短いエ
コーキャンセラを独立に動作させてエコーパスのインパ
ルス応答を分割推定し、打消量の増加とともに徐々にタ
ップ長の長いエコーキャンセラに結合させる構成を備え
るものである。
(Means for Solving the Problems) In order to solve the above problems, the present invention generates a pseudo echo by convolving the estimated impulse response of the echo path with the far-end input string, and converts it from the transmission input. In a system in which multiple echo cancellers are connected, which has the function of outputting the residual echo by subtracting it and successively correcting the estimated impulse response so as to minimize the output of the residual echo by the far-end input string and the residual echo, and when the characteristics of the echo path change, each echo canceller with a short tap length is operated independently to estimate the impulse response of the echo path by dividing, and as the amount of cancellation increases, the echo canceller is gradually combined with the echo canceller with a longer tap length. It is.

(作 用) 本発明は、上記構成により、始動時及びエコーパスの特
性変化時には、タップ長の短いエコーキャンセラにより
エコーパスのインパルス応答を分割推定し、打消量の増
加とともにこれらを結合してタップ長の長いエコーキャ
ンセラとするため、等化時間が長く、しかも収束時間の
短いエコー消去装置を実現できる。
(Function) With the above configuration, the present invention divides and estimates the impulse response of the echo path using the echo canceller with a short tap length at the time of startup and when the characteristic of the echo path changes, and as the amount of cancellation increases, these are combined to increase the tap length. Since the echo canceller is long, an echo canceling device with a long equalization time and a short convergence time can be realized.

(実施例) 本発明の一実施例を第1図及び第2図により説明する。(Example) An embodiment of the present invention will be described with reference to FIGS. 1 and 2.

第1図は本発明の一実施例の構成を示すシステムブロッ
ク図、第2図は第1図において接続されていねタップ長
の短いエコーキャンセラ(ECI、EC2,EC3・・
・)の左からi番目、すなわちEC,に相当するエコー
キャンセラの機能ブロック図である。
FIG. 1 is a system block diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a system block diagram showing the configuration of an embodiment of the present invention.
.) is a functional block diagram of an echo canceller corresponding to the i-th one from the left, that is, EC.

第1図におい°C11は遠端入力サンプル信号の入力端
、2は遠端入力サンプル信号の出力端、3はエコーに近
端入力が重畳した送信信号の入力端。
In FIG. 1, C11 is the input end of the far-end input sample signal, 2 is the output end of the far-end input sample signal, and 3 is the input end of the transmission signal in which the near-end input is superimposed on the echo.

4は残留エコーの出力端、5はタップ長の短い第1のエ
コーキャンセラEC1,6はタップ長の短い第2のエコ
ーキャンセラEC2,7はタップ長の短い第3のエコー
キャンセラEC3,8は入出力制御及び第1のエコーキ
ャンセラECI、第2のエコーキャンセラEC2,第3
のエコーキャンセラEC3への補正係数を算出する制御
回路である。
4 is the output end of the residual echo, 5 is the first echo canceller EC1 with a short tap length, 6 is the second echo canceller EC2 with the short tap length, 7 is the third echo canceller EC3 with the short tap length, and 8 is the input end. Output control and first echo canceller ECI, second echo canceller EC2, third echo canceller
This is a control circuit that calculates a correction coefficient for the echo canceller EC3.

遠端入力サンプル信号の入力端1は遠端入力サンプル信
号の出力端2.第1のエコーキャンセラ(ECI)5及
び制御回路8に、エコーに近端入力が重畳した送信信号
の入力端3は第1のエコーキャンセラ(ECI)5及び
制御回路8にそれぞれ接続されている。残留エコーの出
力端4は制御回路8に、第1のエコーキャンセラ(EC
I)5は第2のエコーキャンセラ(EC2)6及び制御
回路8に、第2のエコーキャンセラ(EC2)6は第3
のエコーキャンセラ(EC3)7及び制御回路8に、第
3のエコーキャンセラ(EC3)7は制御回路8にそれ
ぞれ接続されている。
The far end input sample signal input end 1 is the far end input sample signal output end 2. The input terminal 3 of the transmission signal in which the near-end input is superimposed on the echo is connected to the first echo canceller (ECI) 5 and the control circuit 8, respectively. The residual echo output terminal 4 is connected to a control circuit 8 through a first echo canceller (EC).
I) 5 is connected to the second echo canceller (EC2) 6 and the control circuit 8, and the second echo canceller (EC2) 6 is connected to the third
The third echo canceller (EC3) 7 is connected to the control circuit 8, and the third echo canceller (EC3) 7 is connected to the control circuit 8.

第2図において、11は遠端入力信号の入力端。In FIG. 2, reference numeral 11 denotes an input end for a far-end input signal.

12はタップ要分の遅延を経過した遠端入力信号の出力
端、13は補正係数の入力端、14は前段のエコーキャ
ンセラ(ECi−1)による残留エコー入力端、15は
残留エコーの出力端、16は減算器、17は推定インパ
ルス応答、18は推定インパルス応答17の補正用レジ
スタ、19は加算器、20は積和演算器、21は遠端入
力用シフトレジスタである。
12 is the output end of the far-end input signal which has passed the delay corresponding to the tap length, 13 is the input end of the correction coefficient, 14 is the residual echo input end from the previous stage echo canceller (ECi-1), and 15 is the output end of the residual echo. , 16 is a subtracter, 17 is an estimated impulse response, 18 is a register for correcting the estimated impulse response 17, 19 is an adder, 20 is a product-sum calculator, and 21 is a shift register for far-end input.

遠端入力信号の入力端11は推定インパルス応答補正用
レジスタ18及び遠端入力用シフトレジスタ21に、遠
端入力信号の出力端12は遠端入力用シフトレジスタ2
1に、補正係数の入力端13は推定インパルス応答補正
用レジスター8に、残留エコー入力端14は減算器16
に、減算器16は残留エコー出力端15及び積和演算器
20にそれぞれ接続されている。
The input end 11 of the far-end input signal is connected to the estimated impulse response correction register 18 and the shift register 21 for far-end input, and the output end 12 of the far-end input signal is connected to the shift register 2 for far-end input.
1, the correction coefficient input terminal 13 is connected to the estimated impulse response correction register 8, and the residual echo input terminal 14 is connected to the subtractor 16.
The subtracter 16 is connected to the residual echo output terminal 15 and the product-sum calculator 20, respectively.

推定インパルス応答17は加算器19及び積和演算器2
0に、推定インパルス応答補正用レジスター8は加算器
19及び遠端入力用シフトレジスタ21に、積和演算器
20は遠端入力用シフトレジスタ21にそれぞれ接続さ
れている。
The estimated impulse response 17 is an adder 19 and a product-sum calculator 2
0, the estimated impulse response correction register 8 is connected to the adder 19 and the far-end input shift register 21, and the product-sum calculator 20 is connected to the far-end input shift register 21.

なお、第2図において、推定インパルス応答17の値を
Hl、推定インパルス応答補正用レジスター8の内容を
ΔH+ j、遠端入力用シフトレジスタの内容をX、、
、残留エコー(1)をeyl+−11、残留エコー(2
)をe、lilとそれぞれ表わすことにする。
In FIG. 2, the value of the estimated impulse response 17 is Hl, the contents of the estimated impulse response correction register 8 are ΔH+j, and the contents of the far-end input shift register are X.
, residual echo (1) is eyl+-11, residual echo (2
) are expressed as e and lil, respectively.

次に動作について説明する。Next, the operation will be explained.

始動時及びエコーパスの特性変化時は、第1図における
制御回路8は第1のエコーキャンセラEC1の残留エコ
ーeyllを出力し、第1のエコーキャンセラECI、
第2のエコーキャンセラEC2及び第3のエコーキャン
セラEC3はそれぞれ独立に動作する。ここで第2図に
おいて、積和演算器20は推定インパルス応答17の値
Hijと遠端入力用シフトレジスタ21の値X目とのた
たみ込み演算により擬似エコーを発生し、減算器16は
残留エコー入力端14から入力した前段の(i−1)番
目のエコーキャンセラによる残留エコー、l+−11か
ら前記擬似エコーを差し引いて残留二ニーejTilを
残留エコー出力端15に出力する。一方、同図において
、推定インパルス応答補正用レジスター8は補正係数の
入力端13から入力された外部制御入力により推定イン
パルス応答17の値HIJの補正量を求め、加算器19
を用いて推定インパルス応答17の値Hlを補正し、H
i j * Lを得る。第1のエコーキャンセラECI
、第2のエコーキャンセラEC2及び第3のエコーキャ
ンセラEC3は当初これらの動作を独立に行うが、第2
のエコーキャンセラEC2の残留エコーe、′1の出力
が第1のエコーキャンセラECIの残留エコーe、il
+の出力より明らかに小さくなった時は、第1図におけ
る制御回路8は第2のエコーキャンセラEC2の残留工
=−〇、+21を出力として選択し、第1のエコーキャ
ンセラECI、第2のエコーキャンセラEC2に対して
は同一の補正係数を出力する。また、その後は第2のエ
コーキャンセラEC2の残留エコーe、I2Iと第3の
エコーキャンセラEC3の残留エコーe、13′との出
力を比較し、後者の残留エコーej山の方が明らかに小
さければ、第2図の制御回路8は第3のエコーキャンセ
ラEC3の残留エコーe、+31を出力し、第1のエコ
ーキャンセラEC1,第姓のエコーキャンセラEC2,
第3のエコーキャンセラEC3に同一の補正係数を出力
する。
At startup and when the characteristics of the echo path change, the control circuit 8 in FIG. 1 outputs the residual echo eyll of the first echo canceller EC1,
The second echo canceller EC2 and the third echo canceller EC3 operate independently. Here, in FIG. 2, the product-sum calculator 20 generates a pseudo echo by convolving the value Hij of the estimated impulse response 17 with the value X of the far-end input shift register 21, and the subtracter 16 generates the residual echo. The pseudo echo is subtracted from the residual echo l+-11 from the (i-1)th echo canceller in the previous stage inputted from the input terminal 14, and a residual echo ejTil is outputted to the residual echo output terminal 15. On the other hand, in the figure, the estimated impulse response correction register 8 calculates the amount of correction for the value HIJ of the estimated impulse response 17 based on the external control input input from the correction coefficient input terminal 13, and the adder 19
The value Hl of the estimated impulse response 17 is corrected using H
Obtain i j *L. First echo canceller ECI
, the second echo canceller EC2 and the third echo canceller EC3 initially perform these operations independently;
The output of the residual echo e,'1 of the echo canceller EC2 is the residual echo e,il of the first echo canceller ECI.
When the output becomes clearly smaller than the output of +, the control circuit 8 in FIG. The same correction coefficient is output to the echo canceller EC2. After that, compare the outputs of the residual echo e, I2I of the second echo canceller EC2 and the residual echo e, 13' of the third echo canceller EC3, and if the residual echo ej peak of the latter is clearly smaller, , the control circuit 8 in FIG. 2 outputs the residual echo e,+31 of the third echo canceller EC3, and outputs the residual echo e,+31 of the third echo canceller EC3, and the third echo canceller EC1, the third echo canceller EC2,
The same correction coefficient is output to the third echo canceller EC3.

このように、エコーパスのインパルス応答を短いタップ
長のエコーキャンセラにより分割推定し、打消量の増加
に伴い、タップ長の長いエコーキャンセラに結合して行
くため、収束速度を改善することができるので、長いタ
ップ長を有ししかもエコーパスの特性変化に対する追随
性のよいエコー消去装置を実現できる。
In this way, the impulse response of the echo path is divided and estimated by the echo canceller with a short tap length, and as the amount of cancellation increases, it is coupled to the echo canceller with a long tap length, so the convergence speed can be improved. It is possible to realize an echo canceling device that has a long tap length and has good ability to follow changes in echo path characteristics.

(発明の効果) 本発明によれば、短いタップ長のエコーキャンセラを複
数個接続し、始動時及びエコーパスの特性変化時は、接
続した各々のエコーキャンセラを独立に動作させてエコ
ーパスのインパルス応答を分割推定し、打消量の増加と
ともに徐々にタップ長の長いエコーキャンセラに結合さ
せるようにすることにより、急速にエコーのレベルを低
下させ、しかも長い等化時間を実現できる。
(Effects of the Invention) According to the present invention, a plurality of echo cancellers with short tap lengths are connected, and each connected echo canceller is operated independently at the time of startup and when the characteristics of the echo path change to adjust the impulse response of the echo path. By performing split estimation and gradually coupling to an echo canceller with a longer tap length as the amount of cancellation increases, it is possible to rapidly reduce the echo level and achieve a long equalization time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すシステムブロッ
ク図、第2図は第1図において接続されているエコーキ
ャンセラの左から1番目のエコーキャンセラの機能ブロ
ック図、第3図は従来のエコーキャンセラを含めた系の
概略ブロック図である。 1.11・・・遠端入力信号の入力端、  2,12・
・・遠端入力信号の出力端、 3・・・エコーに近端入
力が重畳した送信信号の入力端、4.15・・・残留エ
コーの出力端、 5・・・第1のエコーキャンセラEC
I、 6・・・第2のエコーキャンセラEC2、7・・
・第3のエコーキャンセラEC3、8・・・制御回路、
13・・・補正係数の入力端、 14・・・残留エコー
の入力端、 16・・・減算器、  17・・・推定イ
ンパルス応答、 18・・・推定インパルス応答補正用
レジスタ、19・・・加算器、 20・・・積和演算器
、  21・・・遠端入力用シフトレジスタ。 特許出願人 松下電器産業株式会社 第1図 1 ° 邊堝へカザンフ“ルIS号つ入力員2 °“ 
連S入pブンプ11/(1’jラハカ嬌3 ・・ 二つ
−l(近鳩へ力炉°重畳したl昏へ31人力褐4 ・・
代聞1コーラ山p禍 5 ・・ 才1つエコー\インぞう 6 ・・・第2つ1コーh7辻〕 7 ・・ヤ3っLコー\マンぜう 第2図 11   逼堝へp福号う入O塙 I2パ 違塙入ρ傷ろラムカ嶋 13・・ 精を璋枚つλ力塙 14 1(留−コー人力鳩 15 1(切エコーヱO塙 16・ 滅1品 17 ・ MVLIlン1←し入戎941B−3竜東^
ンメA/人lA:≦補り粗シジ入り19・ IJt+$
3 20  這初傭11日
FIG. 1 is a system block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a functional block diagram of the first echo canceller from the left among the echo cancellers connected in FIG. 1, and FIG. 3 is a conventional 1 is a schematic block diagram of a system including an echo canceller. 1.11... far end input signal input end, 2,12.
... Output end of far-end input signal, 3... Input end of transmission signal where near-end input is superimposed on echo, 4.15... Output end of residual echo, 5... First echo canceller EC
I, 6...Second echo canceller EC2, 7...
・Third echo canceller EC3, 8...control circuit,
13... Correction coefficient input terminal, 14... Residual echo input terminal, 16... Subtractor, 17... Estimated impulse response, 18... Estimated impulse response correction register, 19... Adder, 20... Product-sum calculator, 21... Shift register for far-end input. Patent applicant Matsushita Electric Industrial Co., Ltd. Figure 1 1 ° Kazanfule IS number input staff 2 ° “
Ren S enter p bunpu 11/(1'j rahaka 3... two-l (power furnace ° superimposed l coma to Chikahato 31 manpower brown 4...
1 Cora mountain p misfortune 5 ... Sai 1 echo \ in elephant 6 ... 2nd 1 cor h 7 Tsuji] 7 ... Ya 3 L cor \ man zeu Fig. 2 11 To the place p fortune Enter the name of Ohan I2, enter the wrong place, enter ρ, hurt Ramukajima 13... Sei wo shoichitsu λ Rikihana 14 1 (Re-kou Jinrikibato 15 1) (cut echo ヱOhanawa 16. 1←Shiri Ebisu 941B-3 Ryuto^
Nme A/person lA: ≦19 with supplementary rough edges IJt+$
3 20 First day 11th

Claims (1)

【特許請求の範囲】[Claims]  エコーパスの推定インパルス応答と遠端入力列とのた
たみ込み演算により擬似エコーを発生し、送信入力より
前記擬似エコーを差し引くことにより残留エコーを出力
するとともに、遠端入力列と残留エコーにより残留エコ
ーの出力を最小とするように推定インパルス応答を逐次
補正する機能を有するエコーキャンセラを複数個接続し
た系において、始動時及びエコーパスの特性変化時は、
各々のエコーキャンセラを独立に動作させ、打消量の増
加とともに徐々にタップ長の長いエコーキャンセラに結
合させることを特徴とするエコー消去装置。
A pseudo echo is generated by convolving the estimated impulse response of the echo path with the far-end input string, a residual echo is output by subtracting the pseudo echo from the transmission input, and a residual echo is generated using the far-end input string and the residual echo. In a system that connects multiple echo cancellers that have the function of sequentially correcting the estimated impulse response to minimize the output, at startup and when the characteristics of the echo path change,
An echo canceling device characterized in that each echo canceller operates independently and is gradually coupled to an echo canceller having a longer tap length as the amount of cancellation increases.
JP16354486A 1986-07-14 1986-07-14 Echo erasing device Pending JPS6319924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16354486A JPS6319924A (en) 1986-07-14 1986-07-14 Echo erasing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16354486A JPS6319924A (en) 1986-07-14 1986-07-14 Echo erasing device

Publications (1)

Publication Number Publication Date
JPS6319924A true JPS6319924A (en) 1988-01-27

Family

ID=15775906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16354486A Pending JPS6319924A (en) 1986-07-14 1986-07-14 Echo erasing device

Country Status (1)

Country Link
JP (1) JPS6319924A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122183A1 (en) * 2012-02-17 2013-08-22 株式会社日立製作所 Dereverberation parameter estimation device and method, dereverberation/echo-cancellation parameter estimation device, dereverberation device, dereverberation/echo-cancellation device, and dereverberation device online conferencing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122183A1 (en) * 2012-02-17 2013-08-22 株式会社日立製作所 Dereverberation parameter estimation device and method, dereverberation/echo-cancellation parameter estimation device, dereverberation device, dereverberation/echo-cancellation device, and dereverberation device online conferencing system
JP2013171076A (en) * 2012-02-17 2013-09-02 Hitachi Ltd Reverberation removal parameter estimation device and method, reverberation/echo removal parameter estimation device, reverberation removal device, reverberation/echo removal device, and reverberation removal device online conference system
CN104115223A (en) * 2012-02-17 2014-10-22 株式会社日立制作所 Dereverberation parameter estimation device and method, dereverberation/echo-cancellation parameter estimation device, dereverberation device, dereverberation/echo-cancellation device, and dereverberation device online conferencing system
US9288576B2 (en) 2012-02-17 2016-03-15 Hitachi, Ltd. Dereverberation parameter estimation device and method, dereverberation/echo-cancellation parameter estimation device, dereverberation device, dereverberation/echo-cancellation device, and dereverberation device online conferencing system

Similar Documents

Publication Publication Date Title
JP2836277B2 (en) Echo cancellation device
EP1202469B1 (en) Echo canceler and echo path estimating method
JP2794999B2 (en) Echo cancellation method
JP3139405B2 (en) Echo canceller
JP2001077729A (en) Automatic gain controller
JPS6319924A (en) Echo erasing device
JP3145269B2 (en) Echo canceller control method
JP3244416B2 (en) Echo canceller
JPH07303067A (en) Echo canceler
JPS5860835A (en) Echo canceling device
JP2841952B2 (en) Echo cancellation device
JPH02305231A (en) Echo canceller
JP3187715B2 (en) Echo canceller
JPS59119930A (en) Echo canceller
JPS5834977B2 (en) 2 Sen-4 Senhenkan Cairo
JPH1041860A (en) Echo canceller
JPH0117613B2 (en)
JP3403891B2 (en) Echo canceller
JP2556195B2 (en) Echo canceller
JPS62110336A (en) Echo canceller
JPH07303061A (en) Echo canceler and echo path estimating method
JPH0771031B2 (en) Echo canceller
JPH08251079A (en) Echo canceler
JPH05276071A (en) Echo canceller for linear input output code
JPH07303063A (en) Echo canceler and echo path estimating method