JPS63167483A - Magnetic recording and reproducing device - Google Patents
Magnetic recording and reproducing deviceInfo
- Publication number
- JPS63167483A JPS63167483A JP31522786A JP31522786A JPS63167483A JP S63167483 A JPS63167483 A JP S63167483A JP 31522786 A JP31522786 A JP 31522786A JP 31522786 A JP31522786 A JP 31522786A JP S63167483 A JPS63167483 A JP S63167483A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- stored
- recorded
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000004044 response Effects 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 235000007516 Chrysanthemum Nutrition 0.000 description 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はR−DATに代表される磁気記録再生装置に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a magnetic recording/reproducing device typified by R-DAT.
本発明においては、記録されるべきデータの誤りに関す
るフラグが判定され、良好なデータが多重書きされる。In the present invention, flags related to errors in data to be recorded are determined, and good data is multiplex-written.
R−DATにおいてはPCMオーディオデータとともに
サブコードデータが記録される。サブコードデータは1
トラツクの2つの領域(S U B −1,5UB−2
)に記録される。各領域のサブコードデータは8ブロツ
クのデータからなり、1ブロツクは32シンボル(1シ
ンボルは8ビツト)のデータにより構成されている。各
ブロックには0乃至F(16進数)のアドレスが付され
、偶数アドレスのブロックとそれより1だけ大きい奇数
アドレスのブロックの2ブロツクの中の奇数シンボルの
集合と偶数シンボルの集合を各々1つの単位として誤り
訂正が行なわれるようになされている。In R-DAT, subcode data is recorded together with PCM audio data. Subcode data is 1
Two areas of the track (SUB-1, 5UB-2
) is recorded. The subcode data of each area consists of 8 blocks of data, and one block consists of 32 symbols (one symbol is 8 bits) of data. Each block is assigned an address from 0 to F (hexadecimal number), and a set of odd symbols and a set of even symbols in two blocks, a block with an even number address and a block with an odd number address that is 1 larger than the block with an even number address, are assigned one each. Error correction is performed as a unit.
奇数シンボルの方を誤り訂正Aブロック、偶数シンボル
の方を誤り訂正Bブロックとすると、2ブロツクの中に
誤り訂正A、Hの2ブロツクが存在することになる。各
々の誤り訂正ブロックは32シンボルからなり、28シ
ンボルがデータ、4シンボルがパリティとされる。Assuming that the odd symbols are error correction A blocks and the even symbols are error correction B blocks, there are two error correction blocks A and H in the two blocks. Each error correction block consists of 32 symbols, with 28 symbols being data and 4 symbols being parity.
このサブコードデータには、プログラム時間、絶対時間
、TOC情報等をパック(PACK)として記録するこ
とが可能である。ベッドアジマスが異なり、連続する2
トラツクからなる1フレームの中ではサブコードは更新
されない。例えばその2つのトラックには同一時刻のタ
イムコードが記録される。各パックは4ビツトのアイテ
ム(ITEM)と60ビツトのデータ及びパリティから
なり、アイテムはそのデータの内容(項目)を表わして
いる。例えばアイテム(0001)はプログラム時間、
(0010)は絶対時間を各々表わし、(0000)は
無情報(データが全て0)を表わしている。In this subcode data, program time, absolute time, TOC information, etc. can be recorded as a pack (PACK). Two consecutive beds with different bed azimuths
The subcode is not updated within one frame consisting of a track. For example, time codes at the same time are recorded on the two tracks. Each pack consists of a 4-bit item (ITEM), 60-bit data and parity, and the item represents the content (item) of the data. For example, item (0001) is program time,
(0010) represents absolute time, and (0000) represents no information (all data is 0).
例えば第1の装置により再生した信号を第2の装置によ
り記録するような場合、第2の装置に記録される信号と
して入力されたデータの誤りが訂正不能であったとして
も、従来の装置はそのサブコードデータをそのまま記録
するようにしていた。For example, when a signal reproduced by a first device is recorded by a second device, even if the error in the data input as the signal recorded in the second device is uncorrectable, the conventional device The subcode data was recorded as is.
その結果新たに記録された誤ったデータに基づいて装置
が誤動作する(誤った処理を行なう)おそれがあった。As a result, there was a risk that the device would malfunction (perform erroneous processing) based on the newly recorded erroneous data.
本発明は磁気記録再生装置において、入力信号に含まれ
る誤り訂正状況を示すフラグを判定する判定回路と、判
定回路の出力に対応して入力信号を記憶する第1のメモ
リと、入力信号を処理する処理回路と、処理回路により
処理されたデータを記憶する第2のメモリと、第2のメ
モリに記憶されたデータを判定回路の出力に対応して第
1のメモリに記憶された信号で実質的に置き代えるよう
に制御する制御回路とを備えることを特徴とする。The present invention provides a magnetic recording and reproducing device that includes: a determination circuit that determines a flag indicating an error correction status included in an input signal; a first memory that stores an input signal corresponding to an output of the determination circuit; and a first memory that processes an input signal. a processing circuit that stores data processed by the processing circuit; and a second memory that stores data processed by the processing circuit; The invention is characterized by comprising a control circuit that performs control so as to replace the
判定回路は入力信号に含まれる誤り訂正状況を示すフラ
グを判定する。入力信号は処理回路により処理された後
、第2のメモリに記憶される。−大菊1のメモリは判定
回路の出力に対応して入力信号を記憶する。第2のメモ
リに記憶されたデータは制御回路により制御され、判定
回路の判定結果に対応して第1のメモリに記憶された信
号に実質的に変更される。The determination circuit determines a flag indicating the error correction status included in the input signal. After the input signal is processed by the processing circuit, it is stored in the second memory. - The memory of the large chrysanthemum 1 stores input signals corresponding to the output of the determination circuit. The data stored in the second memory is controlled by the control circuit and is substantially changed into the signal stored in the first memory in response to the determination result of the determination circuit.
第1図は本発明の磁気記録再生装置をR−DATに応用
した場合のブロック図である。同図において1はPLL
回路であり、入力されるディジタル信号からクロック成
分を分離、抽出する。抽出されたクロックは抽出回路2
に供給される。抽出回路2はこのクロックを利用して入
力信号からサブコードデータとPCMオーディオデータ
とを分離、抽出する。PCMオーディオデータは信号処
理回路8に入力され、処理された後、メモリ(外部RA
M)9の所定のアドレスCPCMデータ領域)に記憶さ
れる。FIG. 1 is a block diagram when the magnetic recording/reproducing apparatus of the present invention is applied to an R-DAT. In the same figure, 1 is the PLL
A circuit that separates and extracts clock components from input digital signals. The extracted clock is sent to extraction circuit 2
is supplied to The extraction circuit 2 uses this clock to separate and extract subcode data and PCM audio data from the input signal. The PCM audio data is input to the signal processing circuit 8, processed, and then stored in the memory (external RA
M) 9 (predetermined address CPCM data area).
いま入力手段5を操作することにより第1のモードが設
定、入力されているとすると、マイクロコンピュータ等
よりなる制御回路4は信号処理回路8を制御し、抽出回
路2より入力されるサブコードデータを処理させ、その
ままメモリ9の所定のアドレス(サブコードデータ領域
)に記憶させる。Assuming that the first mode is set and input by operating the input means 5, the control circuit 4, which is made up of a microcomputer, etc., controls the signal processing circuit 8, and controls the subcode data input from the extraction circuit 2. is processed and stored as is at a predetermined address (subcode data area) in the memory 9.
一方入力手段5により第2のモードが設定、入力されて
いるとき、判定回路3は抽出回路2が出力するサブコー
ド信号から誤り訂正状況を示すフラグを判定する。On the other hand, when the second mode is set and input by the input means 5, the determination circuit 3 determines a flag indicating the error correction status from the subcode signal output from the extraction circuit 2.
すなわち入力されるサブコードデータは例えば第4図に
示すように構成される。すなわち磁気テープ上において
は、第O及び第1ブロツクに示すように、偶数ブロック
の32シンボルと奇数ブロックの第23シンボルまでの
24シンボルの合計56シンボルがデータとされ、奇数
ブロックの第24シンボルから第31シンボルまでの8
シンボルは、その偶数シンボルが誤り訂正ブロックAの
パリティPa、その奇数シンボルが誤り訂正ブロックB
のパリティPaとして記録されているのに対し、入力さ
れる(伝送される)データは、第2及び第3ブロツクに
示すように構成される。偶数ブロックの32シンボルと
奇数ブロックの24シンボルの合計56シンボルがデー
タとされることは同様であるが、パリティPa、Pbは
入力(伝送)されず、その代わりに誤り訂正状況を示す
01訂正フラグFa、Fbが入力(伝送)される。フラ
グFa、Fbは各々誤り訂正ブロックA、Bのフラグで
ある。That is, the input subcode data is structured as shown in FIG. 4, for example. That is, on the magnetic tape, as shown in the Oth and 1st blocks, a total of 56 symbols, 32 symbols in the even blocks and 24 symbols up to the 23rd symbol in the odd blocks, are used as data, and data starts from the 24th symbol in the odd blocks. 8 up to the 31st symbol
The even symbols are the parity Pa of the error correction block A, and the odd symbols are the parity Pa of the error correction block B.
The input (transmitted) data is structured as shown in the second and third blocks. Similarly, a total of 56 symbols, 32 symbols of even blocks and 24 symbols of odd blocks, are used as data, but parities Pa and Pb are not input (transmitted), and instead, a 01 correction flag indicating the error correction status is used. Fa and Fb are input (transmitted). Flags Fa and Fb are flags for error correction blocks A and B, respectively.
判定回路3は、信号処理回路8を介してメモリ9に記憶
された2ブロツク分のサブコードデータに関するフラグ
を判定する。制御回路4はこのフラグが良好なものであ
る(例えば訂正可能である)とき、次の2ブロツク分の
データを信号処理回路8を介してメモリ9に記憶させる
。またフラグが良好なものでない(例えば訂正不能であ
る)とき。The determination circuit 3 determines flags related to two blocks of subcode data stored in the memory 9 via the signal processing circuit 8. When the flag is good (for example, correctable), the control circuit 4 causes the next two blocks of data to be stored in the memory 9 via the signal processing circuit 8. Also, when the flag is not good (for example, uncorrectable).
制御回路4は信号処理回路8を介してメモリ9を制御し
、記憶されている2ブロツク分のサブコードデータを実
質的に無情報のデータに変換する(例えば全てのデータ
を0とする)。The control circuit 4 controls the memory 9 via the signal processing circuit 8, and converts the two blocks of stored subcode data into substantially informationless data (for example, sets all data to 0).
以上の処理が1フレ一ム分のデータ、すなわちフレーム
シンク検出後32ブロックのデータについて行なわれる
。この動作をフローチャートに表わすと第2図に示すよ
うになる。The above processing is performed on data for one frame, that is, 32 blocks of data after frame sync detection. This operation is illustrated in a flowchart as shown in FIG.
メモリ9に記憶されたサブコードデータが必要に応じて
順次読み出され、図示せぬ磁気テープ上に記録される。The subcode data stored in the memory 9 is sequentially read out as needed and recorded on a magnetic tape (not shown).
従ってこれにより訂正不能のサブコードデータが記録さ
れ、それを再生する装置が誤動作することが防止される
。Therefore, this prevents uncorrectable subcode data from being recorded and a device that reproduces it from malfunctioning.
次に入力手段5により第3のモートが設定、入力されて
いる場合、例えば第3図に示すフローチャートのような
動作が行なわれる。すなわち信号処理回路8を介してメ
モリ9に2ブロツク分のサブコードデータが記憶された
とき、判定回路3は対応するフラグを判定する。Next, when the third mote is set and input by the input means 5, the operation as shown in the flowchart shown in FIG. 3, for example, is performed. That is, when two blocks of subcode data are stored in the memory 9 via the signal processing circuit 8, the determination circuit 3 determines the corresponding flag.
フラグが所定の判定基準に較べ、より良好なもの(例え
ば判定基準は2ブロック当りの誤りの数が2以下である
とき良とするのに対して、今回の2ブロツクの誤りの数
が1)であるとき、制御回路4は入力されたデータから
、例えばそのパックデータのアイテム(ITEM)を読
み取る。そのアイテムが無情報を意味するとき(OO0
0であるとき)、制御回路4は次の2ブロツク分のサブ
コードデータをメモリ9に記憶させ、同様の処理を繰り
返させる。The flag is better than a predetermined judgment standard (for example, the judgment standard is that it is good when the number of errors per two blocks is 2 or less, but the number of errors in the current two blocks is 1) When this is the case, the control circuit 4 reads, for example, the item (ITEM) of the pack data from the input data. When the item means no information (OO0
0), the control circuit 4 stores the next two blocks of subcode data in the memory 9, and repeats the same process.
アイテムが無情報以外を意味するとき(ooooでない
とき)、制御回路4はメモリ(2ブロツクバツフア)6
に2ブロツク分のデータを記憶させた後、前述した動作
を繰り返させる。When the item means something other than no information (not oooo), the control circuit 4 uses the memory (2 block buffers) 6
After storing two blocks of data, the above-described operation is repeated.
またフラグがより良好なものでないとき、制御回路4は
そのブロックのアドレスを例えばレジスタ等よりなるメ
モリ7に記憶させた後、前述した動作を繰り返させる。If the flag is not better, the control circuit 4 stores the address of the block in the memory 7, which is made up of, for example, a register, and then repeats the above-described operation.
以上の動作が1フレ一ム分のデータについて行なわれた
とき、制御回路4はメモリ7に記憶されているブロック
アドレスを読み出し、メモリ9に記憶されているそのブ
ロックアドレスのサブコードデータを、メモリ6に記憶
されているデータに書き代えさせる。メモリ6には意味
のある情報を持ち、誤り訂正可能であるブロックのデー
タが、またメモリ7にはデータに信頼がおけないブロッ
クのブロックアドレスが、各々記憶されているので、結
局良好でないブロックのデータが、良好な2ブロツクの
データに置き代えられる。メモリ9に記憶されたサブコ
ードデータが必要に応じて順次読み出され、磁気テープ
上に記録されるので。When the above operation is performed for one frame of data, the control circuit 4 reads the block address stored in the memory 7 and transfers the subcode data of the block address stored in the memory 9 to the memory. Rewrite the data with the data stored in 6. Memory 6 stores the data of blocks that have meaningful information and can be corrected, and memory 7 stores the block addresses of blocks whose data is unreliable. The data is replaced with two good blocks of data. The subcode data stored in the memory 9 is sequentially read out as necessary and recorded on the magnetic tape.
1トラツクに同一のサブコードデータが最大8重書き(
1フレームに16重書き)されることになる。Up to 8 identical subcode data can be written on one track (
16 overwriting per frame).
これにより訂正不能のサブコードデータが記録され、そ
れを再生する装置が誤動作することが防止される。This prevents uncorrectable subcode data from being recorded and a device that reproduces it from malfunctioning.
2ブロツク中に記録できる最大のパック数は7であるか
ら、例えばパックの数が7以上である磁気テープは1フ
レーム16重書きすると失われるパックが生じる。そこ
で制御回路4はサブコードデータを読み取り、表示手段
10に所定の表示を行なわせる(例えばパック数を表示
させる)。使用者はこの表示を見て入力手段5を操作し
、前述した所望のモードを選択、入力することができる
。Since the maximum number of packs that can be recorded in two blocks is seven, for example, on a magnetic tape with seven or more packs, if one frame is overwritten with 16 packs, some packs will be lost. Therefore, the control circuit 4 reads the subcode data and causes the display means 10 to perform a predetermined display (for example, display the number of packs). The user can operate the input means 5 while viewing this display to select and input the desired mode described above.
以上の如く本発明は磁気記録再生装置において、入力信
号に含まれる誤り訂正状況を示すフラグを判定する判定
回路と1判定回路の出力に対応して入力信号を記憶する
第1のメモリと、入力信号を処理する処理回路と、処理
回路により処理されたデータを記憶する第2のメモリと
、第2のメモリに記憶されたデータを判定回路の出力に
対応して第1のメモリに記憶された信号で実質的に置き
代えるように制御する制御回路とを備えるようにしたの
で、誤りの多いデータが磁気テープ上に記録され、それ
を再生した装置が誤動作するようなことが防止される。As described above, the present invention provides a magnetic recording and reproducing apparatus that includes a determination circuit that determines a flag indicating an error correction status included in an input signal, a first memory that stores an input signal corresponding to the output of the 1 determination circuit, and an input a processing circuit for processing a signal; a second memory for storing data processed by the processing circuit; and a processing circuit for storing data stored in the second memory in the first memory in correspondence with an output of the determination circuit. Since the magnetic tape is provided with a control circuit that controls the magnetic tape to be substantially replaced by a signal, it is possible to prevent erroneous data from being recorded on the magnetic tape and causing a malfunction in a device that reproduces the data.
第1図は本発明の磁気記録再生装置のブロック図、第2
図及び第3図はそのフローチャート、第4図はそのサブ
コードデータの説明図である。
1・・・PLL回路
2・・・抽出回路
3・・・判定回路
4・・・制御回路
5・・・入力手段
6.7・・・メモリ
8・・・信号処理回路
9・・・メモリ
10・・・表示手段
以上
第2図FIG. 1 is a block diagram of the magnetic recording/reproducing apparatus of the present invention, and FIG.
3 and 3 are flowcharts thereof, and FIG. 4 is an explanatory diagram of the subcode data. 1... PLL circuit 2... Extraction circuit 3... Judgment circuit 4... Control circuit 5... Input means 6.7... Memory 8... Signal processing circuit 9... Memory 10 ...Display means and more Figure 2
Claims (1)
る判定回路と、該判定回路の出力に対応して該入力信号
を記憶する第1のメモリと、該入力信号を処理する処理
回路と、該処理回路により処理されたデータを記憶する
第2のメモリと、該第2のメモリに記憶された該データ
を該判定回路の出力に対応して該第1のメモリに記憶さ
れた信号で実質的に置き代えるように制御する制御回路
とを備えることを特徴とする磁気記録再生装置。a determination circuit that determines a flag indicating an error correction status included in an input signal; a first memory that stores the input signal in correspondence with an output of the determination circuit; a processing circuit that processes the input signal; a second memory for storing data processed by the processing circuit; and substantially converting the data stored in the second memory into a signal stored in the first memory corresponding to the output of the determination circuit. 1. A magnetic recording and reproducing device comprising: a control circuit that controls the magnetic recording and reproducing apparatus so as to replace the .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61315227A JPH0679419B2 (en) | 1986-12-27 | 1986-12-27 | Magnetic recording device |
US07/138,124 US4872171A (en) | 1986-12-27 | 1987-12-28 | Method for recording digital data so as to avoid operational error on reproduction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61315227A JPH0679419B2 (en) | 1986-12-27 | 1986-12-27 | Magnetic recording device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63167483A true JPS63167483A (en) | 1988-07-11 |
JPH0679419B2 JPH0679419B2 (en) | 1994-10-05 |
Family
ID=18062922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61315227A Expired - Fee Related JPH0679419B2 (en) | 1986-12-27 | 1986-12-27 | Magnetic recording device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0679419B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7052636B2 (en) | 2002-01-15 | 2006-05-30 | 3M Innovative Properties Company | Heat treated profile extruded hook |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6044738A (en) * | 1983-08-19 | 1985-03-09 | Kajima Corp | Energy saving glass window |
JPS60226074A (en) * | 1984-04-25 | 1985-11-11 | Sony Corp | Time code correcting circuit |
-
1986
- 1986-12-27 JP JP61315227A patent/JPH0679419B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6044738A (en) * | 1983-08-19 | 1985-03-09 | Kajima Corp | Energy saving glass window |
JPS60226074A (en) * | 1984-04-25 | 1985-11-11 | Sony Corp | Time code correcting circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7052636B2 (en) | 2002-01-15 | 2006-05-30 | 3M Innovative Properties Company | Heat treated profile extruded hook |
US7185401B2 (en) | 2002-01-15 | 2007-03-06 | 3M Innovative Properties Company | Heat treated profile extruded hook |
Also Published As
Publication number | Publication date |
---|---|
JPH0679419B2 (en) | 1994-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2854391B2 (en) | Method for assembling data groups on DAT tape | |
US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
JP2730024B2 (en) | Method and apparatus for recording / reproducing digital information | |
US5453964A (en) | Data processing circuit for disc player | |
US6243845B1 (en) | Code error correcting and detecting apparatus | |
US4872171A (en) | Method for recording digital data so as to avoid operational error on reproduction | |
JPS63167483A (en) | Magnetic recording and reproducing device | |
JPS63167482A (en) | Magnetic recording and reproducing device | |
JPS63160068A (en) | Correcting device for time axis of digital signal | |
JPS63167481A (en) | Magnetic recording and reproducing device | |
US5805618A (en) | Reproducing apparatus for reproducing video information recorded together with error correction codes | |
KR920002001B1 (en) | Pack data processing circuit and method of digital audio tape recorder | |
JP4004102B2 (en) | Code error correction detection device | |
JPH09330569A (en) | Method and apparatus for reproducing digital signal | |
JP3995693B2 (en) | Code error correction detection device | |
JP3239370B2 (en) | Data decryption device | |
JP3670758B2 (en) | CD-ROM decoder | |
JPH1116298A (en) | Code error correcting device | |
JPH0191376A (en) | Auxiliary information recording method | |
JPS63117368A (en) | Information recording and reproducing device | |
JPH0379890B2 (en) | ||
JP2000285601A (en) | Disk reproducing device | |
JPS63302476A (en) | Device for reproducing digital data | |
JPH01315068A (en) | Block address decoding circuit | |
JPS6359221A (en) | Deinterleave circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |