JPS6315468A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6315468A JPS6315468A JP16030386A JP16030386A JPS6315468A JP S6315468 A JPS6315468 A JP S6315468A JP 16030386 A JP16030386 A JP 16030386A JP 16030386 A JP16030386 A JP 16030386A JP S6315468 A JPS6315468 A JP S6315468A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- transistor
- oxygen plasma
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 230000005669 field effect Effects 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 239000011521 glass Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 238000000137 annealing Methods 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、大画面を構成するアクティブマトリクス液
晶ディスプレイ等に応用される薄膜トランジスタの製造
方法に関するものであり、詳しくはガラスの歪点温度以
下の低温プロセスで形成する薄膜トランジスタの高性能
化を図ることができるｉｉＩ躾トランジスタの製造方法
に関する。
晶ディスプレイ等に応用される薄膜トランジスタの製造
方法に関するものであり、詳しくはガラスの歪点温度以
下の低温プロセスで形成する薄膜トランジスタの高性能
化を図ることができるｉｉＩ躾トランジスタの製造方法
に関する。
（ロ）従来の技術
近年、液晶ディスプレイの大画面化、高解像度化に伴い
、その駆動方式は時分割方式から単純マトリクス方式、
更にアクティブマトリクス方式へと移行し、大容量の情
報を表示できるようになりつつある。アクティブマトリ
クス方式は致方を超える画素を有する液晶ディスプレイ
が可能であり、各画素毎にスイッヂングトランジスタを
形成するものである。
、その駆動方式は時分割方式から単純マトリクス方式、
更にアクティブマトリクス方式へと移行し、大容量の情
報を表示できるようになりつつある。アクティブマトリ
クス方式は致方を超える画素を有する液晶ディスプレイ
が可能であり、各画素毎にスイッヂングトランジスタを
形成するものである。
また、各種液晶ディスプレイの基板には表示能力の高い
、ツィスティッド・ネマティックモードが使えること及
びカラー化するための透過型ディスプレイが可能なこと
などの理由からガラスや石英などの透明基板が使われて
いる。
、ツィスティッド・ネマティックモードが使えること及
びカラー化するための透過型ディスプレイが可能なこと
などの理由からガラスや石英などの透明基板が使われて
いる。
そして特に表示画面の拡大化を図る場合には、ディスプ
レイ基板に安価なガラスを使用する方が経済的に有利で
ある。したがってこの経済性を利用するためにアクティ
ブマトリクス方式の液晶ディスプレイを動作させる薄膜
トランジスタを上記ガラス基板上に安定した性能で形成
することができる技術か望まれていた。
レイ基板に安価なガラスを使用する方が経済的に有利で
ある。したがってこの経済性を利用するためにアクティ
ブマトリクス方式の液晶ディスプレイを動作させる薄膜
トランジスタを上記ガラス基板上に安定した性能で形成
することができる技術か望まれていた。
薄膜トランジスタの活性層としては、通常、アモルファ
スシリコンや多結晶シリコンが用いられるが、駆動回路
まで一体化して薄膜トランジスタで形成しようとする場
合には動作速度の速い多結晶シリコンが有望視されてい
る。また、多結晶シリコン薄膜トランジスタのゲート絶
＃！膜には従来、１０００℃前後で形成される熱酸化膜
が用いられることから、基板材料には耐熱性に優れた溶
融石英が使われていた。
スシリコンや多結晶シリコンが用いられるが、駆動回路
まで一体化して薄膜トランジスタで形成しようとする場
合には動作速度の速い多結晶シリコンが有望視されてい
る。また、多結晶シリコン薄膜トランジスタのゲート絶
＃！膜には従来、１０００℃前後で形成される熱酸化膜
が用いられることから、基板材料には耐熱性に優れた溶
融石英が使われていた。
（ハ）発明が解決しようとする問題点
しかしながら、液晶ディスプレイの大画面化に伴い、溶
融石英に変えて安価なガラス基板を使用したくともガラ
スの歪点温度が５５０〜６００℃と熱酸化膜を形成する
温度より低いため、従来の熱酸化法は使えなかった。そ
こで、より低温で絶縁膜が形成できる常圧ＣＶＤ法、減
圧ＣＶＤ沫、プラズマＣＶ Ｄ法、光ＣＶＤ法などが用
いられてはいるが、現状では上記の方法により形成され
た絶縁膜及びその界面の特性はＰｊＡ酸化膜に比へて劣
っており、動作特性の優れたトランジスタの形成は困難
であった。また、低温で形成したこれらの絶縁膜の特性
を改善するには９００〜１０００’Ｃの熱処理が有効で
あることが知られているが、もちろん、このような高温
の熱処理は歪点温度の低いガラス基板上での薄膜トラン
ジスタの形成には使えなかった。
融石英に変えて安価なガラス基板を使用したくともガラ
スの歪点温度が５５０〜６００℃と熱酸化膜を形成する
温度より低いため、従来の熱酸化法は使えなかった。そ
こで、より低温で絶縁膜が形成できる常圧ＣＶＤ法、減
圧ＣＶＤ沫、プラズマＣＶ Ｄ法、光ＣＶＤ法などが用
いられてはいるが、現状では上記の方法により形成され
た絶縁膜及びその界面の特性はＰｊＡ酸化膜に比へて劣
っており、動作特性の優れたトランジスタの形成は困難
であった。また、低温で形成したこれらの絶縁膜の特性
を改善するには９００〜１０００’Ｃの熱処理が有効で
あることが知られているが、もちろん、このような高温
の熱処理は歪点温度の低いガラス基板上での薄膜トラン
ジスタの形成には使えなかった。
従って、高温熱処理と同等或いはそれ以上の効果をもた
らしうる低温処理方法の開発が期待されていた。
らしうる低温処理方法の開発が期待されていた。
この発明は上記の事情に鑑みてなされたもので、その目
的は、大画面化が容易なガラス基板に低温プロセスによ
る高性能薄膜トランジスタを形成する方法の提供を目的
としたもので、特に多結晶シリコンを活性層とするＭＩ
Ｓ型電界効果トランジスタにおいて、良好な特性を有す
る界面を形成することにある。
的は、大画面化が容易なガラス基板に低温プロセスによ
る高性能薄膜トランジスタを形成する方法の提供を目的
としたもので、特に多結晶シリコンを活性層とするＭＩ
Ｓ型電界効果トランジスタにおいて、良好な特性を有す
る界面を形成することにある。
（ニ）問題点を解決するための手段
この発明は少なくとも表面が絶縁物質である基板の一方
面に活性層を形成し、この活性層上にＭＩＳ型電界効果
トランジスタを形成する１１１９トランジスタの製造方
法において、 ＭＩＳ型電界効果トランジスタのゲートが該トランジス
タのゲート絶縁膜上に堆積形成される前に、このゲート
絶縁膜の少なくとも前記ゲートが堆積形成される部位に
酸素プラズマを照射することを特徴とする薄膜トランジ
スタの製造方法である。
面に活性層を形成し、この活性層上にＭＩＳ型電界効果
トランジスタを形成する１１１９トランジスタの製造方
法において、 ＭＩＳ型電界効果トランジスタのゲートが該トランジス
タのゲート絶縁膜上に堆積形成される前に、このゲート
絶縁膜の少なくとも前記ゲートが堆積形成される部位に
酸素プラズマを照射することを特徴とする薄膜トランジ
スタの製造方法である。
〈ホン作 用
この発明は、ゲート絶縁膜に酸素プラズマを照射するこ
とｔこより、ガラスの歪点温度以下の低温でもゲート絶
縁膜を向上させることができるようにしたものである。
とｔこより、ガラスの歪点温度以下の低温でもゲート絶
縁膜を向上させることができるようにしたものである。
（へ）実施例
以下この発明り実施例を図面にて詳ｊボするが、この発
明が以下の実施例に限定されるものではない。
明が以下の実施例に限定されるものではない。
第１図ａ−ｆは、Ｍ Ｉ Ｓ型電界効果トランジスタを
形成する多結晶シリコン薄膜トランジスタの製造プロセ
スを断面で示した図である。
形成する多結晶シリコン薄膜トランジスタの製造プロセ
スを断面で示した図である。
基板１は、絶縁物質であるパイレックスガラスを用いて
いる。まず、有機洗浄及び酸洗浄したパイレックスガラ
ス基板１上面に、真空蒸着法により多結晶シリコン酸化
膜２を蒸着する。多結晶シリコン薄膜２の形成は、基板
温度５００℃、真空度３Ｘ１０’ ｐａ １成膜速度１
人／ ＳｅＣの条件で行ない、形成された膜厚は１００
０人である。この多結晶シリコン薄膜２をパターン化し
て活性層部を形成する（第り図ａ参照）。次いで、常圧
ＣＶＩ）法により４２０℃でゲート絶縁膜となるシリコ
ン酸化膜３をそのｉ厚が５００人となるまで堆積し、窒
素雰囲気中でアニールする。次いで、基板温度４００℃
で３０分間シリコン酸化膜３の全面に酸素プラズマを照
射する。このときの酸素プラズマの出力は１５０ｍＷ
／ ｃｒｊである。（第１図す参照）。次ニ前）ホと同
一の条件による真空蒸着法により、多結晶シリコン膜４
をその膜厚が５００人となるまで堆積する。続いてその
上面に、スパッタ汰によりＡｔ５１膜５をその膜厚が５
０００人となるまで堆積した後、フォトリソグラフィに
よりシリコン酸化Ｂ！３上にゲート１２を形成する（第
１図Ｃ参照）。次に、イオン注入時の汚染防止用として
常圧ＣＶＤ沫により、シリコン酸化膜６をその膜厚が５
００人となるまで堆積した後、ボロンイオノ（Ｂ÷）を
７０ｋｅＶで３×１０ 個／ｄ注入する（第１図Ｃ参
照）。前記シリコン酸化膜６の表面をその膜厚が２００
人となるまでエツチングした後、層間絶縁膜となるシリ
コン酸化膜７を常圧ＣＶＤ法でその膜厚が５０００Ａと
なるまで堆積し、ボロン活性化のために窒素雰囲気中５
００℃で１時間アニールを行なう。続いて圧力１００ｐ
ａの水素プラズマ雰囲気中３５０℃で３０分間の水素化
を行なう。次に、ソース及びドレイン部のコンタクトホ
ール８，９を開孔しく第１図Ｃ参照）、スパッタ法でＡ
ｔ Ｓｉをその膜厚が５０００人となるまで堆積した後
、パターン化によりソース電極１ｏ及びドレイン電極１
１を形成する（第１図Ｃ参照）。最後に水素雰囲気中４
４０℃で３０分間アニールを行ない、薄膜トランジスタ
を完成する。
いる。まず、有機洗浄及び酸洗浄したパイレックスガラ
ス基板１上面に、真空蒸着法により多結晶シリコン酸化
膜２を蒸着する。多結晶シリコン薄膜２の形成は、基板
温度５００℃、真空度３Ｘ１０’ ｐａ １成膜速度１
人／ ＳｅＣの条件で行ない、形成された膜厚は１００
０人である。この多結晶シリコン薄膜２をパターン化し
て活性層部を形成する（第り図ａ参照）。次いで、常圧
ＣＶＩ）法により４２０℃でゲート絶縁膜となるシリコ
ン酸化膜３をそのｉ厚が５００人となるまで堆積し、窒
素雰囲気中でアニールする。次いで、基板温度４００℃
で３０分間シリコン酸化膜３の全面に酸素プラズマを照
射する。このときの酸素プラズマの出力は１５０ｍＷ
／ ｃｒｊである。（第１図す参照）。次ニ前）ホと同
一の条件による真空蒸着法により、多結晶シリコン膜４
をその膜厚が５００人となるまで堆積する。続いてその
上面に、スパッタ汰によりＡｔ５１膜５をその膜厚が５
０００人となるまで堆積した後、フォトリソグラフィに
よりシリコン酸化Ｂ！３上にゲート１２を形成する（第
１図Ｃ参照）。次に、イオン注入時の汚染防止用として
常圧ＣＶＤ沫により、シリコン酸化膜６をその膜厚が５
００人となるまで堆積した後、ボロンイオノ（Ｂ÷）を
７０ｋｅＶで３×１０ 個／ｄ注入する（第１図Ｃ参
照）。前記シリコン酸化膜６の表面をその膜厚が２００
人となるまでエツチングした後、層間絶縁膜となるシリ
コン酸化膜７を常圧ＣＶＤ法でその膜厚が５０００Ａと
なるまで堆積し、ボロン活性化のために窒素雰囲気中５
００℃で１時間アニールを行なう。続いて圧力１００ｐ
ａの水素プラズマ雰囲気中３５０℃で３０分間の水素化
を行なう。次に、ソース及びドレイン部のコンタクトホ
ール８，９を開孔しく第１図Ｃ参照）、スパッタ法でＡ
ｔ Ｓｉをその膜厚が５０００人となるまで堆積した後
、パターン化によりソース電極１ｏ及びドレイン電極１
１を形成する（第１図Ｃ参照）。最後に水素雰囲気中４
４０℃で３０分間アニールを行ない、薄膜トランジスタ
を完成する。
なお、上記酸素プラズマの照射は、シリコン酸化膜３の
ゲート１２が堆積形成される部位のみであってもよい。
ゲート１２が堆積形成される部位のみであってもよい。
第２図は、この発明の実施例で作製した薄膜トランジス
タ（チャネル長１５μ、チャネル幅２０μ）のゲート電
圧−ソース電流特性を示したものである。Ａはゲート絶
縁膜形成後に酸素プラズマを照射したものであり、Ｂは
未照射のものである。また、この時ソースに対するドレ
インの電圧は一２Ｖである。
タ（チャネル長１５μ、チャネル幅２０μ）のゲート電
圧−ソース電流特性を示したものである。Ａはゲート絶
縁膜形成後に酸素プラズマを照射したものであり、Ｂは
未照射のものである。また、この時ソースに対するドレ
インの電圧は一２Ｖである。
第２図より、ゲート絶縁膜への酸素プラズマ照射によっ
て、薄膜トランジスタの特性が向上していることがわか
る。
て、薄膜トランジスタの特性が向上していることがわか
る。
以上のように、多結晶シリコン薄膜トランジスタのプロ
セスに酸素プラズマ照射を採用することにより、ガラス
基板上で行われる低温プロセスにおいても特性の良好な
薄膜トランジスタが形成可能となる。
セスに酸素プラズマ照射を採用することにより、ガラス
基板上で行われる低温プロセスにおいても特性の良好な
薄膜トランジスタが形成可能となる。
なお、この実施例では、ゲート絶縁膜の形成性として、
常圧ＣＶＤ法を用いたが、この発明はこれに限らず、減
圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法及びこれら
の複数を組み合わせて用いてもよい。またこの実施例で
は照射するプラズマの出力を１５０ｍＷ ／ ｏｌとし
たが２００６１Ｗ ／ ｏｊを超えると、酸化膜及び界
面が損傷し、逆に特性が悪くなる場合があり、出力は２
００ｍＷ ／ ｏｊ以下に抑えておくことが望ましい。
常圧ＣＶＤ法を用いたが、この発明はこれに限らず、減
圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法及びこれら
の複数を組み合わせて用いてもよい。またこの実施例で
は照射するプラズマの出力を１５０ｍＷ ／ ｏｌとし
たが２００６１Ｗ ／ ｏｊを超えると、酸化膜及び界
面が損傷し、逆に特性が悪くなる場合があり、出力は２
００ｍＷ ／ ｏｊ以下に抑えておくことが望ましい。
また、この発明の効果を明確にするために下記工程によ
り単結晶シリコン基板上にＭＯＳキャパシタを製作し、
第１表に示すように酸素プラズマを照射を行なった場合
と行なわない場合とでそれぞれの特性を測定した。
り単結晶シリコン基板上にＭＯＳキャパシタを製作し、
第１表に示すように酸素プラズマを照射を行なった場合
と行なわない場合とでそれぞれの特性を測定した。
第１表
いずれの点においても、酸素プラズマ照射によって特性
の向上が認められた。更に、２か月経過後の測定におい
ても、酸素プラズマ照射の試料では、未照射の試料に比
べて特性の劣化はごく僅かであった。
の向上が認められた。更に、２か月経過後の測定におい
ても、酸素プラズマ照射の試料では、未照射の試料に比
べて特性の劣化はごく僅かであった。
これらは、酸素プラズマの照射によってシリコン酸化膜
の膜質（密度、組成、原子間距離、結合角など）が熱酸
化膜に近いものになっているためで、この酸素プラズマ
照射を薄膜トランジスタのゲート絶縁膜に施せば、低湿
プロセスでも大変良好な特性を持つトランジスタが作製
可能となる。
の膜質（密度、組成、原子間距離、結合角など）が熱酸
化膜に近いものになっているためで、この酸素プラズマ
照射を薄膜トランジスタのゲート絶縁膜に施せば、低湿
プロセスでも大変良好な特性を持つトランジスタが作製
可能となる。
なお、ＭＯＳキャパシタは以下のようにして製作される
。
。
まず、ＲＣＡ洗浄を施したＰ型単結晶シリコン基板上に
、常圧ＣＶＤ法により４２０℃で５００人のシリコン酸
化膜を堆積する。次いで、窒素雰囲気中、５５０℃で１
時間アニールを行ない、更に、基板温度４００℃で出力
１５０ｍＷ ／ ｃｍの酸素プラズマを３０分間照射す
る。次いで、このシリコン酸化膜上にＡ１電極を５００
０人蒸着し、さらに基板裏面にもＡ１を５０００人蒸者
する。以上によりＭＯＳキャパシタは完成される。
、常圧ＣＶＤ法により４２０℃で５００人のシリコン酸
化膜を堆積する。次いで、窒素雰囲気中、５５０℃で１
時間アニールを行ない、更に、基板温度４００℃で出力
１５０ｍＷ ／ ｃｍの酸素プラズマを３０分間照射す
る。次いで、このシリコン酸化膜上にＡ１電極を５００
０人蒸着し、さらに基板裏面にもＡ１を５０００人蒸者
する。以上によりＭＯＳキャパシタは完成される。
（ト）発明の効果
この発明によれば、表面が絶縁物質である基板上の薄膜
トランジスタ形成において、ゲート絶縁膜に酸素プラズ
マを照射することにより、低温プロセスでも特性の良好
な薄膜トランジスタを作製することができる。これによ
り安価なガラス基板等を用いたアクティブマトリクス・
パネルの製造が可能となり、大面積薄型ディスプレイな
どへ応用することができる。
トランジスタ形成において、ゲート絶縁膜に酸素プラズ
マを照射することにより、低温プロセスでも特性の良好
な薄膜トランジスタを作製することができる。これによ
り安価なガラス基板等を用いたアクティブマトリクス・
パネルの製造が可能となり、大面積薄型ディスプレイな
どへ応用することができる。
第１図ａ〜ｆはこの発明の一実施例を示す多結晶シリコ
ン薄膜トランジスタ製造の各プロセスにあける素子断面
図、第２図はゲート絶縁膜形成後に酸素プラズマを照射
した場合と、しない場合との薄膜トランジスタの特性を
比較した比較図である。 １・・・・・・基板（ガラス基板）、 ２・・・・・・活性層（多結晶シリコン薄膜）、１２・
・・・・・ゲート、 ３・・・・・・ゲート絶縁膜（シリコン酸化膜）。 鍜
ン薄膜トランジスタ製造の各プロセスにあける素子断面
図、第２図はゲート絶縁膜形成後に酸素プラズマを照射
した場合と、しない場合との薄膜トランジスタの特性を
比較した比較図である。 １・・・・・・基板（ガラス基板）、 ２・・・・・・活性層（多結晶シリコン薄膜）、１２・
・・・・・ゲート、 ３・・・・・・ゲート絶縁膜（シリコン酸化膜）。 鍜
Claims (1)
- 【特許請求の範囲】 １、少なくとも表面が絶縁物質である基板の一方面に活
性層を形成し、この活性層上にＭＩＳ型電界効果トラン
ジスタを形成する薄膜トランジスタの製造方法において
、 ＭＩＳ型電界効果トランジスタのゲートが該トランジス
タのゲート絶縁膜上に堆積形成される前に、このゲート
絶縁膜の少なくとも前記ゲートが堆積形成される部位に
酸素プラズマを照射することを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16030386A JPS6315468A (ja) | 1986-07-08 | 1986-07-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16030386A JPS6315468A (ja) | 1986-07-08 | 1986-07-08 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315468A true JPS6315468A (ja) | 1988-01-22 |
Family
ID=15712041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16030386A Pending JPS6315468A (ja) | 1986-07-08 | 1986-07-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315468A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039057A (ja) * | 1989-06-02 | 1991-01-16 | Hino Motors Ltd | アクセル変位量検出器 |
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
| US5817549A (en) * | 1994-08-31 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5840600A (en) * | 1994-08-31 | 1998-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device and apparatus for treating semiconductor device |
| US6150203A (en) * | 1994-08-31 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US8344378B2 (en) | 2009-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
-
1986
- 1986-07-08 JP JP16030386A patent/JPS6315468A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039057A (ja) * | 1989-06-02 | 1991-01-16 | Hino Motors Ltd | アクセル変位量検出器 |
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
| US5817549A (en) * | 1994-08-31 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5840600A (en) * | 1994-08-31 | 1998-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device and apparatus for treating semiconductor device |
| US6150203A (en) * | 1994-08-31 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
| US8344378B2 (en) | 2009-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
| US8956934B2 (en) | 2009-06-26 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275851A (en) | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| WO1997022141A1 (fr) | Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62205664A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6148979A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JPH1197438A (ja) | シリコン酸化物の改質方法 | |
| JPS63283068A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5968975A (ja) | 半導体装置およびその製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03120872A (ja) | 半導体装置及びその製造方法 | |
| JPS63133575A (ja) | 薄膜トランジスタ | |
| JPH0462174B2 (ja) | ||
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JPH01309379A (ja) | 薄膜半導体素子 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPH03161977A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS6379381A (ja) | 薄膜トランジスタ− |