JPS6314241A - メモリ拡張方式 - Google Patents
メモリ拡張方式Info
- Publication number
- JPS6314241A JPS6314241A JP15603286A JP15603286A JPS6314241A JP S6314241 A JPS6314241 A JP S6314241A JP 15603286 A JP15603286 A JP 15603286A JP 15603286 A JP15603286 A JP 15603286A JP S6314241 A JPS6314241 A JP S6314241A
- Authority
- JP
- Japan
- Prior art keywords
- area
- bank
- user
- program
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 230000004048 modification Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract 2
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ拡張方式に係り5特に、バンク制御方
式により実質的にメモリを拡張し、非バンク領域にあっ
たプログラムをバンク領域に移し、複数のユーザプログ
ラムを、それぞれのバンク領域で並列動作させる方式に
関する。
式により実質的にメモリを拡張し、非バンク領域にあっ
たプログラムをバンク領域に移し、複数のユーザプログ
ラムを、それぞれのバンク領域で並列動作させる方式に
関する。
20ビツトのアドレスを備えるマイクロプロセッサを使
った機器、たとえばパーソナルコンピュータでは、1M
Bのアドレス空間をアクセスできる。
った機器、たとえばパーソナルコンピュータでは、1M
Bのアドレス空間をアクセスできる。
この空間内に、システム領域とユーザ領域を配置し、一
つのシステムを構築している。ところで、近年、システ
ムの性能、機能の向上に竿なって、システム領域が増大
し、また、大規模なユーザプログラムも出現してきて、
メモリの増大が安謂されている。
つのシステムを構築している。ところで、近年、システ
ムの性能、機能の向上に竿なって、システム領域が増大
し、また、大規模なユーザプログラムも出現してきて、
メモリの増大が安謂されている。
従来のパーソナルコンピュータのアドレス空間構造を第
2図に示す。
2図に示す。
複数のユーザプログラムを同時に並列実行させるシステ
ムでは、ユーザ領域を分割して使用するので、1ユーザ
当りの割当て領域が小さくなる。
ムでは、ユーザ領域を分割して使用するので、1ユーザ
当りの割当て領域が小さくなる。
したかって、大規模なユーザプログラムを動作させる時
には、メモリ不足が発生し、他のユーザプログラムと同
時に実行させることが困難であった。
には、メモリ不足が発生し、他のユーザプログラムと同
時に実行させることが困難であった。
これらの対策として、特開昭58−23374号公報に
記載された方式、および、同59−231661号公報
に記載された方式が知られている。
記載された方式、および、同59−231661号公報
に記載された方式が知られている。
前者の方式は、一定の大きさのアドレス空間を複数有す
る多重仮想記憶計算機において、ユーザに与えられるア
ドレス空間を二重化し、その一方をユーザプログラム用
に解放するとともに他方ではシステム°プログラムを動
作させ、かつ、両者の間で情報の交換が行なえるアドレ
ス共通部と雨空間を制御する制御フ゛ログラムを設けた
ことを特徴とするアドレス空間拡張方式である。
る多重仮想記憶計算機において、ユーザに与えられるア
ドレス空間を二重化し、その一方をユーザプログラム用
に解放するとともに他方ではシステム°プログラムを動
作させ、かつ、両者の間で情報の交換が行なえるアドレ
ス共通部と雨空間を制御する制御フ゛ログラムを設けた
ことを特徴とするアドレス空間拡張方式である。
一方、後者の方式は、バンク領域と非バンク領域とから
なるメモリを具備し、該メモリに格納された複数個のモ
ジー−ルかうなるプログラムに従って動作するシステム
において、前記非バンク領域に格納されていた複数個の
モジュールのうち。
なるメモリを具備し、該メモリに格納された複数個のモ
ジー−ルかうなるプログラムに従って動作するシステム
において、前記非バンク領域に格納されていた複数個の
モジュールのうち。
少なくとも1個のモジュールを前記バンク領域に移設す
るに際し、前記被移設モジエールを格納せるバンク番号
およびそのスタートアドレスとをセットする機能と、前
記被移設モジュールからの戻り先のバンク番号およびそ
のアドレスとをセントする機能を具備する中継モジー−
ルを付設するとともに、該中継モジュールに前記被移設
モジエールの移設前のラベルを付与し、かつ前記被移設
モジエールには、前記移設前のラベルとは異なるラベル
を付与しておき、前記被移設モジエールの移設前のラベ
ルを用いて前記中継モジューをコールすることにより、
前記被移設モジエールをアクセス可能としたことを特徴
とする。プログラム分割に伴なうバンク制御方式である
。
るに際し、前記被移設モジエールを格納せるバンク番号
およびそのスタートアドレスとをセットする機能と、前
記被移設モジュールからの戻り先のバンク番号およびそ
のアドレスとをセントする機能を具備する中継モジー−
ルを付設するとともに、該中継モジュールに前記被移設
モジエールの移設前のラベルを付与し、かつ前記被移設
モジエールには、前記移設前のラベルとは異なるラベル
を付与しておき、前記被移設モジエールの移設前のラベ
ルを用いて前記中継モジューをコールすることにより、
前記被移設モジエールをアクセス可能としたことを特徴
とする。プログラム分割に伴なうバンク制御方式である
。
上記従来技術のうち前者は、多重仮想記憶装置を備える
ことを前提としており、バンク切換制御については配慮
されていなかった。また、後者は、バンク切換制御に関
するものであるが、一つのユーザプログラムを分割して
1片方をバンク部で動作させる方式に関するもので、複
数のユーザプログラムを同時に並列実行させることにつ
いて配慮されて(・なかった。
ことを前提としており、バンク切換制御については配慮
されていなかった。また、後者は、バンク切換制御に関
するものであるが、一つのユーザプログラムを分割して
1片方をバンク部で動作させる方式に関するもので、複
数のユーザプログラムを同時に並列実行させることにつ
いて配慮されて(・なかった。
ユーザプログラムには、割込処理プログラムを持つもの
か多く、これらのユーザプログラムをバンク領域で並列
動作させるためには、非同期に発生する割込みに対して
バンク切換えを行なうことが必要である。
か多く、これらのユーザプログラムをバンク領域で並列
動作させるためには、非同期に発生する割込みに対して
バンク切換えを行なうことが必要である。
不発明の目的は、既存のユーザプログラムを最小限の修
正で、任意のバンク上で動作できるようにし、複数のユ
ーザプログラムをそれぞれのバンク上で並列実行させる
メモリ拡張方式を提供することKある。
正で、任意のバンク上で動作できるようにし、複数のユ
ーザプログラムをそれぞれのバンク上で並列実行させる
メモリ拡張方式を提供することKある。
上記目的は、バンク領域と非バンク領域とからなるメモ
リ装置を備えるシステムにおいて、ユーザプログラムの
実行に際し、非同期に発生する割込みに対して、バンク
切換えを伴なう割込制御を行なう割込制御プログラムを
格納するとともに、割込処理プログラムの配置されてい
るバンク番号および先頭アドレスを保存管理する領域を
、上記非バンク領域に割込制御領域として備えることに
より達成することができる。
リ装置を備えるシステムにおいて、ユーザプログラムの
実行に際し、非同期に発生する割込みに対して、バンク
切換えを伴なう割込制御を行なう割込制御プログラムを
格納するとともに、割込処理プログラムの配置されてい
るバンク番号および先頭アドレスを保存管理する領域を
、上記非バンク領域に割込制御領域として備えることに
より達成することができる。
上記割込制御領域は、好ましくは、非バンク領域内のシ
ステム領域中に投げる。また、バンク番号と先頭アドレ
スは、テーブル形式にして格納することができる。
ステム領域中に投げる。また、バンク番号と先頭アドレ
スは、テーブル形式にして格納することができる。
あるバンク領域でユーザプログラムが動作中に割込みが
発生した場合、その割込みの処理プログラムが別のバン
ク領域に配置されている場合がある。本発明に係る割込
制御では1割込みに対する処理プログラムの配置されて
いるバンク番号とその先頭アドレスを管理する。割込み
を受は付けた時、該当する割込処理プログラムのバンク
番号にバンクを切換え、該当プログラムを呼び出して実
行する。割込処理が終了したならば、再び1割込み受は
付は時のバンク番号にバンクを切換え、割込まれた所ヘ
リターンする。
発生した場合、その割込みの処理プログラムが別のバン
ク領域に配置されている場合がある。本発明に係る割込
制御では1割込みに対する処理プログラムの配置されて
いるバンク番号とその先頭アドレスを管理する。割込み
を受は付けた時、該当する割込処理プログラムのバンク
番号にバンクを切換え、該当プログラムを呼び出して実
行する。割込処理が終了したならば、再び1割込み受は
付は時のバンク番号にバンクを切換え、割込まれた所ヘ
リターンする。
このような動作を行なう割込制御構造をシステムで備え
ているので、既存のユーザプログラムは。
ているので、既存のユーザプログラムは。
バンクを意識せずに、他のユーザプログ5ムと並列動作
できる。
できる。
以下1本発明の実施例を図面により説明する。
第3図に1本発明のメモリ拡張方式の一実施例を適用し
たパーソナルコンビエータシステムを示す。
たパーソナルコンビエータシステムを示す。
同図において、10はメモリ(RAM)、20はR,A
Mコントローラであって、バンク切換え機構を持つ。
Mコントローラであって、バンク切換え機構を持つ。
21はバンクレジスタである。30はマイクロプロセッ
サ(CPU)、40はDMAコントローラ、50はディ
スク装置である。上記バンクレジスタ21に指定するこ
とによって、複数バンクの内から任意の一つを選択でき
る。
サ(CPU)、40はDMAコントローラ、50はディ
スク装置である。上記バンクレジスタ21に指定するこ
とによって、複数バンクの内から任意の一つを選択でき
る。
第1図に、本発明のメモリ拡張方式によるアドレス空間
構造の一実施例を示す。
構造の一実施例を示す。
同図において、600は非バンク領域、700はバンク
領域である。非バンク領域600に、システム領域10
0とユーザ1領域300を配置する。バンク領域700
に、システム領域200.ユーザ2領域400ユーザ3
領域500を配置する。
領域である。非バンク領域600に、システム領域10
0とユーザ1領域300を配置する。バンク領域700
に、システム領域200.ユーザ2領域400ユーザ3
領域500を配置する。
ユーザ2領域400と、ユーザ3領域500を非バンク
領域600からバンク領域700に移すことによって、
ユーザ1領域を拡大している。ユーザ2領域とユーザ6
領域の大きさは、バンク領域の大きさまで拡大できる。
領域600からバンク領域700に移すことによって、
ユーザ1領域を拡大している。ユーザ2領域とユーザ6
領域の大きさは、バンク領域の大きさまで拡大できる。
第1図は、ユーザ1.ユーザ2およびユーザ3の、各領
域10 、400および500に各々格納される三つの
ユーザプログラムを並列実行させる例を示している。バ
ンクの数を増加することによって、これ以上のユーザプ
ログラムを並列実行させることかできる。
域10 、400および500に各々格納される三つの
ユーザプログラムを並列実行させる例を示している。バ
ンクの数を増加することによって、これ以上のユーザプ
ログラムを並列実行させることかできる。
110はバンク切換制御を伴なう割込制御領域であり、
システム領域100内に備えられる。当該割込制御領域
は、非バンク領域600にあるので、バンクレジスタ値
に関係なく、常にアクセスできる。
システム領域100内に備えられる。当該割込制御領域
は、非バンク領域600にあるので、バンクレジスタ値
に関係なく、常にアクセスできる。
第4図に1割込み発生時のバンク切換制御のメカニズム
を示す。
を示す。
同図は、ユーザ3領域500でユーザプログラムが実行
中に、ある割込み(たとえば通信回線からの割込み)が
発生し、この割込処理プログラムがユーザ2領域にある
場合の動作説明図である。
中に、ある割込み(たとえば通信回線からの割込み)が
発生し、この割込処理プログラムがユーザ2領域にある
場合の動作説明図である。
ユーザ3領域500に格納されているプログラムが実行
中の場合であるとすると、バンクレジスタ21の値は、
ユーザ3領域のバンク番号を示している。ここで割込み
が発生すると5割込制御領域110内に格納されている
割込制御プログラムに制御が渡る(■)。割込制御プロ
グラムは、発生した割込みに対する処理プログラムが配
置されているバンク番号を、バンクレジスタ21に設定
し、バンクを切換えるCl5))。つぎに、当該割込処
理プログラムを呼び出す(■)。
中の場合であるとすると、バンクレジスタ21の値は、
ユーザ3領域のバンク番号を示している。ここで割込み
が発生すると5割込制御領域110内に格納されている
割込制御プログラムに制御が渡る(■)。割込制御プロ
グラムは、発生した割込みに対する処理プログラムが配
置されているバンク番号を、バンクレジスタ21に設定
し、バンクを切換えるCl5))。つぎに、当該割込処
理プログラムを呼び出す(■)。
所定の割込処理が終了したならば、呼び出し元ヘリター
ンする((イ))。この場合は、割込制御領域110に
リターンする。割込制御プログラムは、バンクレジスタ
21の値を、割込み発生前の値に回復し、再びバンクを
切換える(■)。そして割込まれたプログラムにリター
ンする(■)。
ンする((イ))。この場合は、割込制御領域110に
リターンする。割込制御プログラムは、バンクレジスタ
21の値を、割込み発生前の値に回復し、再びバンクを
切換える(■)。そして割込まれたプログラムにリター
ンする(■)。
第5A図に1割込制御領域110に格納されたプログラ
ムのロジックの流れを示し、第5B図に割込制御テーブ
ルの構造を示す。
ムのロジックの流れを示し、第5B図に割込制御テーブ
ルの構造を示す。
割込制御テーブル120に1割込処理プログラムのアド
レスと、そのプログラムが配置されている領域のバンク
番号を格納しておく。割込タイプは複数あるので、それ
ぞれの割込タイプ別に、これらの情報を管理する。
レスと、そのプログラムが配置されている領域のバンク
番号を格納しておく。割込タイプは複数あるので、それ
ぞれの割込タイプ別に、これらの情報を管理する。
割込制御プログラムは、まず、バンク切換えが必要か否
かを判定する(ステップ111)。割込処理プログラム
が非バンク領域に配置されている場合には1割込処理プ
ログラムを呼び出す(ステップ113)。この場合、バ
ンク切換え処理が不要なので、この判定処理によって高
速化を実現できる。
かを判定する(ステップ111)。割込処理プログラム
が非バンク領域に配置されている場合には1割込処理プ
ログラムを呼び出す(ステップ113)。この場合、バ
ンク切換え処理が不要なので、この判定処理によって高
速化を実現できる。
ツキに、バンクレジスタ21に現在設定されている値を
他の場所に退避しておき、これから実行するJ’J込処
理プログラムが配置されている領域のバンク番号を、バ
ンクレジスタ21に設定し、バンク切換えを行なう(ス
テップ112)。そして1割込処理プログラムを呼び出
す(ステップ113)。
他の場所に退避しておき、これから実行するJ’J込処
理プログラムが配置されている領域のバンク番号を、バ
ンクレジスタ21に設定し、バンク切換えを行なう(ス
テップ112)。そして1割込処理プログラムを呼び出
す(ステップ113)。
割込処理プログラムからリターンしてきた時、ステップ
112で退避しておいたバンク番号をバンクレジスタ2
1に回復して、バンクを切換える(ステップ114)。
112で退避しておいたバンク番号をバンクレジスタ2
1に回復して、バンクを切換える(ステップ114)。
最後に、割込まれたプログラムへリターンする(ステッ
プ115)。
プ115)。
割込制御テーブル120への情報登録は、各ユーザプロ
グラムの初期化ルーチンが1割込プログラム登録機能を
呼び出すことによって行なう。
グラムの初期化ルーチンが1割込プログラム登録機能を
呼び出すことによって行なう。
この割込プログラム登録機能処理では、第6図に示すよ
うに1割込処理プログラムのアドレスと、当該プログラ
ムの配置されている領域のバンク番号を、割込制御テー
ブル120へ格納する(ステップ151.132 )。
うに1割込処理プログラムのアドレスと、当該プログラ
ムの配置されている領域のバンク番号を、割込制御テー
ブル120へ格納する(ステップ151.132 )。
第7図は、本発明の別の実施例を示す。第1図に不す実
施例との構成上の違いは、バンク領域700が犬ぎくな
って(・る点にある。バンク領域を太きくすることによ
って、ユーザ2領域400 、ユーザ3領域500を拡
大できる。この場合、110の割込制御領域は、第1図
の場合と同一である。
施例との構成上の違いは、バンク領域700が犬ぎくな
って(・る点にある。バンク領域を太きくすることによ
って、ユーザ2領域400 、ユーザ3領域500を拡
大できる。この場合、110の割込制御領域は、第1図
の場合と同一である。
本発明によれば、バンク領域と非バンク領域とからなる
メモリ装置を備えるシステムにおいて、バンク切換えに
関する特別な処理をシステムプログラムで行なうので、
既存のユーザプログラムを最小限の修正で、任意のバン
ク上に配置し、複数のユーザプログラムを、それぞれの
バンク上で並列実行させることかでさる。
メモリ装置を備えるシステムにおいて、バンク切換えに
関する特別な処理をシステムプログラムで行なうので、
既存のユーザプログラムを最小限の修正で、任意のバン
ク上に配置し、複数のユーザプログラムを、それぞれの
バンク上で並列実行させることかでさる。
第1図は本発明メモリ拡張方式の一実施例によるアドレ
ス空間構造を示す概念図、第2図は従来システムのアド
レス空間構造を示す概念図、第6図は本発明のメモリ拡
張方式の一実施例を適用したパーソナルコンピュータの
構成図、第4図は割プルの構造を示す構造図、第6図は
割込プログラム登録機能のロジックの流れを示すフロー
チャート、第7図は本発明メモリ拡張方式の別の実施例
のアドレス空間構造を示す概念図である。 10・・・1(、A〜1(メそり) 20・・・)LAMコントローラ 21・・・バンクレジスタ 30・・・CPU(プロセッサ) 100・・・システム領域 200・・・システム領域 600・・・ユーザ1領域 400・・ユーザ2領域 500・・・ユーザ3領域 600・・・非バンク領域 700・・・バンク領域 11Q・・割込制御領域 120・・・割込制御テーブル
ス空間構造を示す概念図、第2図は従来システムのアド
レス空間構造を示す概念図、第6図は本発明のメモリ拡
張方式の一実施例を適用したパーソナルコンピュータの
構成図、第4図は割プルの構造を示す構造図、第6図は
割込プログラム登録機能のロジックの流れを示すフロー
チャート、第7図は本発明メモリ拡張方式の別の実施例
のアドレス空間構造を示す概念図である。 10・・・1(、A〜1(メそり) 20・・・)LAMコントローラ 21・・・バンクレジスタ 30・・・CPU(プロセッサ) 100・・・システム領域 200・・・システム領域 600・・・ユーザ1領域 400・・ユーザ2領域 500・・・ユーザ3領域 600・・・非バンク領域 700・・・バンク領域 11Q・・割込制御領域 120・・・割込制御テーブル
Claims (1)
- 【特許請求の範囲】 (1、)一定の大きさのアドレス空間を有するマイクロ
プロセッサシステムに、バンク領域と非バンク領域とか
らなるメモリ装置を備え、バンク領域をユーザプログラ
ムの動作領域に解放することによって、ユーザプログラ
ムの動作領域を拡張するようにしたメモリ拡張方式であ
って、ユーザプログラムの実行に際し、非同期に発生す
る割込みに対して、バンク切換え処理を伴なう割込制御
を行なうプログラムを格納するとともに、割込処理プロ
グラムの配置されているバンク番号および先頭アドレス
を保存管理する領域を、上記非バンク領域に割込制御領
域として具備することによって、既存のユーザプログラ
ムを最小限の修正で、任意のバンク上に配置し、複数の
ユーザプログラムを、それぞれのバンク上で並列実行さ
せることを特徴とするメモリ拡張方式。 (2、)上記割込制御領域を、上記非バンク領域内のシ
ステム領域中に設定した特許請求の範囲第1項記載のメ
モリ拡張方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15603286A JPS6314241A (ja) | 1986-07-04 | 1986-07-04 | メモリ拡張方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15603286A JPS6314241A (ja) | 1986-07-04 | 1986-07-04 | メモリ拡張方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6314241A true JPS6314241A (ja) | 1988-01-21 |
Family
ID=15618822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15603286A Pending JPS6314241A (ja) | 1986-07-04 | 1986-07-04 | メモリ拡張方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6314241A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01216433A (ja) * | 1988-02-24 | 1989-08-30 | Sanyo Electric Co Ltd | 割込制御方式 |
JPH01297732A (ja) * | 1988-05-26 | 1989-11-30 | Sanyo Electric Co Ltd | 割込制御方式 |
EP0427558A2 (en) * | 1989-11-10 | 1991-05-15 | Mita Industrial Co. Ltd. | Task switching system |
US5352561A (en) * | 1991-12-06 | 1994-10-04 | Eastman Kodak Company | Thermal solvents for heat image separation processes |
WO1998013759A1 (fr) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Machine de traitement de donnees et systeme de traitement de donnees |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5730050A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Interruption control system |
-
1986
- 1986-07-04 JP JP15603286A patent/JPS6314241A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5730050A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Interruption control system |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01216433A (ja) * | 1988-02-24 | 1989-08-30 | Sanyo Electric Co Ltd | 割込制御方式 |
JPH01297732A (ja) * | 1988-05-26 | 1989-11-30 | Sanyo Electric Co Ltd | 割込制御方式 |
EP0427558A2 (en) * | 1989-11-10 | 1991-05-15 | Mita Industrial Co. Ltd. | Task switching system |
US5352561A (en) * | 1991-12-06 | 1994-10-04 | Eastman Kodak Company | Thermal solvents for heat image separation processes |
WO1998013759A1 (fr) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Machine de traitement de donnees et systeme de traitement de donnees |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0512045A (ja) | 計算機システムの動作継続方法および装置 | |
JPH06187178A (ja) | 仮想計算機システムの入出力割込み制御方法 | |
CA2012420C (en) | Extended memory address control system | |
JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
JPS6314241A (ja) | メモリ拡張方式 | |
CN1867895B (zh) | 用于除了操作一个主操作系统外还操作一个辅助操作系统的方法和装置 | |
JPH0484335A (ja) | 仮想計算機制御方式 | |
JP2585905B2 (ja) | マルチタスク実行装置 | |
JPS6314242A (ja) | メモリ拡張方式 | |
JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
JP2527038B2 (ja) | 拡張記憶転送制御方式 | |
JPH02139630A (ja) | オンラインタスク入替え装置 | |
JPH0418658A (ja) | 機能分散型計算機システム | |
JPH07134658A (ja) | 仮想計算機システムのアドレス変換バッファ制御方式 | |
JPS6352240A (ja) | デ−タ処理装置 | |
JPH10312298A (ja) | 仮想計算機方式 | |
JPS5918787B2 (ja) | Tlbパ−テイシヨン方式 | |
JPH0375832A (ja) | 仮想計算機制御方式 | |
JPS6394339A (ja) | 仮想計算機システム | |
JPH0481934A (ja) | 情報処理装置 | |
JPH03260840A (ja) | マルチタスクにおけるバンクメモリの制御方式 | |
JPH0535507A (ja) | 中央処理装置 | |
JPH05113888A (ja) | マイクロプロセツサユニツト | |
JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 |