[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6313576A - Original reading circuit - Google Patents

Original reading circuit

Info

Publication number
JPS6313576A
JPS6313576A JP61158337A JP15833786A JPS6313576A JP S6313576 A JPS6313576 A JP S6313576A JP 61158337 A JP61158337 A JP 61158337A JP 15833786 A JP15833786 A JP 15833786A JP S6313576 A JPS6313576 A JP S6313576A
Authority
JP
Japan
Prior art keywords
voltage
signal
comparator
level
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61158337A
Other languages
Japanese (ja)
Other versions
JPH0548991B2 (en
Inventor
Yutaka Kamiya
嘉宮 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP61158337A priority Critical patent/JPS6313576A/en
Publication of JPS6313576A publication Critical patent/JPS6313576A/en
Publication of JPH0548991B2 publication Critical patent/JPH0548991B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain binary data faithful to an original by providing a limit circuit to detect a CCD output signal level except the ON section of an analog switch, control the gate voltage of a variable resistance element by a comparator and limit an input signal to an amplifier. CONSTITUTION:The peak value of an input level to an amplifier 5 is compared with a limiter voltage +V2 with a comparator 14, when the voltage +V2 is exceeded, the output voltage of the comparator 14 is increased, a capacitor 8 is charged through a diode 13, the gate voltage of a variable resistance element 6 is increased, the resistance value is lowered, the input level to the amplifier 5 is lowered and the signal of the black level is controlled so as not to exceed a slice voltage +Vs. Namely, the peak value of the voltage of a picture signal 101 is detected at the place of the voltage +V2 so that a voltage VB of a picture signal 102 cannot exceed a voltage +Vs and the resistance value of the variable resistance element 8 is controlled. Thus, a binary signal 103 can detect that the place of a black level is black. When an original is all white, the voltage of the picture signal 101 will not exceed the voltage +V2.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画信号レベルの制御方式を改良した原稿読取り
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an original reading circuit with an improved image signal level control method.

〔従来の技術〕[Conventional technology]

第3図は従来の原稿読取り回路の一例を示す。 FIG. 3 shows an example of a conventional document reading circuit.

第3図において、2は二値化データ出力端子、3は背景
制御を行なう区間信号の入力端子、lはCCD、4.7
は抵抗器、5は一定の利得を持つ増幅器、6は可変抵抗
素子、8はコンデンサ、9はダイオード、10はアナロ
グスイッチ、11.12はコンパレータ、十V、は出力
端における背景レベルの電圧、+V5は画信号の二値化
のためのスライス電圧である。
In Fig. 3, 2 is a binary data output terminal, 3 is an input terminal for interval signals for background control, l is a CCD, and 4.7
is a resistor, 5 is an amplifier with a constant gain, 6 is a variable resistance element, 8 is a capacitor, 9 is a diode, 10 is an analog switch, 11.12 is a comparator, 10V is the background level voltage at the output terminal, +V5 is a slice voltage for binarizing the image signal.

始めに、CCDIから出力された画信号は抵抗器4と可
変抵抗素子6により分圧され増幅器によって増幅されコ
ンパレータ11に入力される。コンパレータ11では増
幅された画信号が+■1を越えた場合、コンパレータ1
1の出力電圧が上がりアナログスイッチ10のON区間
を通してダイオード9に印加される。ダイオード9は順
方向バイアスとなりコンデンサ8を充電し可変抵抗素子
6のゲート電圧を上げる。可変抵抗素子6のゲート電圧
が上がると可変抵抗素子6の抵抗値が減少し、増幅器5
への入力電圧を下げ再び増幅器5で増幅しコンパレータ
11に入力され増幅した画信号が+■1より低い場合、
コンパレータ11の出力電圧は下がりアナログスイッチ
10のON区間を通してダイオード9に印加されるがダ
イオード9は逆方向バイアスとなり、ダイオード9はカ
ッ1ヘオフしてしまう。すると、コンデンサ8に充電さ
れていた電圧は抵抗器7を通してゆっくり放電して行き
可変抵抗素子6のゲート電圧を下げて行く。可変抵抗素
子6のゲート電圧が下がると、可変抵抗素子6の抵抗値
が増加し、増幅器5への入力電圧を」二げる。上述した
動作をくりかえしなからCCD lからの画信号のレベ
ルは十v1の電圧にかぎりなく近きコンパレータ12に
より+V5と比較され二値化データを得ていた。
First, an image signal output from the CCDI is voltage-divided by a resistor 4 and a variable resistance element 6, amplified by an amplifier, and input to a comparator 11. In the comparator 11, if the amplified image signal exceeds +■1, the comparator 1
The output voltage of 1 increases and is applied to the diode 9 through the ON period of the analog switch 10. The diode 9 becomes forward biased, charges the capacitor 8, and increases the gate voltage of the variable resistance element 6. When the gate voltage of the variable resistance element 6 increases, the resistance value of the variable resistance element 6 decreases, and the amplifier 5
If the input voltage is lowered and the image signal is amplified again by the amplifier 5 and input to the comparator 11 and amplified is lower than +■1,
The output voltage of the comparator 11 decreases and is applied to the diode 9 through the ON period of the analog switch 10, but the diode 9 becomes reverse biased and the diode 9 is turned off completely. Then, the voltage charged in the capacitor 8 is slowly discharged through the resistor 7, and the gate voltage of the variable resistance element 6 is lowered. When the gate voltage of the variable resistance element 6 decreases, the resistance value of the variable resistance element 6 increases, thereby lowering the input voltage to the amplifier 5. After repeating the above-described operation, the level of the image signal from the CCD 1 was as close as possible to a voltage of 10V1, and was compared with +V5 by the comparator 12 to obtain binary data.

次に、第3図、第4図及び第51gを参照しながら画信
号の状態を説明する。
Next, the state of the image signal will be explained with reference to FIGS. 3, 4, and 51g.

15はCCDのイ」効画信す領域、16は原稿の読取り
幅、17は1()をONさせる領域を示す。
Reference numeral 15 indicates an area where an image of the CCD is transmitted, 16 indicates a reading width of the document, and 17 indicates an area where 1() is turned ON.

又、波形左側の1,0はON、OFFの状態を示し、W
は白のレベル、Bは黒のレベルであることを示す。第4
図は全白の原稿を読取った場合の波形であり、第5図は
全黒の原稿を読取った場合の波形である。
Also, 1 and 0 on the left side of the waveform indicate ON and OFF states, and W
indicates the white level, and B indicates the black level. Fourth
The figure shows the waveform when an all-white original is read, and FIG. 5 shows the waveform when an all-black original is read.

CCDIにより原稿を読取った両信号201の原稿幅1
6の領域では原稿の背景によってレベルが変化しており
、その原稿幅16の領域のレベルを一定レベルにする為
、外部制御信号204を入力しアナログスイッチ10を
ONさせる。その結果、信号202の領域16が一定の
レベル→−vlとなりレベル+■5により二値化され二
値化データ203を得ることができる。しかし従来の回
路では原稿が全白であっても全黒であっても二値化デー
タは白レベルとなっていた。
Document width 1 of both signals 201 when the document is read by CCDI
In the area 6, the level changes depending on the background of the document, and in order to maintain the level in the area of document width 16 at a constant level, the external control signal 204 is input and the analog switch 10 is turned on. As a result, the area 16 of the signal 202 changes from a certain level to -vl, and is binarized at the level +5 to obtain binarized data 203. However, in conventional circuits, whether the original is completely white or completely black, the binary data is at the white level.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、従来の原稿読取り回路は、アナログスイ
ッチのON区間で制御しているため、アナログスイッチ
がONの時CCDの出力信号が黒のレベルであった場合
、その黒のレベルが+Vlのレベルになるよう動作する
。すると、十V5のレベルを越えてしまい、はんらい黒
である信号を誤まって白と認識し二値化データとして出
力してしまう欠点があった。
However, since the conventional document reading circuit is controlled during the ON period of the analog switch, if the CCD output signal is at the black level when the analog switch is ON, the black level becomes the +Vl level. It works like that. As a result, the signal exceeds the level of 10V5, resulting in a bright black signal being mistakenly recognized as white and output as binary data.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の原稿読取り回路は、上記の欠点を解決するため
にアナログスイッチのON区間以外のCCD出力信号レ
ベルを検出し、新たに設けたコンパレータにより可変抵
抗素子のゲート電圧を制御し、増幅器への入力信号に一
定の制限を設けさせる回路を有している。
In order to solve the above-mentioned drawbacks, the document reading circuit of the present invention detects the CCD output signal level outside the ON period of the analog switch, controls the gate voltage of the variable resistance element using a newly provided comparator, and controls the gate voltage of the variable resistance element. It has a circuit that puts certain limits on the input signal.

本発明の原稿読取り回路は、原稿の画情報を光から電気
信号に変換する光電変換素子と、この光電変換素子より
出力された信号のレベルを可変する可変抵抗素子と、そ
の信号を増幅するための一5一 定の利得を持った増幅器と、増幅された信号のレベルと
背景レベルの電圧とを比較する第1のコンパレータと、
前記第1のコンパレータからの出力信号を外部信号によ
り開閉するスイッチと、リミッタ電圧と前記増幅器の入
力信号のレベルとを比較する第2のコンパレータと、前
記スイッチと前記第2のコンパレータの出力信号の電圧
の高い方により前記可変抵抗素子の抵抗値を変化させる
手段と、スライス電圧と前記増幅器の出力信号のレベル
とを比較する第3のコンパレータとを具備することを特
徴とする。
The document reading circuit of the present invention includes a photoelectric conversion element that converts the image information of the document from light into an electrical signal, a variable resistance element that changes the level of the signal output from the photoelectric conversion element, and a variable resistance element that amplifies the signal. an amplifier with a constant gain; a first comparator that compares the level of the amplified signal with a background level voltage;
a switch that opens and closes the output signal from the first comparator in response to an external signal; a second comparator that compares the limiter voltage with the level of the input signal of the amplifier; It is characterized by comprising means for changing the resistance value of the variable resistance element depending on the higher voltage, and a third comparator for comparing the slice voltage and the level of the output signal of the amplifier.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の回路図である。1〜12.
+V+ 、+Vsは第3図の同一記号と同じものである
。13はダイオード、14はコンパレータ、十■2はリ
ミッタ−電圧である。
FIG. 1 is a circuit diagram of an embodiment of the present invention. 1-12.
+V+ and +Vs are the same as the same symbols in FIG. 13 is a diode, 14 is a comparator, and 12 is a limiter voltage.

第2図は全黒の原稿を読取った時の第1図の回路図の各
部の波形である。
FIG. 2 shows waveforms at various parts of the circuit diagram in FIG. 1 when an all-black document is read.

−6= CCD1より出力された信号は抵抗器4と可変抵抗素子
6で分圧され増幅器5に入力され増幅してコンパレータ
11に入力される。コンパレータ11では+■嘴の電圧
で比較され十Vlより低ければコンパレータ11の出力
電圧は低くなりアナログスイッチ10のON区間を通り
ダイオード9をカットオフさせコンデンサ8に充電して
いた電圧を抵抗器7を通して放電して行き可変抵抗素子
6のゲート電圧を下げ、可変抵抗素子6の抵抗値を大き
くする。可変抵抗素子6の抵抗値が大きくなれば増幅器
5への入力レベルは大きくなる。そこで増幅器5べの入
力レベルのピーク値をコンパレータ14で十■2と比較
し+■2を越えたならばコンパレータ14の出力電圧を
高くしダイオード13を通してコンデンサ8を充電し可
変抵抗素子6のゲート電圧を上げ可変抵抗素子6の抵抗
値を下げ、増幅器5への入力レベルを下げて、黒レベル
の信号を+■5を越えない様に制御する。すなわち、第
2図の画信号101の電圧が可変抵抗素子6の抵抗値が
増せば大きくなり、増幅器5によって増幅され画信号1
.02となる。その時、画信号101の電圧VAが画信
号102の電圧VBになり、電圧■8が電圧→−■5を
越えないように画信号lotの電圧のピーク値を電圧子
■2になった所で検出し可変抵抗素子6の抵抗値を制御
する。その結果、二値化された信号103は黒レベルの
所は黒と検出できる。又、原稿が全白の場合は画信号1
01の電圧が電圧子■2を越えることがないのでコンパ
レータ14の出力電圧は常に低く、ダイオード13はカ
ッl−オフしているので従来の回路と同じ動作となる。
-6= The signal output from the CCD 1 is voltage-divided by the resistor 4 and variable resistance element 6, input to the amplifier 5, amplified, and input to the comparator 11. The comparator 11 compares the voltage of the +■ beak, and if it is lower than 10 Vl, the output voltage of the comparator 11 becomes low, passes through the ON section of the analog switch 10, cuts off the diode 9, and transfers the voltage that was being charged to the capacitor 8 to the resistor 7. The gate voltage of the variable resistance element 6 is lowered, and the resistance value of the variable resistance element 6 is increased. As the resistance value of the variable resistance element 6 increases, the input level to the amplifier 5 increases. Therefore, the peak value of the input level of the amplifier 5 is compared with +2 by the comparator 14, and if it exceeds +2, the output voltage of the comparator 14 is increased, the capacitor 8 is charged through the diode 13, and the gate of the variable resistance element 6 is The voltage is increased and the resistance value of the variable resistance element 6 is lowered, and the input level to the amplifier 5 is lowered to control the black level signal so as not to exceed +5. That is, the voltage of the image signal 101 in FIG. 2 increases as the resistance value of the variable resistance element 6 increases, and is amplified by the amplifier 5 and becomes
.. It becomes 02. At that time, the voltage VA of the image signal 101 becomes the voltage VB of the image signal 102, and the peak value of the voltage of the image signal lot is changed to the point where the voltage voltage ■2 becomes voltage ■2 so that the voltage ■8 does not exceed the voltage → -■5. The resistance value of the variable resistance element 6 is controlled by the detection. As a result, the binarized signal 103 can be detected as black at the black level. Also, if the original is completely white, image signal 1
Since the voltage of 01 never exceeds voltage terminal 2, the output voltage of comparator 14 is always low, and diode 13 is cut off, so the operation is the same as that of the conventional circuit.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は新たに一定の制限回路を設
けることにより原稿に忠実な二値化データを得る効果が
ある。
As explained above, the present invention has the effect of obtaining binary data faithful to the original by newly providing a certain limiting circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は第1
図の動作を示す波形図、第3図は従来例の回路図、第4
図、第5図は第3図の動作を示す波形図である。 1・・・CCD、2・・・二値化データ出力端子、3・
・・背景制御区間信号入力端子、4.7・・・抵抗器、
5・・・一定の利得を持つ増幅器、6・・・可変抵抗素
子、8・・・コンデンサ、9.13・・・ダイオード、
10・・・アナログスイッチ、11・・・コンパレータ
、12・・・コンパレータ、14・・・コンパレータ、
15・・・CODの有効画信号領域、16・・・原稿幅
、17・・・アナログスイッチのON区間、十■l・・
・出力端における背景レベルの電圧、+■2・・・リミ
ッタ−電圧、十VS・・・二値化のためのスライス電圧
、G・・・接地。 1ら 第2図 b 芥+口 第 5図
Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
Figure 3 is a circuit diagram of the conventional example, Figure 4 is a waveform diagram showing the operation of
5 are waveform diagrams showing the operation of FIG. 3. 1...CCD, 2...Binarized data output terminal, 3...
...Background control section signal input terminal, 4.7...Resistor,
5... Amplifier with constant gain, 6... Variable resistance element, 8... Capacitor, 9.13... Diode,
10... Analog switch, 11... Comparator, 12... Comparator, 14... Comparator,
15... COD effective image signal area, 16... Original width, 17... Analog switch ON section, 10 ■ l...
- Background level voltage at the output terminal, +■2... limiter voltage, 1VS... slice voltage for binarization, G... ground. Figure 1, Figure 2b, Mustard + Mouth, Figure 5

Claims (1)

【特許請求の範囲】[Claims] 原稿の画情報を光から電気信号に変換する光電変換素子
と、この光電変換素子より出力された信号のレベルを可
変する可変抵抗素子と、その信号を増幅するための一定
の利得を持った増幅器と、増幅された信号のレベルと背
景レベルの電圧とを比較する第1のコンパレータと、前
記第1のコンパレータからの出力信号を外部信号により
開閉するスイッチと、リミッタ電圧と前記増幅器の入力
信号のレベルとを比較する第2のコンパレータと、前記
スイッチと前記第2のコンパレータの出力信号の電圧の
高い方により前記可変抵抗素子の抵抗値を変化させる手
段と、スライス電圧と前記増幅器の出力信号のレベルと
を比較する第3のコンパレータとを具備することを特徴
とする原稿読取り回路。
A photoelectric conversion element that converts the image information of the original from light to an electrical signal, a variable resistance element that changes the level of the signal output from this photoelectric conversion element, and an amplifier with a constant gain to amplify the signal. a first comparator that compares the level of the amplified signal with a background level voltage; a switch that opens and closes the output signal from the first comparator according to an external signal; a second comparator for comparing the level of the output signal of the amplifier; A document reading circuit comprising: a third comparator for comparing the level with the third comparator.
JP61158337A 1986-07-04 1986-07-04 Original reading circuit Granted JPS6313576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61158337A JPS6313576A (en) 1986-07-04 1986-07-04 Original reading circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158337A JPS6313576A (en) 1986-07-04 1986-07-04 Original reading circuit

Publications (2)

Publication Number Publication Date
JPS6313576A true JPS6313576A (en) 1988-01-20
JPH0548991B2 JPH0548991B2 (en) 1993-07-23

Family

ID=15669429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158337A Granted JPS6313576A (en) 1986-07-04 1986-07-04 Original reading circuit

Country Status (1)

Country Link
JP (1) JPS6313576A (en)

Also Published As

Publication number Publication date
JPH0548991B2 (en) 1993-07-23

Similar Documents

Publication Publication Date Title
US3723649A (en) Adaptive binary state decision system
GB2030818A (en) Pulse forming circuit for on/off conversion of an image analysis signal
JPS62293816A (en) Signal amplifier circuit
JPH0564395B2 (en)
US3461300A (en) Automatic gain control circuit for optical sensor
JPS6313576A (en) Original reading circuit
US5506411A (en) Optical reader with improved response to change in reflected signal
JPS5927499B2 (en) Background density compensation circuit
JPH0225168A (en) Image pickup signal processing unit
JPS6093878A (en) Picture reader
EP0049388A2 (en) Video signal detector
JP2856787B2 (en) Binarization circuit, intermediate level detection circuit, and peak envelope detection circuit
JPS6190283A (en) Background density compensation circuit
JPS5845874B2 (en) Video signal quantization method
JPS60235596A (en) Binary-coded video signal output circuit
JPS6336764Y2 (en)
JPH01149558A (en) Light transmitting data receiving circuit
JP2675079B2 (en) Binarization processing circuit
JPH0738999Y2 (en) Data reader
JPH0528814Y2 (en)
JP2671007B2 (en) Image sensor circuit
JPS60157376A (en) Video signal processing circuit
JPS61177069A (en) Scanner device
JP2983556B2 (en) Background level detection circuit of document reading device
JPS6163163A (en) Signal binary coding device