JPS6282741A - 同期装置 - Google Patents
同期装置Info
- Publication number
- JPS6282741A JPS6282741A JP60223322A JP22332285A JPS6282741A JP S6282741 A JPS6282741 A JP S6282741A JP 60223322 A JP60223322 A JP 60223322A JP 22332285 A JP22332285 A JP 22332285A JP S6282741 A JPS6282741 A JP S6282741A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- code
- counter
- synchronization
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送に適する同期装置に関する。
特に、ｍＢ−ｎＢ変換符号伝送方式において監視信号等
の付加信号を多重分離する同期装置に関する。
の付加信号を多重分離する同期装置に関する。
本発明は、ｌビットの主信号毎にβビットの付加信号が
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに十ｌ
はｍの整数倍に選ばれる。）た符号を入力信号とし、こ
の入力信号をｍＢ−ｎＢ逆変換して付加信号を分離する
ｍＢ−ｎＢ変換符号伝送方式の同期装置において、 付加信号が挿入されｍ Ｂ −ｎ Ｂ符号変換された入
力信号を検出し、この検出信号に基づいて付加信号に対
する同期をとることにより、 回路規模が小さくてしかも高速で同期状態に引き込むこ
とができるようにしたものである。
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに十ｌ
はｍの整数倍に選ばれる。）た符号を入力信号とし、こ
の入力信号をｍＢ−ｎＢ逆変換して付加信号を分離する
ｍＢ−ｎＢ変換符号伝送方式の同期装置において、 付加信号が挿入されｍ Ｂ −ｎ Ｂ符号変換された入
力信号を検出し、この検出信号に基づいて付加信号に対
する同期をとることにより、 回路規模が小さくてしかも高速で同期状態に引き込むこ
とができるようにしたものである。
ディジタル信号の伝送においてマーク率の平衡化および
タイミング信号の消失防止のための一つの方法としてｍ
Ｂ−ｎＢ符号が使われている。これは、入力信号をｍビ
ット毎に区切り、ｎビットの符号（ｍａｎ）に変換して
伝送するもので（ｎ−ｍ）ビットの余剰ビットを利用し
てマーク率を平衡化し、かつマーク・スペースの変化点
を増してタイミング信号の消失を防ぐことができる。
タイミング信号の消失防止のための一つの方法としてｍ
Ｂ−ｎＢ符号が使われている。これは、入力信号をｍビ
ット毎に区切り、ｎビットの符号（ｍａｎ）に変換して
伝送するもので（ｎ−ｍ）ビットの余剰ビットを利用し
てマーク率を平衡化し、かつマーク・スペースの変化点
を増してタイミング信号の消失を防ぐことができる。
このような伝送方式において監視信号、打合わせ信号あ
るいはフレーム同期信号を伝送する方法としては、これ
ら付加信号のための余剰ビ・ノドを挿入し、これにｍＢ
−ｎＢ符号変換を縦続して行う方法がとられていた。す
なわち、まず元の信号の一定周期毎に付加ビットを挿入
してフレームを構成し、しかる後にｍＢ−ｎＢ変換をし
て伝送路に送出していた。
るいはフレーム同期信号を伝送する方法としては、これ
ら付加信号のための余剰ビ・ノドを挿入し、これにｍＢ
−ｎＢ符号変換を縦続して行う方法がとられていた。す
なわち、まず元の信号の一定周期毎に付加ビットを挿入
してフレームを構成し、しかる後にｍＢ−ｎＢ変換をし
て伝送路に送出していた。
しかし、このような従来の同期装置では、伝送路符号が
完全にｍＢ−ｎＢ変換則を満たす利点があるが、受信側
においては二重の同期操作、すなわちｍＢ−ｎＢ符号に
対する同期とフレーム同期を縦続してとらなければなら
なかった。このため同期に必要な回路規模が大きくなる
とともに同期引き込み時間が長くなる欠点があった。
完全にｍＢ−ｎＢ変換則を満たす利点があるが、受信側
においては二重の同期操作、すなわちｍＢ−ｎＢ符号に
対する同期とフレーム同期を縦続してとらなければなら
なかった。このため同期に必要な回路規模が大きくなる
とともに同期引き込み時間が長くなる欠点があった。
本発明は上記の欠点を除去し、回路規模が小さく同期速
度の速い付加信号伝送方式の受信器の同期装置を提供す
ることを目的とする。
度の速い付加信号伝送方式の受信器の同期装置を提供す
ることを目的とする。
本発明は、ｌビットの主信号毎にβビットの付加信号が
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに＋ｌ
はｍの整数倍に選ばれる。）だ符号を入力信号とし、こ
の入力信号をｍ Ｂ −ｎ Ｂ逆変換するｍＢ−ｎＢ逆
変換器と、このｍＢ−ｎＢ逆変換器により変換された信
号を主信号と付加信号とに分離する多重分離器と、上記
入力信号に同期したクロック信号を１ ／ ｎ分周した
符号同期信号を上記ｍＢ−ｎＢ逆変換器に与えるｌ／ｎ
カウンタと、上記ｍＢ−ｎＢ逆変換器より出力される符
号則違反信号を入力し、上記１／ｎカウンタに位相シフ
ト信号として出力する第一の位相制御器とを備えたｍ
Ｂ −ｎ Ｂ変換符号伝送方式の同期装置において、上
記ｍＢ−ｎＢ逆変換器は、上記付加信号が挿入されｍＢ
−ｎＢ変換された入力信号を検出し検出信号を出力する
検出手段を含み、上記１／ｎカウンタからの符号同期信
号をｍ／（ｋ＋ｇ分周した同期信号を発生しこの同期信
号を上記多重分離器に出力するｍ／（ｋ＋ｌ）カウンタ
と、上記検出信号および上記同期信号を入力し、上記ｍ
／（ｋ−１−ｊ２）カウンタに位相シフト信号として出
力する第二の位相制御器とを備えたことを特徴とする。
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに＋ｌ
はｍの整数倍に選ばれる。）だ符号を入力信号とし、こ
の入力信号をｍ Ｂ −ｎ Ｂ逆変換するｍＢ−ｎＢ逆
変換器と、このｍＢ−ｎＢ逆変換器により変換された信
号を主信号と付加信号とに分離する多重分離器と、上記
入力信号に同期したクロック信号を１ ／ ｎ分周した
符号同期信号を上記ｍＢ−ｎＢ逆変換器に与えるｌ／ｎ
カウンタと、上記ｍＢ−ｎＢ逆変換器より出力される符
号則違反信号を入力し、上記１／ｎカウンタに位相シフ
ト信号として出力する第一の位相制御器とを備えたｍ
Ｂ −ｎ Ｂ変換符号伝送方式の同期装置において、上
記ｍＢ−ｎＢ逆変換器は、上記付加信号が挿入されｍＢ
−ｎＢ変換された入力信号を検出し検出信号を出力する
検出手段を含み、上記１／ｎカウンタからの符号同期信
号をｍ／（ｋ＋ｇ分周した同期信号を発生しこの同期信
号を上記多重分離器に出力するｍ／（ｋ＋ｌ）カウンタ
と、上記検出信号および上記同期信号を入力し、上記ｍ
／（ｋ−１−ｊ２）カウンタに位相シフト信号として出
力する第二の位相制御器とを備えたことを特徴とする。
ｌビットの主信号毎にｌビットの付加信号が挿入され、
ｍＢ−ｎＢ符号変換が施され（ただしに＋ｌはｍの整数
倍に選ばれる。）た符号を入力信号とし、この入力信号
をｍＢ−ｎＢ逆変換器でｍＢ−ｎＢ逆変換する。１／２
カウンタで上記入力信号に同期したクロック信号を１／
ｎ分周した符号同期信号を上記ｍＢ−ｎＢ逆変換器に与
える。
ｍＢ−ｎＢ符号変換が施され（ただしに＋ｌはｍの整数
倍に選ばれる。）た符号を入力信号とし、この入力信号
をｍＢ−ｎＢ逆変換器でｍＢ−ｎＢ逆変換する。１／２
カウンタで上記入力信号に同期したクロック信号を１／
ｎ分周した符号同期信号を上記ｍＢ−ｎＢ逆変換器に与
える。
上記ｍＢ−ｎＢ逆変換器より出力される符号則違反信号
を入力し、第一の位相制御器で上記１ ／ ｎカウンタ
に位相シフト信号として出力して語同期をとる。ｍ／（
ｋ＋ｆｆ１）カウンタで上記１ ／ ｎカウンタからの
符号同期信号をｍ／（ｋ＋Ｊ）分周した同期信号を発生
する。ｍ Ｂ −ｎ Ｂ逆変換器でｍＢ−ｎＢ変換する
とき付加信号が挿入されてｍＢ−ｎＢ変換された符号を
検出した場合に検出信号を出力する。この検出信号およ
び上記同期信号に従って第二の位相制御器から位相シフ
ト信号をｍ／（ｋ＋４りカウンタに与えて付加信号に対
する同期をとる。この付加信号に対して同期がとられた
同期信号に基づいて多重分離器でｍＢ−ｎＢ逆変換器で
逆変換された信号を主信号と付加信号とに分離すること
により、回路規模が小さくしかも高速で同期状態に引き
込むことができる。
を入力し、第一の位相制御器で上記１ ／ ｎカウンタ
に位相シフト信号として出力して語同期をとる。ｍ／（
ｋ＋ｆｆ１）カウンタで上記１ ／ ｎカウンタからの
符号同期信号をｍ／（ｋ＋Ｊ）分周した同期信号を発生
する。ｍ Ｂ −ｎ Ｂ逆変換器でｍＢ−ｎＢ変換する
とき付加信号が挿入されてｍＢ−ｎＢ変換された符号を
検出した場合に検出信号を出力する。この検出信号およ
び上記同期信号に従って第二の位相制御器から位相シフ
ト信号をｍ／（ｋ＋４りカウンタに与えて付加信号に対
する同期をとる。この付加信号に対して同期がとられた
同期信号に基づいて多重分離器でｍＢ−ｎＢ逆変換器で
逆変換された信号を主信号と付加信号とに分離すること
により、回路規模が小さくしかも高速で同期状態に引き
込むことができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例同期装置のブロック構成図であ
る。この装置は通信装置の受信側に設置される同期装置
である。第１図において、入力端子１０１にｍ Ｂ −
ｎ Ｂ符号化された多重化信号ａが印加される。入力端
子１０１はｍＢ−ｎＢ逆変換器１０２に接続され、多重
化信号ａはｎビット毎にｍビットの符号に逆変換される
。ｍＢ−ｎＢ逆変換器１０２は、直列信号をｎビット毎
に並列信号に変換する直列並列変換器１０３とこの並列
信号をアドレスとし、ｍビットの符号を出力するメモリ
１０４とｍビットの並列信号を直列信号に変換する並列
直列変換器１０５とからなる。この直列信号ｅは多重分
離器１０６に印加され、分離されて主信号ｉは付加信号
ｊとがそれぞれ出力端子１０７．１０８に出力される。
る。この装置は通信装置の受信側に設置される同期装置
である。第１図において、入力端子１０１にｍ Ｂ −
ｎ Ｂ符号化された多重化信号ａが印加される。入力端
子１０１はｍＢ−ｎＢ逆変換器１０２に接続され、多重
化信号ａはｎビット毎にｍビットの符号に逆変換される
。ｍＢ−ｎＢ逆変換器１０２は、直列信号をｎビット毎
に並列信号に変換する直列並列変換器１０３とこの並列
信号をアドレスとし、ｍビットの符号を出力するメモリ
１０４とｍビットの並列信号を直列信号に変換する並列
直列変換器１０５とからなる。この直列信号ｅは多重分
離器１０６に印加され、分離されて主信号ｉは付加信号
ｊとがそれぞれ出力端子１０７．１０８に出力される。
入力端子１０９に入力端子１０１に入力する多重化信号
ａに同期したクロック信号ｃｋが印加され、カウンタ１
１０により１／ｎに分周されて直列並列変換器１０３の
語同期信号すとして印加される。ｍＢ−ｎＢ逆変換器１
０２から出力される符号則違反信号Ｃは位相制御器１１
１により位相制御信号ｄに変換され上記カウンタ１１０
に印加される。
ａに同期したクロック信号ｃｋが印加され、カウンタ１
１０により１／ｎに分周されて直列並列変換器１０３の
語同期信号すとして印加される。ｍＢ−ｎＢ逆変換器１
０２から出力される符号則違反信号Ｃは位相制御器１１
１により位相制御信号ｄに変換され上記カウンタ１１０
に印加される。
ここで本発明の特徴とするところは、一点鎖線で囲まれ
た付加信号の同期部分である。カウンタ１１０からの語
同期信号すは、カウンタ１１２に加えられ、ｍ／（ｋ＋
ｊり分周されて多重分離器１０６の同期信号ｆとして印
加される。ｍ１３−ｎ１３逆変換器１０２から出力され
る群識別信号ｇは位相制御器１１３によりカウンタ１１
２の出力信号と位相比較され位相制御信号りに変換され
てカウンタ１１２に歩遊信号として印加される。
た付加信号の同期部分である。カウンタ１１０からの語
同期信号すは、カウンタ１１２に加えられ、ｍ／（ｋ＋
ｊり分周されて多重分離器１０６の同期信号ｆとして印
加される。ｍ１３−ｎ１３逆変換器１０２から出力され
る群識別信号ｇは位相制御器１１３によりカウンタ１１
２の出力信号と位相比較され位相制御信号りに変換され
てカウンタ１１２に歩遊信号として印加される。
このように構成された同期装置の動作について説明する
。第２図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第２図に示す符号は第１図
に示す「×」印の部分の信号を示す。入力端子１０１に
印加されるｍＢ−ｎＢ符号化された多重化信号ａはにビ
ットの主信号ｉ毎に！ビットの付加信号ｊを挿入し、ｍ
Ｂ−ｎＢ変換された信号であり、ｋ＋２がｍの整数倍に
選ばれている。さらにこのｍＢ−ｎＢ倍信号うち、付加
信号ｊを含まない語は二つの符号群のうちの一方の群１
から選ばれて作成されたｎＢ符号であり、付加信号ｊを
含む語は他の群２から選ばれて作成されたｎＢ符号であ
る。
。第２図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第２図に示す符号は第１図
に示す「×」印の部分の信号を示す。入力端子１０１に
印加されるｍＢ−ｎＢ符号化された多重化信号ａはにビ
ットの主信号ｉ毎に！ビットの付加信号ｊを挿入し、ｍ
Ｂ−ｎＢ変換された信号であり、ｋ＋２がｍの整数倍に
選ばれている。さらにこのｍＢ−ｎＢ倍信号うち、付加
信号ｊを含まない語は二つの符号群のうちの一方の群１
から選ばれて作成されたｎＢ符号であり、付加信号ｊを
含む語は他の群２から選ばれて作成されたｎＢ符号であ
る。
第２図に示す多重化信号ａはｍ＝３、ｎ＝４．１＝１の
場合を示している。この結果（ｋ＋！ｌ）／ｍ符号語毎
に付加信号ｊ （斜線で示す。）の含まれた符号語が現
れる。多重化信号ａの太線は符号語の正しい区切りを示
す。クロック信号ｃｋはカウンタ１１０により１／ｎに
分周され、語同期信号すとなってｍＢ−ｎＢ逆変換器１
０２に印加される符号の逆変換は語同期信号すの符号語
の区切りにより行われる。
場合を示している。この結果（ｋ＋！ｌ）／ｍ符号語毎
に付加信号ｊ （斜線で示す。）の含まれた符号語が現
れる。多重化信号ａの太線は符号語の正しい区切りを示
す。クロック信号ｃｋはカウンタ１１０により１／ｎに
分周され、語同期信号すとなってｍＢ−ｎＢ逆変換器１
０２に印加される符号の逆変換は語同期信号すの符号語
の区切りにより行われる。
いま、区間■に示すように、語同期信号すが多重化信号
ａに示す符号語の正しい区切りと一致していないとする
。このとき、ｍＢ−ｎＢ逆変換器１０２は符号則違反信
号Ｃを位相制御器１１１に出力する。この符号則違反信
号Ｃがあらかじめ定められた値になったとき、位相制御
器１１１は位相制御信号ｄをカウンタ１１０に対して出
力する。
ａに示す符号語の正しい区切りと一致していないとする
。このとき、ｍＢ−ｎＢ逆変換器１０２は符号則違反信
号Ｃを位相制御器１１１に出力する。この符号則違反信
号Ｃがあらかじめ定められた値になったとき、位相制御
器１１１は位相制御信号ｄをカウンタ１１０に対して出
力する。
この結果、カウンタ１１０の出力位相がずらされ、区間
■に示すように、カウンタ１１０からの語同期信号すが
多重化信号ａに示す符号語の正しい位相に合わされる０
区間■では多重化信号ａのｎビットの符号語は正しく復
号されｍビットの直列信号ｅとなって多重分離器１０６
に供給される。
■に示すように、カウンタ１１０からの語同期信号すが
多重化信号ａに示す符号語の正しい位相に合わされる０
区間■では多重化信号ａのｎビットの符号語は正しく復
号されｍビットの直列信号ｅとなって多重分離器１０６
に供給される。
次に付加信号ｊに対する同期過程を説明する。
第３図は本発明の同期装置の付加信号の同期過程を示す
各信号のタイムチャートである。第３図に示す符号は第
１図に示す「×」印の部分の信号を示す。第３図におい
て、多重分離器１０６に供給される直列信号ｅはに−８
、Ｊ＝１の場合を示す。
各信号のタイムチャートである。第３図に示す符号は第
１図に示す「×」印の部分の信号を示す。第３図におい
て、多重分離器１０６に供給される直列信号ｅはに−８
、Ｊ＝１の場合を示す。
８ビツト毎に１ビツトの付加信号ｊが挿入されている。
ｋ＋ｌ（８＋ｌ＝９）はｍ（３）の３倍であるため、３
符号語毎に斜線で示す付加信号ｊが現れる。
符号語毎に斜線で示す付加信号ｊが現れる。
カウンタ１１０から出力されるｍＢ−ｎＢ符号の語同期
信号すは、ｍＢ−ｎＢ符号が正しく復号されている場合
には、直列信号ｅのｍ（３）ビット毎に同期している。
信号すは、ｍＢ−ｎＢ符号が正しく復号されている場合
には、直列信号ｅのｍ（３）ビット毎に同期している。
語同期信号すは、カウンタ１１２によりｍ／ （ｋ＋ｊ
り（１／３）に分周され多重分離器１０６に同期信号ｆ
として供給される。
り（１／３）に分周され多重分離器１０６に同期信号ｆ
として供給される。
ｍＢ−ｎＢ逆変換器１０２は入力符号語が群１または群
２のいずれに属するかを判定し、その結果群識別信号ｇ
を出力する。すなわち、入力符号語が付加信号ｊを含み
群２に属するとき第３図（ｇ）に示すパルス信号を出力
する。
２のいずれに属するかを判定し、その結果群識別信号ｇ
を出力する。すなわち、入力符号語が付加信号ｊを含み
群２に属するとき第３図（ｇ）に示すパルス信号を出力
する。
この群識別信号ｇは位相制御器１１３に印加され、位相
制御信号りをカウンタ１１２に対して出力し、カウンタ
１１２の出力位相をずらす。この操作はカウンタ１１２
からの同期信号ｆが直列信号ｅの付加信号ｊ挿入位置に
一致するまで続けられ、最終時に区間■に示すように直
列信号ｅと同期信号ｆの位相とが一致する。この結果、
多重分離器１０６からは正しく分離された主信号ｉと付
加信号ｊとが端子１０７と端子１０８とに出力される。
制御信号りをカウンタ１１２に対して出力し、カウンタ
１１２の出力位相をずらす。この操作はカウンタ１１２
からの同期信号ｆが直列信号ｅの付加信号ｊ挿入位置に
一致するまで続けられ、最終時に区間■に示すように直
列信号ｅと同期信号ｆの位相とが一致する。この結果、
多重分離器１０６からは正しく分離された主信号ｉと付
加信号ｊとが端子１０７と端子１０８とに出力される。
上記カウンタ１１２の位相シフトは第３図に示す同期信
号ｆ、すなわち、ｍビット毎に群識別信号ｇに位相が一
致するように行われる。したがって、従来の同期信号の
１ビツト毎に位相をずらせて同期状態に追い込む方法に
比較してビット単位の位相シフトおよび同期確認の操作
を必要とせず、目標位相に閏けて高速で付加信号ｊの同
期を行うことができる。
号ｆ、すなわち、ｍビット毎に群識別信号ｇに位相が一
致するように行われる。したがって、従来の同期信号の
１ビツト毎に位相をずらせて同期状態に追い込む方法に
比較してビット単位の位相シフトおよび同期確認の操作
を必要とせず、目標位相に閏けて高速で付加信号ｊの同
期を行うことができる。
第１図に示す実施例において、ｍＢ−ｎＢ逆変換器１０
２における入力符号群の検出は、たとえば、表に示す符
号列（ｍ＝３、ｎ＝４）のようにして検出される。表は
ｍＢ−ｎＢ符号変換則の一例であり、３ビツト入力に対
し群１および群２に属する二種類の４ビット符号語を出
力する符号則の例を示している。この例では群１と群２
とでは入力３ビツトがｒｏ １０」および「０１１」の
場合のみ異なり、他の入力に対しては同じ符号語を出力
する。３ビット入力待号がランダムな符号列をとるとき
、ｒｏ １０ＪまたはｒｏｌｌＪの現れる確率は１／４
であり、この確率で群１の符号語とは異なり群２のみに
属する符号語が得られる。ｍＢ−ｎＢ逆変換器（この例
では、ｍ−３、ｎ−４）はｒｏ １０Ｊおよびｒｏ １
１Ｊに対応する４ビット符号語ｒｏ０１１Ｊおよびｒｌ
１００Ｊを検出し、群識別信号ｇを出力する。
２における入力符号群の検出は、たとえば、表に示す符
号列（ｍ＝３、ｎ＝４）のようにして検出される。表は
ｍＢ−ｎＢ符号変換則の一例であり、３ビツト入力に対
し群１および群２に属する二種類の４ビット符号語を出
力する符号則の例を示している。この例では群１と群２
とでは入力３ビツトがｒｏ １０」および「０１１」の
場合のみ異なり、他の入力に対しては同じ符号語を出力
する。３ビット入力待号がランダムな符号列をとるとき
、ｒｏ １０ＪまたはｒｏｌｌＪの現れる確率は１／４
であり、この確率で群１の符号語とは異なり群２のみに
属する符号語が得られる。ｍＢ−ｎＢ逆変換器（この例
では、ｍ−３、ｎ−４）はｒｏ １０Ｊおよびｒｏ １
１Ｊに対応する４ビット符号語ｒｏ０１１Ｊおよびｒｌ
１００Ｊを検出し、群識別信号ｇを出力する。
第１図における位相制御器１１１は、たとえば、入力信
号である符号則違反信号Ｃが、定められた時間内に一定
数以上発生したときに、位相制御信号ｄを発生するよう
な方法で実現される。
号である符号則違反信号Ｃが、定められた時間内に一定
数以上発生したときに、位相制御信号ｄを発生するよう
な方法で実現される。
第１図における位相制御器１１３は、たとえば群識別信
号ｇとカウンタ１１２の同期信号ｆの位相とを比較し、
その誤差信号として位相制御信号りを発生するような方
法で実現される。
号ｇとカウンタ１１２の同期信号ｆの位相とを比較し、
その誤差信号として位相制御信号りを発生するような方
法で実現される。
以上詳細に説明したように、本発明は、ｍＢ −ｎＢ変
換された信号を復号分離する際に回路規模が小さくて、
しかも高速で同期状態に引き込むことができる優れた効
果がある。したがって、ディジタル伝送に適用して極め
て効果の大きいものである。
換された信号を復号分離する際に回路規模が小さくて、
しかも高速で同期状態に引き込むことができる優れた効
果がある。したがって、ディジタル伝送に適用して極め
て効果の大きいものである。
第１図は本発明一実施例同期装置のブロック構成図。
第２図はその語同期の過程を示す各信号のタイムチャー
ト。 第３図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 １０１．１０９ ・・・入力端子、１０２−ｍ Ｂ −
ｎ Ｂ逆変換器、１０３・・・直列並列変換器、１０４
・・・メモリ、１０５・・・並列直列変換器、１０６・
・・多重分離器、１０７．１０８・・・出力端子、１１
０．１１２・・・カウンタ、１１１．１１３・・・位相
制御器。 ゛・、−１ 実施例全体図 第１図
ト。 第３図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 １０１．１０９ ・・・入力端子、１０２−ｍ Ｂ −
ｎ Ｂ逆変換器、１０３・・・直列並列変換器、１０４
・・・メモリ、１０５・・・並列直列変換器、１０６・
・・多重分離器、１０７．１０８・・・出力端子、１１
０．１１２・・・カウンタ、１１１．１１３・・・位相
制御器。 ゛・、−１ 実施例全体図 第１図
Claims (1)
- （１）ｋビットの主信号毎にｌビットの付加信号が挿入
され、ｍＢ−ｎＢ符号変換が施され（ただしｋ＋ｌはｍ
の整数倍に選ばれる。）た符号を入力信号とし、この入
力信号をｍＢ−ｎＢ逆変換するｍＢ−ｎＢ逆変換器と、 このｍＢ−ｎＢ逆変換器により変換された信号を主信号
と付加信号とに分離する多重分離器と、上記入力信号に
同期したクロック信号を１／ｎ分周した符号同期信号を
上記ｍＢ−ｎＢ逆変換器に与える１／ｎカウンタと、 上記ｍＢ−ｎＢ逆変換器より出力される符号則違反信号
を入力し、上記１／ｎカウンタに位相シフト信号として
出力する第一の位相制御器とを備えたｍＢ−ｎＢ変換符
号伝送方式の同期装置において、 上記ｍＢ−ｎＢ逆変換器は、上記付加信号が挿入されｍ
Ｂ−ｎＢ変換された入力信号を検出し検出信号を出力す
る検出手段を含み、 上記１／ｎカウンタからの符号同期信号をｍ／（ｋ＋ｌ
）分周した同期信号を発生しこの同期信号を上記多重分
離器に出力するｍ／（ｋ＋ｌ）カウンタと、 上記検出信号および上記同期信号を入力し、上記ｍ／（
ｋ＋ｌ）カウンタに位相シフト信号として出力する第二
の位相制御器と を備えたことを特徴とする同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223322A JPS6282741A (ja) | 1985-10-07 | 1985-10-07 | 同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223322A JPS6282741A (ja) | 1985-10-07 | 1985-10-07 | 同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282741A true JPS6282741A (ja) | 1987-04-16 |
Family
ID=16796335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223322A Pending JPS6282741A (ja) | 1985-10-07 | 1985-10-07 | 同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282741A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158746A (ja) * | 1984-01-30 | 1985-08-20 | Nec Corp | 同期装置 |
-
1985
- 1985-10-07 JP JP60223322A patent/JPS6282741A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158746A (ja) * | 1984-01-30 | 1985-08-20 | Nec Corp | 同期装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667324A (en) | Network multiplex structure | |
| US4759018A (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| US5426644A (en) | Parallel code transmission method and apparatus of the same | |
| KR100263789B1 (ko) | 임의 정렬 병렬 프레이머를 갖는 원격 통신 시스템 및 원격 통신 수행 방법 | |
| JP3184083B2 (ja) | チャネル多重分離方法およびチャネル多重分離装置 | |
| SE457308B (sv) | Kodningsfoerfarande vid oeverfoering av ett antal oeversamplade datakanaler jaemte anordning foer utfoerande av foerfarandet | |
| US3065303A (en) | Input i | |
| JPS6282741A (ja) | 同期装置 | |
| US4498167A (en) | TDM Communication system | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| EP0206409A1 (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| JPS60158746A (ja) | 同期装置 | |
| JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
| JPH02100436A (ja) | ブロック同期方式 | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JPS63226147A (ja) | ブロツク同期方式 | |
| JPH0340986B2 (ja) | ||
| JPH0332255A (ja) | サービス信号伝送方式 | |
| JPH0556025A (ja) | 伝送路符号処理方式 | |
| JPH0377695B2 (ja) | ||
| JPH0211191B2 (ja) | ||
| JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
| JPH0490623A (ja) | 伝送符号化方式 | |
| JPS62151045A (ja) | 多重変換装置の同期信号伝送方式 |