JPS6282704A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンプリメンタリ出力を得る増幅回路に関す
る。

〔概　要〕

差動増幅器の入力段から得た同一のコンプリメンタリ出
力の二つのコンプリメンタリ出力段に入力する増幅器に
おいて、 二つの電流ミラー回路と出力段のバイアス電流を決定す
る二つの定電流で出力段を構成することにより、 低消費電力で、出力電圧が電源電圧まで取り出すことが
できるるようにしたものである。

〔従来の技術〕

従来例増幅回路の出力回路は、出力インピーダンスが低
く周波数特性の良好なフォロワ回路が多用されている。

しかし、電源電圧が低く数ボルトの場合には電圧出力振
幅が十分に得られないので、リース接地型（またはエミ
ッタ接地型）の出力型式を用いてできるだけ大きな電圧
出力振幅を得ている。

第５図に従来例を示す、この回路はＮチャンネルトラン
ジスタ１０および１１と定電流源６を備える差動入力段
と、その差動出力を入力するトランジスタ２１．２０．
１２および１３を備える電流ミラー回路ならびにトラン
ジスタ２２および２３を備える電流ミラー回路と、トラ
ンジスタ２３および１３のそれぞれのドレインの接続点
から出力信号を得るコンプリメンタリ回路である。した
がって、トランジスタ２３および１３はソース接地型で
あり、電圧出力振幅Ｖ０はほぼ電源電圧範囲まで得られ
る。

〔発明が解決しようとする問題点〕

ところで、この従来例回路にインピーダンスの比較的低
いスピーカおよび圧電素子などの負荷が接続される場合
は負荷電流として１ｍＡ以上必要とし、Ａ級増幅として
用いるときは少なくとも最大負荷電流の１７２のバイア
ス電流を出力トランジスタに流す必要があり、パワーロ
スが大きくなる欠点がある。

第６図に示す従来例回路は、最大負荷電流に対してバイ
アス電流を小さく抑えるためにダイオード接続のトラン
ジスタ２２および１２に直列に抵抗を接続して最大電流
に対してバイアス電流を抑え、電圧利得を高めて出力電
流のダイナミックレンジを拡張している。しかし、この
回路は線形性が悪化することと、バイアス電流を最大負
荷電流のたかだか１７４程度に減少するに過ぎない。ま
た、この場合でも、β２ｔ）β２３およびβ１□）β、
３（ここで、βはＭＯＳトランジスタの導電係数）の条
件が必要である。また、この回路では抵抗のばらつきが
そのままバイアス電流のばらつきになる欠点がある。

本発明は、このような欠点を除去するもので、出力電圧
がほぼ電源電圧に近い値でありかつＡＢ級またはＢ線動
作を容易に実現することができる増幅回路を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

本発明は、正転入力端子が制御電極に接続された第一の
トランジスタ（１０）と、反転入力端子が制御電極に接
続された第二のトランジスタ（１１）と、上記第一およ
び第二のトランジスタの入力電極が接続された第一の定
電流源（６）と、上記第一のトランジスタの出力電極が
入力に接続された第一の電流ミラー回路（６０）と、上
記第二のトランジスタの出力電極が入力に接続された第
二の電流ミラー回路（６１）と、上記第一の電流ミラー
回路の出力が入力に接続された第三の電流ミラー回路（
６２）と、上記第一の定電流源および上記第三の電流ミ
ラー回路に接続する第一の電源端子（１）と、上記第一
および第三の電流ミラー回路に接続する第二の電源端子
（２）と、出力端子（５）とを備えた増幅回路において
、第二および第三の定電流源（７，８）と、第四および
第五の電流ミラ−回路（６４，６３）とを備え、また、
上記第二および第三の電流ミラー回路は、第一および第
二の出力を備え、上記第二の電流ミラー回路の第一の出
力、上記第三の電流ミラー回路の第一の出力および上記
第二の定電流源が上記第四の電流ミラー回路の入力に接
続され、上記第二の電流ミラー回路の第二の出力、上記
第三の電流ミラー回路の第二の出力および上記第三の定
電流源が上記第五の電流ミラー回路の入力に接続され、
上記第三の定電流源および上記第四の電流ミラー回路は
上記第一の電源端子に接続され、上記第二の定電流源お
よび上記第五の電流ミラーｒＭ路は上記第二の電源端子
に接続され、上記第四および第五の電流ミラー回路が上
記出力端子に接続されたことを特徴とする。

〔作　用〕

差動入力段の出力電流をＩ、および−Ｉ３とすると、第
二および第三の電流ミラー回路の出力電流は、 ｘｘ＝２ＡＩｓ ただし、 Ａ：第二の電流ミラー回路のミラー比、（第一および第
三の電流ミラー回路の ミラー比の積と同値） 第二および第三の定電流源の電流値をＩ７および１．と
すると（ただし、■、と■８とは同値）、（１）　　Ｉ
ｔ　＞ｌ　ｉｘ　　ｌ＞ｏの領域では、ｔｏ　−２８ｉ
ｘ　”４ＡＢ　ｉｓ　”２ＡＢｇｓ　Ｖ＝ａただし、 Ｂ：第四および第五の電流ミラー回路のミラー比、 Ｖｉａｇ差動入力信号、 ｇ−ｓ　　：第一および第二のトランジスタの伝達コン
ダクタンス が成立し、 （２）　■７＜　ｌ　ｔｘ　　ｌの領域では、ｉｇ　−
Ｂ　ＩＸ　−２ＡＢ　Ｉｓ　−ＡＢｇｍ　ｖ＝ａが成立
する。

〔実施例〕

以下、本発明実施例回路を図面に基づいて説明する。

第１図は本発明の実施例回路の構成を示す接続図である
。まず、この実施例回路の構成を第１図に基づいて説明
する。二つのトランジスタ１０および１１と定電流源６
とを備える差動入力回路の差動出力の一方が電流ミラー
回路６０および６２に接続され、他方は電流ミラー回路
６１に接続される。同一の出力をもつ電流ミラー回路６
１および６２の出力のそれぞれは互いに接続され、その
接続点から二つの同一出力を得る。この二つの出力が出
力端子５に出力が接続された電流ミラー回路６３および
６４の入力にそれぞれ接続され、さらに電流ミラー回路
６３および６４の入力にバイアス電流設定用の定電流源
８および７が接続される。

次に、この実施例回路の動作を第１図および第２図に基
づいて説明する。差動入力回路に信号が入力され、差動
出力電流としてｉ、と−１，とが発生すると、電流ミラ
ー回路６１および６２から出力される電流ｉ×は ｉｇ　＝２Ａｔ。

ただし、電流ミラー回路６０．６１および６２６２のミ
ラー比：■、ＷおよびＺ Ａ−Ｖ−Ｚ−Ｗ になる。ここで、定電流源７および８の電流値をＩ、お
よびＩｍ　　（ただし、Ｉｙ＝Ｉ、）とすると、出力電
流１０はＩｔ　＞　ｌ　ｉｘ　　ｌ　＞０（７）条件テ
ハ、ｆｏ　−２Ｂ　１ｘ−４ＡＢ　ｉｓ＝２ＡＢｇｓ　
Ｖｉｄただし、Ｂ：電流ミラー回路６３および６４のミ
ラー比、 ｖＩ：差動入力信号、 ｇ、：トランジスタ１０および工１の 伝達コンダクタンス と表せる。Ｉｔ＜Ｉｔｌ　１の領域では、電流ミラー回
路６３および６４のいずれが一方がオフ状態になるので
、 １６　”Ｂ　ｉｚ　−２ＡＢ　１ｓ　＝ＡＢｇａ　Ｖｉ
ａが成立する。したがって、増幅回路としては第２図に
示すように ｌ　ＩＸ　　ｌ　＜　Ｉｔ　＝　Ｉｓ とすればＡ級増幅回路、 １　　ｉｘ　　Ｉ＞ｒｙ　　＝ｒｓ　　＞０とすればＡ
Ｂ級増幅回路、 Ｉｔ−１１１＝０ とすればＢ増幅回路、 −１ｉｘ　ｌ＜Ｉｔ　−Ｉｓ　＜０ とすればＣ級増幅回路になる。増幅回路の伝達コンダク
タンスはＡ−Ｂ−ｇｌ、１で決定されるので、電流ミラ
ー比ＡおよびＢとトランジスタ１０および１１の伝達コ
ンダクタンスを大きくすれば、伝達コンダクタンスを大
きくすることができる。また、ｉｘの最大値は定電流源
６の電流値Ｉ、と電流ミラー比Ａで決定される。

１１Ｘ□、ｌ−Ｉ＆　　・Ａ になる。したがうて、増幅回路をＡ級にするかＡＢ級に
するかは■６とＩｔ　　（またはｒｓ）の電流比によっ
て決定することができ、これは容易に実現することがで
きる。また、電力の関係からＡＢ級またはＢ級増幅にし
たい場合は、 ■、・Ａ＞Ｉｔ　＝Ｉｅ≧０ の関係の範囲で適当な値を決定すればよい。

第３図はＭＯＳ）ランジスタを用いた実施例回路である
。ＭＯ３Ｉ−ランジスタの場合はバイポーラトランジス
タのようにベース電流による誤差を考慮する必要がない
ので、Ｗ／Ｌの比による大きな電流ミラー比の電流ミラ
ー回路を容易に構成することができ、電流ミラー比Ａま
たはＢを大きくすることによって伝達コンダクタンスを
大きくすることができる。またこの回路は低電圧で動作
することが可能であり、 Ｖ、Ｄ＞Ｖ、、、、（またはｖａｓｚｚ）”Ｖｓｒｏ　
　（またはＶ８．、）＋Ｖ３．。

ただし、ｖｏ：電源電圧、 Ｖｔ＋ｓｚｌ：　）ランジスタ２１のゲート・ソース間
電圧、 ＶｓＩｏ　　：　）ランジスタ１０の非飽和領域のドレ
イン・ソース間型 圧、 Ｖ、、６　：定電流源、 Ｖ６　：飽和電圧 の範囲で動作する。したがってＭＯＳ）ランジスタのス
レッショルド電圧を小さくすれば、１ｖでも動作可能で
ある。

第４図はバイポーラトランジスタを用いた実施例回路で
ある。ＭＯＳ）ランジスタをバイポーラトランジスタに
置換しただけの構成であるが、ベース電流による電流ミ
ラー比の誤差を小さくするためにトランジスタ４Ｇおよ
び５６が追加されている。

同様に低電圧動作が可能であり、第４図の例では、Ｖ、
、＞Ｖ、、、、（またはＶ　ｍｔｓｓ）＋Ｖｍｔｍ＊（
またはＶ　ｍ１ｓｓ） ”Ｖｓｔ、（またはＶｓＩｏ　） ただし、ｖｌｌ！４ｓ：トランジスタのベース・エミッ
タ間電圧、 ■、：定電流源の飽和電圧 の範囲動作する。トランジスタ４６および５６を追加し
なければ、さらにＶｓｗａｈ　（Ｖ□３．）だけ低い電
圧で動作する。また、この回路構成は一段増幅回路のた
め高周波特性も良好である。

本発明の増幅回路のバイアス電流は素子のばらつきによ
る影響が全くなく定電流源によって決定されるので、こ
の定電流源だけのばらつきについて配慮すればよいので
設計が容易である。

また、本発明の第二および第三の定電流源および第四お
よび第五の電流ミラー回路のマツチングを取っても本発
明を実施することができる。

また、本発明の定電流源および電流ミラー回路に入力接
地形のトランジスタを用いても本発明を実施することが
できる。

また、本発明の第二および第三の定電流源の電流値が零
であっても本発明を実施することができる。

また、本発明の定電流源の代わりに抵抗を用いても本発
明を実施することができる。

〔発明の効果〕

本発明は、以上説明したように、電源に電池が用いられ
る低電圧電源で動作する出力増幅回路として用いた場合
に出力電圧がほぼ電源電圧まで取り出′すことができ、
しかも低電力化のためのＡＢ級またはＢ緩動作を容易に
実現することが可能であり、定電流源以外の素子のばら
つきによるバイアス電流のばらつきへの影響は全くない
。

特に、ＭＯＳ）ランジスタを用いた場合には顕著に低電
力化をはかることができる。また、本発明の増幅回路を
二つ用いてＢＴＬ構成とすればその効果は顕著である・

【図面の簡単な説明】

第１図は本発明実施例回路の構成を示す接続図。 第２図は第１図に示す回路の特性を示す特性図。 第３図はＭＯＳ）ランジスタを用いた第一実施例回路の
構成を示す接続図。 第４図はバイポーラトランジスタを用いた第二実施例回
路の構成を示す接続図。 第５図および第６図は従来例回路の構成を示す接続図。 １・・・第一の電源端子、２・・・第二の電源端子、３
．４・・・信号入力端子、５・・・信号出力端子、６．
７．８・・・定電流源、１０〜１６・・・Ｎチャンネル
ＭＯＳ）ランジスタ、２０〜２６・・・ＰチャンネルＭ
Ｏ３）ランジスタ、４０〜４７・・・ＮＰＮ型バイポー
ラトランジスタ、５０〜５７・・・ＰＮＰ型バイポーラ
トランジスタ、６０〜６４・・・電流ミラー回路。 特許出願人　日本電気株式会社、・ニー・・代理人　　
弁理士　井　出　直　孝・″第１図 実施例 第２図 実施例 第３図 ｌ 実施例 第４図

Claims (1)

【特許請求の範囲】
1. （１）正転入力端子が制御電極に接続された第一のトラ
   ンジスタ（１０）と、 反転入力端子が制御電極に接続された第二のトランジス
   タ（１１）と、 上記第一および第二のトランジスタの入力電極が接続さ
   れた第一の定電流源（６）と、 上記第一のトランジスタの出力電極が入力に接続された
   第一の電流ミラー回路（６０）と、上記第二のトランジ
   スタの出力電極が入力に接続された第二の電流ミラー回
   路（６１）と、上記第一の電流ミラー回路の出力が入力
   に接続された第三の電流ミラー回路（６２）と、 上記第一の定電流源および上記第三の電流ミラー回路に
   接続する第一の電源端子（１）と、上記第一および第三
   の電流ミラー回路に接続する第二の電源端子（２）と、 出力端子（５）と を備えた増幅回路において、 第二および第三の定電流源（７、８）と、 第四および第五の電流ミラー回路（６４、６３）とを備
   え、 また、上記第二および第三の電流ミラー回路は、第一お
   よび第二の出力 を備え、 上記第二の電流ミラー回路の第一の出力、上記第三の電
   流ミラー回路の第一の出力および上記第二の定電流源が
   上記第四の電流ミラー回路の入力に接続され、 上記第二の電流ミラー回路の第二の出力、上記第三の電
   流ミラー回路の第二の出力および上記第三の定電流源が
   上記第五の電流ミラー回路の入力に接続され、 上記第三の定電流源および上記第四の電流ミラー回路は
   上記第一の電源端子に接続され、 上記第二の定電流源および上記第五の電流ミラー回路は
   上記第二の電源端子に接続され、 上記第四および第五の電流ミラー回路が上記出力端子に
   接続された ことを特徴とする増幅回路。