JPS6281977A - Current balancer for series connection type dc-dc converter - Google Patents
Current balancer for series connection type dc-dc converterInfo
- Publication number
- JPS6281977A JPS6281977A JP22080585A JP22080585A JPS6281977A JP S6281977 A JPS6281977 A JP S6281977A JP 22080585 A JP22080585 A JP 22080585A JP 22080585 A JP22080585 A JP 22080585A JP S6281977 A JPS6281977 A JP S6281977A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- converter
- converters
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分身〕
この発明は、直列接続されて使用するDC−DCコンバ
ータの入力’i[4の不平衡を抑制する寛に平衡装置l
こ関する。DETAILED DESCRIPTION OF THE INVENTION [Technical alter ego to which the invention pertains] This invention provides a loosely balanced device l for suppressing the unbalance of the input 'i[4] of a DC-DC converter used in series connection.
Regarding this.
第4図は直列接続されたDC−DCコンバータの従来例
を示す主回路接続図であって、この第4図では2mのリ
ンギングチョーク式DC−DCコンバータの入力側を直
列lこ接続しているが、入力直流′電圧がスイッチ素子
の耐圧を越えるときにこのような直列接続が採用される
。Fig. 4 is a main circuit connection diagram showing a conventional example of a DC-DC converter connected in series, and in this Fig. 4, the input side of a 2m ringing choke type DC-DC converter is connected in series. However, such a series connection is adopted when the input DC' voltage exceeds the withstand voltage of the switching element.
第4図において1等容量の2個の入力コンデンサ12と
乙とを直列に接続して直流電源lに接続することにより
Eなる電源電圧が各コンデンサごとにv2に分圧される
ので、この入力コンデンサ12と四とにそれぞれリンギ
ングチ、−り式DC−DCコンバータを並列に接続すれ
ば、各DC−DCコンバータの入力電圧もV2となる。In Fig. 4, by connecting two input capacitors 12 and B of equal capacity in series and connecting them to the DC power supply l, the power supply voltage E is divided into v2 for each capacitor, so this input If a ringing DC-DC converter is connected in parallel to capacitors 12 and 4, the input voltage of each DC-DC converter will also be V2.
正極1111のDC−DCコンバータは変圧器13の1
次巻線とスイ、テ素子としてのトランジスタ14とが直
列に接続されており、負極憤1のDC−DCコンバータ
も同様に変圧器器の1次巻線とスイッチ素子としてのト
ランジスタUとが直列に接続されているので。The DC-DC converter of the positive electrode 1111 is connected to the 1 of the transformer 13.
The next winding and the transistor 14 as a switch element are connected in series, and similarly in the DC-DC converter of the negative pole 1, the primary winding of the transformer and the transistor U as a switch element are connected in series. Because it is connected to.
これら両トランジスタ14と冴とを同時にオンさせるこ
とにより電流が流れて変圧器13とるの1次巻線にエネ
ルギーが蓄えられる。次いで両トランジスタ14と讃と
を同時にオフさせると、上述の1次巻線に蓄えられてい
たエネルギーは、各変圧器13と乙の2次巻線から、そ
れぞれダイオード15と5を介して取り出されるので1
両DC−DCインバータの出力側を並列接続すれば、出
力コンデンサ2により平滑された直流電力を負荷3に供
給することができるのであるが、このような回路構成に
することで入力コンデンサ12と22に並列接続されf
、ニー D C−D Cコンバータの等価インピーダン
スを平衡させている。By turning on both of these transistors 14 and 2 at the same time, current flows and energy is stored in the primary winding of the transformer 13. Next, when both the transistors 14 and the transistors are turned off at the same time, the energy stored in the above-mentioned primary windings is taken out from the secondary windings of each transformer 13 and the secondary windings of the transistors 14 and 2 via the diodes 15 and 5, respectively. So 1
If the output sides of both DC-DC inverters are connected in parallel, DC power smoothed by the output capacitor 2 can be supplied to the load 3. However, with this circuit configuration, the input capacitors 12 and 22 connected in parallel to f
, the equivalent impedance of the knee DC-DC converter is balanced.
第5図は第4図に示す従来例回路の各部の動作を示す動
作波形図であって、第5図(イ)はトランジスタ14と
冴のオン・オフ状態を、第5図(ロ)は正極側のDC−
DCコンバータ入力電流Illの波形を、第5図(ハ)
はトランジスタ14の電圧VlO)波形を。FIG. 5 is an operation waveform diagram showing the operation of each part of the conventional example circuit shown in FIG. 4, in which FIG. DC- on the positive side
The waveform of the DC converter input current Ill is shown in Figure 5 (c).
is the voltage (VlO) waveform of transistor 14.
第5図(に)は負極側のDC−DCコンバータ入力電流
I21の波形を、第5図(ホ)はトランジスタ冴の電圧
v2の波形をそれぞれがあられしている。FIG. 5(b) shows the waveform of the DC-DC converter input current I21 on the negative side, and FIG. 5(e) shows the waveform of the voltage v2 of the transistor.
正極(tillと負極側のDC−DCコンバータのそれ
ぞれの回路定数が等しく、かつ両トランジスタ14と冴
のスイ、テング動作がまったく同じであるならば、Ir
[FIDC−DCコンバータ内の磁圧・電流波形は同じ
であって、以下に記載する動作を繰返す。Ir
[The magnetic pressure and current waveforms in the FIDC-DC converter are the same, and the operations described below are repeated.
すなわちトランジスタ14と24とがT1なる期間オン
することにより、変圧器1:)Jとおそれぞれの1次巻
線には匣流電fLlの電圧Eを入力コンデンサ12とρ
により2等分されたV2なる電圧が印IJaされ、これ
ら変圧器13とおにエネルギーが蓄積される。That is, by turning on the transistors 14 and 24 for a period T1, a voltage E of the current fLl is applied to the transformer 1:) J and the respective primary windings of the input capacitor 12 and ρ.
A voltage V2 divided into two equal parts is applied to IJa, and energy is stored in these transformers 13.
各変圧器13とおの1次ill目こ換算したインダクタ
ンス値をLとするならば、正極側のDC−DCコンバー
タの入力電流Ixtと、負極側のl)C−DCコンバー
タの入力電流I2.とは、下記の(11式であられされ
る。If the inductance value converted to the primary illumination of each transformer 13 is L, then the input current Ixt of the DC-DC converter on the positive side and the input current I2 of the l) C-DC converter on the negative side. is expressed by the following formula (11).
タタしI。はトランジスタ14と冴がオンした直後の電
流であり、tはこれらトランジスタ14と冴がオンして
からの経過時間である。Tatashi I. is the current immediately after the transistor 14 and Sae are turned on, and t is the elapsed time after these transistors 14 and Sae are turned on.
次にトランジスタ14と冴がオフすると、変圧器13と
乙とに蓄積されていたエネルギーがそれぞれダイオード
15と5を介して放出されるので、出力コンデンサ2の
電圧をvo、変圧器13と田の1次巻線と2次巻線との
巻数比をN1:N2とするならば、トランジスタ14と
ムとにそれぞれ印加される電圧v1とv2とは下記の(
2)式であられされる。Next, when the transistors 14 and Sae are turned off, the energy stored in the transformers 13 and 2 is released through the diodes 15 and 5, respectively, so the voltage of the output capacitor 2 is changed to vo, and the voltage of the transformer 13 and the If the turns ratio of the primary winding and the secondary winding is N1:N2, the voltages v1 and v2 applied to the transistor 14 and the transistor 14, respectively, are as follows (
2) It is rained down by the formula.
ここでVよは配線のインダクタンスにより生ずるはね上
り電圧であって、トランジスタ14と囚トがオフした瞬
間が最も大きな値であって、その後急速に減衰して零と
なる。トランジスタ14と冴がオフしているのは1゛2
なる期間であって、その後再びオンとオフとを繰返すの
であるが、このオン期間T1とオフ期間T2との比率を
変えることにより出力側の′電圧voを変化させること
ができる。Here, V is a jump voltage caused by the inductance of the wiring, and has the largest value at the moment when the transistor 14 and the capacitor are turned off, and then rapidly attenuates to zero. Transistor 14 and Sae are off at 1゛2
After that, it repeats on and off again, but by changing the ratio between the on period T1 and the off period T2, the voltage vo on the output side can be changed.
ところで要際のDC−DCコンバータでは、それぞれの
回路定数やトランジスタのスイ、ナング動作をまったく
同一にすることは不可能であるため、1!圧・電流に不
平衡を生ずる。%lこスイッチ素子としてトランジスタ
を使用する場合、ギヤ+1ヤ蓄積効果によるオフの遅れ
時間(以下では蓄積時間と称する)は10〜20マイク
ロ秒程度であり、トランジスタの個体差により、この蓄
積時間にもばらつきを生ずる。それ故DC−DCコンバ
ータの動作周波数が旨い場合やトランジスタの通流ぶが
小さい場合には、各トランジスタごとの蓄積時間の差が
導通時間にくらべて無視できなくなるので、それぞれの
DC−DCコンバータ内の電圧・電流の不平衡が顕著と
なる。すなわち蓄積時間の長いトランジスタで構成され
ているlJc、−DCコンバータ内の電流は大となる。By the way, in the important DC-DC converter, it is impossible to make each circuit constant and the switching and NANG operations of the transistors exactly the same, so 1! This causes an imbalance in pressure and current. When using a transistor as a switching element, the off delay time (hereinafter referred to as accumulation time) due to the gear+1 gear accumulation effect is approximately 10 to 20 microseconds, and this accumulation time may vary depending on individual differences between transistors. Also causes variation. Therefore, when the operating frequency of the DC-DC converter is good or when the current flow rate of the transistor is small, the difference in storage time for each transistor cannot be ignored compared to the conduction time, so The unbalance of voltage and current becomes noticeable. That is, the current in the lJc, -DC converter, which is composed of transistors with a long storage time, becomes large.
さらにこの蓄積時間の長さはターンオフ時の電流の大き
さに依存していることから、電流が大になるにつれてそ
の時間も長くなるので、下記の不都合を生ずる。Furthermore, since the length of this accumulation time depends on the magnitude of the current at turn-off, the longer the current becomes, the longer the accumulation time becomes, resulting in the following inconvenience.
蓄積時間の長いトランジスタで構成されている一方のD
C−DCコンバータは、電源からエネルギーが供給され
ている時間が長くなるため、他方のDC−DCコンバー
タよりも電流が大となるのテアルが、2つのDC−DC
コンバータの出力側は並列接続されているのでそれぞれ
のDC−DCコンバータの出力電流の和が負荷電流であ
って、一定電流である。それ故一方のトランジスタのタ
ーンオフ電流が犬になれば、他方のトランジスタのター
ンオフ電流は必然的に小となり、蓄積時間の差がさらに
拡大されるので電流の不平衡もますます拡大されること
となる。One D is composed of transistors with a long storage time.
Since one DC-DC converter is supplied with energy from the power source for a long time, the current is larger than the other DC-DC converter.
Since the output sides of the converters are connected in parallel, the sum of the output currents of the respective DC-DC converters is the load current, which is a constant current. Therefore, if the turn-off current of one transistor becomes small, the turn-off current of the other transistor will inevitably become small, and the difference in storage time will further increase, which will further increase the current imbalance. .
直流が不平衡になると入力コンデンサ12と都の電圧分
担が不平衡となる。すなわち蓄積時間が長いトランジス
タを有するDC−DCコンパ−タカ接続されている入力
コンデンサの電圧が低下するので、このDC−L)Cコ
ンバータに流れる電流を減少させる。他方(すなわち蓄
積時間が短いトランジスタを有する9111 )の入力
コンデンサ電圧は上昇し、これに接続されているDC−
DCコンバータの電流を増加させる。When the direct current becomes unbalanced, the voltage sharing between the input capacitor 12 and the capacitor becomes unbalanced. That is, since the voltage of the input capacitor connected to the DC-DC converter having a transistor with a long storage time decreases, the current flowing through the DC-L)C converter is reduced. The input capacitor voltage on the other side (i.e., the 9111 with the short storage time transistor) rises and the DC-
Increase the current of the DC converter.
上述の動作が繰返されることにより、両DC−DCコン
バータの間で電流の授受、すなわち電流ハンチングが発
生し、最悪の場合には、ある期間Lt 一方ノD C−
D Cコンバータで負荷電流のすべてを分担することに
もなる。それ故平衡状態で運転しているときにくらべて
過大な電流が流れることになるので、DC−DCコンバ
ータを構成する機器、とくにトランジスタ14 、24
は大を流容量のものが必要となる。さらに配線インダク
タンスに流れるこの大電流を遮断するさいに生ずるはね
上り電圧v1の値も大となるので1図示されていたいス
ナバ回路も大容量のものが必要となり、その損失が増加
するなど、各種の不都合がある。By repeating the above operation, current is exchanged between both DC-DC converters, that is, current hunting occurs, and in the worst case, for a certain period of time Lt, one DC-DC
The DC converter will also share all of the load current. Therefore, an excessive current will flow compared to when operating in a balanced state, so the equipment constituting the DC-DC converter, especially the transistors 14 and 24.
A large flow capacity is required. Furthermore, the value of the jump voltage v1 that occurs when interrupting this large current flowing through the wiring inductance also becomes large, so the snubber circuit shown in the diagram also needs a large capacity one, which increases the loss and causes various problems. It's inconvenient.
そこでトランジスタ14や冴に直列にリアクトルあるい
は抵抗を挿入することで電流の不平衡を抑制しようとす
ると、リアクトル挿入の場合はこのリアクトル蓄積エネ
ルギーのために、トランジスタ14 、24遮断時のは
ね上り電圧v5が更に大となって更に大容量のスナバ回
路が必要となるし、抵抗挿入の場合は、この抵抗で電力
が消費されるので、装置の効もが低下するし、電力消費
に伴う発熱を放散させる工夫をしなければならないなど
の欠点を有する。Therefore, if an attempt is made to suppress the current imbalance by inserting a reactor or a resistor in series with the transistor 14 and the transistor 14, if a reactor is inserted, the voltage will jump up when the transistors 14 and 24 are cut off due to the energy stored in the reactor. v5 becomes even larger and a snubber circuit with a larger capacity is required, and if a resistor is inserted, power is consumed by this resistor, which reduces the effectiveness of the device and increases heat generation due to power consumption. It has drawbacks such as the need to take measures to dissipate it.
この発明は、直列に接続されている複数のDC−DCコ
ンバータに生じる電流の不平衡を、装置の大形化や効率
低下を招くことなしに抑制することができる直列接続形
DC−DCコンバータの電流平衡装置を提供することを
目的とする。The present invention provides a series-connected DC-DC converter that can suppress current imbalance occurring in a plurality of series-connected DC-DC converters without increasing the size of the device or reducing efficiency. The purpose is to provide a current balancing device.
この発明は、直列接続された複数個のL)C−DCコン
バータ相互間に電流不平衡を生じるときは、隣接せるD
C−L)Cコンバータ同士に共通する入力回路に電流が
流れることに着目したものであって、この共通せる入力
回路に非直線抵抗を挿入し、電流不平衡によりこの非直
線抵抗に流れる電流が増大すれば、自動的にかつ急激l
こ非直線抵抗の抵抗値が増大してこの電流を抑制するこ
とにより不平衡電流を抑制しようとするものである。In this invention, when current unbalance occurs between a plurality of series-connected L)C-DC converters, adjacent D
This method focuses on the fact that current flows through an input circuit common to C-L)C converters, and a non-linear resistor is inserted into this common input circuit, and the current flowing through this non-linear resistor due to current imbalance is If it increases, it will automatically and rapidly l
The unbalanced current is suppressed by increasing the resistance value of this nonlinear resistance and suppressing this current.
第1因は本発明の実施例を示す回路図であって、2組の
DC−DCコンバータを直列接続して使用する場合を示
しているが、この第1図により1本発明の内容を以下に
説明する。The first factor is a circuit diagram showing an embodiment of the present invention, in which two sets of DC-DC converters are connected in series. Explain.
第1図Eこおいて、211!の入力コンデンサ12とn
との直列回路が直流電源lに接続されて電源電圧を各コ
ンデンサごとに分圧している。変圧器13とスイッチ素
子としてのトランジスタ14とダイオード15とで構成
されている一方のDC−DCコンバータが入力コンデン
サ12に並列接続されており、変圧器nとスイッチ素子
としてのトランジスタムとダイオードδとで構成されて
いる他方のDC−DCコンバータが入力コンデンサaに
並列接続されており、これら両L)C−DCコンバータ
の出力側は相互に並列接続されたのち、出力コンデンサ
2を介して負荷:3に電力を供給するようになっている
。In Figure 1 E, 211! input capacitors 12 and n
A series circuit is connected to the DC power supply l to divide the power supply voltage for each capacitor. One DC-DC converter composed of a transformer 13, a transistor 14 as a switching element, and a diode 15 is connected in parallel to the input capacitor 12, and a transformer n, a transistor 14 as a switching element, a diode δ, The other DC-DC converter consisting of L) is connected in parallel to the input capacitor a, and the output sides of these two L) C-DC converters are connected in parallel with each other, and then connected to the load via the output capacitor 2: It is designed to supply power to 3.
電圧設定器あが出力する電圧設定値と、出力コンデンサ
2の両端から得られる電圧出力値との偏差値が電圧調節
器あに入力されるので、この電圧詞節器あからは入力偏
差値を零にする制@信号がコンパレータ18と列とに出
力される。一方1発振器あと3角波発生器37とにより
形成される所定周波数の3角波信号もコンパレータ18
と四とに入力されるので、コンパレータ18と郡はそれ
ぞれ別個に両人力伯゛号の大小関係を比較することによ
り、トランジスタ14と冴とをオン・オフ動作させるペ
ース信号を創出する。Since the deviation value between the voltage setting value outputted by the voltage setting device A and the voltage output value obtained from both ends of the output capacitor 2 is input to the voltage regulator A, this voltage setting device Akara calculates the input deviation value. A zero control signal is output to the comparator 18 and the column. On the other hand, the comparator 18 also receives a triangular wave signal of a predetermined frequency formed by one oscillator and the triangular wave generator 37.
and 4, the comparator 18 and the gate separately compare the magnitude relationship between the two power counts, thereby creating a pace signal that turns on and off the transistor 14 and the power bank.
上述のようにして直列接続された2組のDC−DCコン
バータのトランジスタ14と冴とは同時にオン・オフ動
作をすべきベース信号を受取るのであるが、蓄積時間の
差異により、実際の動作は同一とはならず、そのために
不平衡電流を生ずるのであるが1本発明にあっては、両
DC−DCコンバータに共通の入力回路に非直線抵抗3
1が挿入されているので、電流不平衡に起因してこの非
直線抵抗31に流れる電流XLは抑制される。なお■L
は電流1.によりこの非直線抵抗31に生ずる電圧であ
る。As described above, the transistors 14 and 2 of the two series-connected DC-DC converters receive base signals that should be turned on and off at the same time, but due to the difference in accumulation time, their actual operations are the same. However, in the present invention, a non-linear resistor 3 is installed in the input circuit common to both DC-DC converters.
1 is inserted, the current XL flowing through this nonlinear resistor 31 due to current imbalance is suppressed. In addition, L
is the current 1. This is the voltage generated across this non-linear resistance 31.
第2図は第1図に示す実施例回路において、各トランジ
スタのオン・オフ状態に対応した動作を説明する動作回
路図であって、第2図(イ)はモードA、すなわち両ト
ランジスタ14と囚がともに導通状態であるモードをあ
られし、第2図(ロ)はモードB、すなわちトランジス
タ14が先にオフし、蓄積時間の差によりトランジスタ
別は未だ導通しているモードをあられし、第2図(ハ)
はモードC1すなわち両トランジスタ14と24はとも
にオフしているモードをあられしている。なおこの第2
図においてはトランジスタ24の蓄積時間の方がトラン
ジスタ14のそれよりも長いものとしている。さらに回
路衣ボを簡素化するためlこ、負荷3.トランジスタ1
4と冴、ダイオード15と5ならびにトランジスタの制
御回路等の図示は省略している。FIG. 2 is an operational circuit diagram explaining the operation corresponding to the on/off state of each transistor in the embodiment circuit shown in FIG. Figure 2 (b) shows mode B, in which transistor 14 is turned off first, and each transistor is still in conduction due to the difference in storage time. Figure 2 (c)
represents mode C1, that is, a mode in which both transistors 14 and 24 are off. Note that this second
In the figure, it is assumed that the storage time of the transistor 24 is longer than that of the transistor 14. Furthermore, in order to simplify the circuit board, load 3. transistor 1
4 and 5, diodes 15 and 5, a transistor control circuit, etc. are not shown.
ここで各モードの動作を以下に記述するが、説明を簡単
にするために、両DC−DCコンバータの回路定数は等
しいものとする。Here, the operation of each mode will be described below, but to simplify the explanation, it is assumed that the circuit constants of both DC-DC converters are equal.
(イ)モードA:トランジスタ14と冴はともに導通状
態にあるので、変圧器1:1の1次巻線には電流Ill
が、変圧器ハの1次巻線にはt流I21が流れてそれぞ
れの変圧器13と田にエネルギーが蓄積される。(a) Mode A: Since both transistor 14 and transistor are conducting, current Ill flows through the primary winding of the transformer 1:1.
However, the current I21 flows through the primary winding of the transformer C, and energy is stored in each of the transformers 13 and 1.
このとき入力コンデンサ12とnの分担電圧は等しいの
で、電流■□lと121とは同じ値であり、非直線抵抗
31に流れる電流ILの値は零である。At this time, since the voltages shared by the input capacitors 12 and n are equal, the currents ■□l and 121 have the same value, and the value of the current IL flowing through the nonlinear resistor 31 is zero.
(ロ)モードB:蓄積時間の差異により、一方のトラン
ジスタ14はオフしているが他方のトランジスタ冴は未
だ導通状態にあるモードであって、トランジスタ14が
オフすると同時に変圧器13の1次巻線に流れていた電
流Illは2次巻線へ移行し、この変圧器13に蓄積さ
れていたエネルギーは電流■1□となって2次側へ放出
される。このとき他方のトランジスタ冴は未だ44状態
にあるため、トランジスタ14のオフと同時に変圧器る
の1次巻線電流I2□は非直線抵抗31− f圧器田−
トランジスタ冴の経路で流れつづけることになる。非直
線抵抗31の抵抗値は常時はごく僅かな値であるから、
このBなるモードで流れる電流値ならびに通流時間が小
、すなわちI2@tが小さい場合には、この非直線抵抗
31で消費されるエネルギーも僅かであるから抵抗匝の
変化は生じないが、両トランジスタ14と囚の蓄積時間
の差が大であれば、このモードBにおける1 −1も大
となって非直線抵抗31での消費エネルギーが増加する
。この消費エネルギーの増加により非直線抵抗31の抵
抗値は急激lこその領を増大させるので、当該非1頁線
抵抗31の分担電圧vLが急上昇し、その結果トランジ
スタ囚がオフしたのと類似の状態となる。それ故オフが
遅れていた側の変圧器路の2次側に電流■2□が流れて
、この変圧器路の蓄積エネルギーが放出されることにな
る。(b) Mode B: This is a mode in which one transistor 14 is off but the other transistor is still in a conductive state due to the difference in storage time, and at the same time when the transistor 14 is turned off, the primary winding of the transformer 13 The current Ill flowing in the line is transferred to the secondary winding, and the energy stored in the transformer 13 is released to the secondary side as a current ■1□. At this time, the other transistor 14 is still in the 44 state, so at the same time as the transistor 14 is turned off, the primary winding current I2□ of the transformer is connected to the nonlinear resistance 31-f voltage field.
It will continue to flow through the path of the transistor Sae. Since the resistance value of the non-linear resistor 31 is always a very small value,
When the current value and the current flowing time in mode B are small, that is, when I2@t is small, the energy consumed by this nonlinear resistor 31 is small, so no change in resistance occurs, but both If the difference between the storage times of the transistor 14 and the storage time is large, 1 -1 in this mode B will also be large, and the energy consumed by the nonlinear resistor 31 will increase. Due to this increase in energy consumption, the resistance value of the non-linear resistor 31 rapidly increases, so the shared voltage vL of the non-1 page line resistor 31 suddenly increases, resulting in a phenomenon similar to that of a transistor being turned off. state. Therefore, current ■2□ will flow in the secondary side of the transformer path on the side that has been delayed in turning off, and the stored energy in this transformer path will be released.
(ハ)モードC:画トランジスタ14と冴がともにオフ
しているので、変圧器13の流入電流は2次巻線からの
電流112に、また変圧器路の流入電流は2次巻線から
の電流I22に完全に移行し、これら変圧器蓄積エネル
ギーが負荷側へ放出される。(C) Mode C: Since both the transistor 14 and the current are off, the inflow current of the transformer 13 is the current 112 from the secondary winding, and the inflow current of the transformer path is the current 112 from the secondary winding. The current I22 is completely transferred and these transformer stored energies are released to the load side.
第3図は第1図に示す実施例回路において第2図に示す
各モードでの動作を示す動作波形図であって、第3図(
イ)はトランジスタ14のオン・オフ状態を、第3図(
ロ)はトランジスタ冴のオン・オフ状態を、第3図ヒ]
は変圧器13の1次側電流Illの波形を、第3図に)
は変圧器おの2次側電fiIt2の波形を、第3図(ホ
)は変圧器路の1次側電流i21の波形を、第3図(へ
)は変圧器るの2次側電流I22の波形を、第3図(ト
)は非直線抵抗31に流れる電流ILの波形をそれぞれ
あられしている。なおこの第3図でもトランジスタUの
蓄積時間の方がトランジスタ14のそれよりも長いもの
とする。さらに第3図(l′11.(へ)it−1iこ
図示の破線は非直線抵抗31が有効に機能した場合の動
作波形であって、非直線抵抗31が挿入されない場合(
第3図(ホ)、(へ)、(ト)の実線部分)とが対比さ
れるようにあられしている。FIG. 3 is an operation waveform diagram showing the operation in each mode shown in FIG. 2 in the embodiment circuit shown in FIG.
A) shows the on/off state of the transistor 14, and FIG.
B) shows the on/off state of the transistor Sae; Figure 3 H]
(The waveform of the primary current Ill of the transformer 13 is shown in Fig. 3.)
is the waveform of the secondary current fiIt2 of each transformer, FIG. 3(G) shows the waveform of the current IL flowing through the nonlinear resistor 31. FIG. Also in FIG. 3, it is assumed that the storage time of transistor U is longer than that of transistor 14. Furthermore, the broken line shown in FIG.
The solid line portions in Figure 3 (E), (F), and (G) are shown in contrast.
この第:(図であきらかなよう番こ、一方のトランジス
タ14がオフで他方のトランジスタムがオンしているモ
ードBにおいて、不平衡電流に起因して非直線抵抗31
1こlLなる電流が流れるとき、この電流It+こより
非直縁抵抗31の抵抗値が急激に増大するのでトランジ
スタUをオフさせたのと同等の効果を発揮し、蓄積時間
の差異に起因する電流の不平衡を効果的に抑制する。(As is clear from the figure, in mode B, where one transistor 14 is off and the other transistor is on, the nonlinear resistance 31
When a current of 1L flows, the resistance value of the non-directly connected resistor 31 increases rapidly due to this current It+, so it has the same effect as turning off the transistor U, and the current due to the difference in accumulation time increases. effectively suppress the imbalance.
上述の実施例は2段直列接続のリンギングチ、−り式D
C−DCコンバータの場合であるが、さらに多段直列接
続の場合、フォワード式DC−DCコンバータを多段直
列接続した場合、あるいは2次側を並列接続、直列接続
いずれの場合においても、電流不平衡を抑制するべく本
発明を応用できることはもちろんである。The above embodiment is a two-stage series-connected ringing chain.
In the case of a C-DC converter, current unbalance must be avoided in the case of multi-stage series connection, in the case of multi-stage series connection of forward type DC-DC converters, or in the case of parallel or series connection of the secondary side. Of course, the present invention can be applied to suppress this.
この発明によれば、高い電源電圧に対処できるように入
力側を直列接続している複数のDC−DCコンバータを
運転するとき、それぞれのコンバータのスイ、テ素子の
蓄積時間差に起因して生ずる電流不平衡や電流ハンチン
グに対し、隣接せるDC−DCコンバータ同士に共通の
入力回路に非直線抵抗を挿入することで、不平衡IIt
流がこの非直線抵抗lこ流れればその抵抗値を急激lこ
増大させる作用によりオフが遅れているスイッチ素子を
開路させるのと同等の効果を発揮して不平衡電流を抑制
するのであるが、この非直線抵抗で消費するエネルギー
は電流の不平衡分のみであって、通常のバランス抵抗の
ように回路電流に対応するエネルギーは消費しない。そ
れ故この非直線抵抗での消費エネルギーは僅かであって
装置の効率を殆んど低下させないし、小形・低価格で効
果的に不平衡電流−を抑制できる。According to this invention, when operating a plurality of DC-DC converters whose input sides are connected in series to cope with high power supply voltages, the current generated due to the difference in storage time of the switch and tee elements of each converter To prevent unbalance and current hunting, by inserting a non-linear resistor into the common input circuit of adjacent DC-DC converters, unbalance IIt can be avoided.
When current flows through this non-linear resistance l, the resistance value rapidly increases by l, producing the same effect as opening a switch element whose off-time has been delayed, thereby suppressing unbalanced current. The energy consumed by this non-linear resistor is only the unbalanced portion of the current, and unlike a normal balance resistor, energy corresponding to the circuit current is not consumed. Therefore, the energy consumed by this non-linear resistance is small, hardly reducing the efficiency of the device, and the unbalanced current can be effectively suppressed with a small size and low cost.
第1図は本発明の実施例を示す回路図であり、第2図は
第1図に示す実施例回路において各トランジスタのオン
・オフ状態に対応した動作を説明する動作回路図、第3
図は第1図に示す実施例回路において第2図に示す各モ
ードでの動作を示す動作波形図である。第4図は直列接
続されたDC−DCコンバータの従来例を示す主回路接
続図であり、第5図は第4図に示す従来例回路の各部の
動作を示す動作波形因である。
l・・・直流電源、2・・・出力コンデンサ、3・・・
負荷、12 、22・・・入力コンデンサ、13 、2
3・・・変圧器、14 、24・・・スイッチ素子とし
てのトランジスタ、15 、25・・・ダイオード、1
8 、28・・・コンパレータ、31・・・非直線抵抗
、あ・・・電圧設定器、あ・・・電圧調節器、36・・
・発振器、37・・・3角波発生器。
第11!1FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is an operational circuit diagram illustrating the operation corresponding to the on/off state of each transistor in the embodiment circuit shown in FIG. 1, and FIG.
This figure is an operation waveform diagram showing the operation in each mode shown in FIG. 2 in the embodiment circuit shown in FIG. 1. FIG. 4 is a main circuit connection diagram showing a conventional example of a DC-DC converter connected in series, and FIG. 5 is an operational waveform factor showing the operation of each part of the conventional example circuit shown in FIG. l...DC power supply, 2...output capacitor, 3...
Load, 12, 22... Input capacitor, 13, 2
3...Transformer, 14, 24...Transistor as a switch element, 15, 25...Diode, 1
8, 28... Comparator, 31... Non-linear resistance, A... Voltage setting device, A... Voltage regulator, 36...
- Oscillator, 37... triangular wave generator. 11th!1
Claims (1)
流を印加し、前記スイッチ素子をオン・オフ動作させる
ことで前記変圧器の2次巻線から電力をとり出すことが
できるDC−DCコンバータの複数個を、その入力側で
相互に直列接続するとともに、各DC−DCコンバータ
の出力側を相互に接続して構成されている直列接続形D
C−DCコンバータにおいて、隣接せる前記DC−DC
コンバータ同士に共通する入力側回路に非直線抵抗を挿
入することを特徴とする直列接続形DC−DCコンバー
タの電流平衡装置。1) DC that can extract power from the secondary winding of the transformer by applying a direct current to a series circuit of the primary winding of the transformer and a switch element, and turning on and off the switch element. - A series connection type D consisting of a plurality of DC converters connected in series with each other on their input sides and with the output sides of each DC-DC converter connected with each other.
In the C-DC converter, the adjacent DC-DC
A current balancing device for series-connected DC-DC converters, characterized in that a non-linear resistance is inserted into an input side circuit common to the converters.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22080585A JPS6281977A (en) | 1985-10-03 | 1985-10-03 | Current balancer for series connection type dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22080585A JPS6281977A (en) | 1985-10-03 | 1985-10-03 | Current balancer for series connection type dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6281977A true JPS6281977A (en) | 1987-04-15 |
Family
ID=16756838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22080585A Pending JPS6281977A (en) | 1985-10-03 | 1985-10-03 | Current balancer for series connection type dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6281977A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697306B2 (en) | 2007-04-09 | 2010-04-13 | Tdk Corporation | DC/DC converter |
TWI472140B (en) * | 2012-06-27 | 2015-02-01 | Hitachi Info & Telecomm Eng | DC-DC converter |
-
1985
- 1985-10-03 JP JP22080585A patent/JPS6281977A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697306B2 (en) | 2007-04-09 | 2010-04-13 | Tdk Corporation | DC/DC converter |
TWI472140B (en) * | 2012-06-27 | 2015-02-01 | Hitachi Info & Telecomm Eng | DC-DC converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508903A (en) | Interleaved DC to DC flyback converters with reduced current and voltage stresses | |
US4679129A (en) | Series resonant converter | |
US6016258A (en) | Full bridge DC-DC converters | |
US6031737A (en) | AC-DC power supply | |
US5434768A (en) | Fixed frequency converter switching at zero voltage | |
US6862195B2 (en) | Soft transition converter | |
US7136294B2 (en) | Soft switched zero voltage transition full bridge converter | |
JPH0327772A (en) | Dc-dc converter and electronic computer using the same | |
US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
JPS6281977A (en) | Current balancer for series connection type dc-dc converter | |
US3496444A (en) | Voltage converter circuits | |
KR100199508B1 (en) | A zero-crossing voltage/current circuit for full-bridge dc/dc converter | |
JPS6281978A (en) | Current balancer for series connection type dc-dc converter | |
JPH0421652Y2 (en) | ||
JPS5840916B2 (en) | Natural commutation type DC↓-DC converter | |
KR102642713B1 (en) | 3 level converter with flying capacitor voltage balancing circuit | |
JPH01231661A (en) | Switching power supply | |
JPH0258861B2 (en) | ||
JPH04308461A (en) | Dc-dc converter | |
Bhat | A 48 V output DC-to-DC resonant converter suitable for telecommunication applications | |
SU1141542A1 (en) | Inverter | |
JPH04362714A (en) | Current/voltage converter | |
SU1081760A1 (en) | Adjustable multicell converter | |
JPS645988Y2 (en) | ||
RU37293U1 (en) | DC / DC Converter with Condenser Divider |