JPS627984B2 - - Google Patents

Description

【発明の詳細な説明】

多数の電気導線を束にして（本明細書ではこの
束をワイヤハーネスと記述する）、装置と装置と
の間を、或いは装置内の回路間を結合するとき、
予めワイヤハーネスとして製造され、各導線の導
通或いは他線との接続が設計通りであると試験済
のものを使用することが求められている。そのよ
うなワイヤハーネスの試験方法は従来から種々提
案されている。テスタまたはブザーを使用した手
作業によることは簡単で取扱いも容易であるが、
導線の数が多いとき間違いを起し易く、能率が極
めて悪い。そのため能率を向上させるようにコン
ピユータを使用して試験を行ない、その結果をプ
リンタで打出すことも実施されているが、ワイヤ
ハーネスを大量に生産する場合は兎も角、規格が
少しずつ異なるワイヤハーネスを小量チエツクす
る場合など取扱いが複雑で、検査費用が極めて高
くなる。 本発明の目的は前述の欠点を改善し被試験ワイ
ヤハーネスを不良検出回路と接続するのみで、ワ
イヤハーネスの不良線番を自動的にチエツクでき
る自動チエツカを提供することにある。 以下図面に示す本発明の実施例について説明す
る。第１図は本発明の一実施例として正しく布線
されたマスタ電線束を使用する場合の構成を示す
ブロツク図である。１は被試験ワイヤハーネス、
２は予め正確に布線されたマスタ電線束、３は被
試験ワイヤハーネス１とマスタ電線束２とを比較
しながら断線・短絡を検出する不良検出回路、４
はすべての回路のクロツクと検出回路の検出用パ
ルスを得るパルス発振器、５はパルス発振器４の
出力パルスを不良検出回路に循還パルスとして与
えるデコーダ回路、６は制御回路であつて不良検
出回路３からの不良信号と、後述する照合回路か
らの一致信号とにより断線及び（または）短絡信
号を表示回路に送つたり、不良を検出しないとき
合格信号を発生する。７はデコーダ回路５の出力
に合わせて計数して行くカウンタ回路、８はカウ
ンタ回路の出力を不良線番（ポイント）として保
持するラツチ回路、９は表示回路でラツチ回路８
の出力信号を復号してデイジタルを表示するとと
もに、断線及び（または）短絡信号を受けて不良
状態を表示する。１０は照合回路でカウンタ回路
７とラツチ回路８の出力信号を照合して一致すれ
ば一致信号を制御回路６へ送つている。 被試験ワイヤハーネス１とマスタ電線束２とを
第１図のように配置し、チエツカの電源が投入さ
れたとき、カウンタ回路７、ラツチ回路８、表示
回路９はすべてリセツトされ、パルス発振器４か
らパルスが出力し始める。該パルスはデコーダ回
路５により不良検出回路３に時間的に順次印加さ
れ、被試験ワイヤハーネス１とマスタ電線束２と
の対応線番について検査を進めて行く。途中で不
良を検出したときは不良信号を制御回路６に送
り、検査回路３は次の線番について検査する。被
試験ワイヤハーネスの線番の最終番に達すると、
デコーダ回路５は最初の線番に対し再びパルスを
印加し検査を繰返す。デコーダ回路５によるこの
繰返し動作をスキヤンという。カウンタ回路７は
スキヤンされている検査回路３の線番と等しい数
となるパルスを受取り順次カウントして行く。前
述の不良個所において不良信号は制御回路６に送
られ、次にラツチ回路８にラツチ信号として送ら
れる。ラツチ回路８はカウンタ回路７のカウント
値を不良線番として保持し、表示回路９に該線番
を表示する。同時に制御回路６は不良状態（断
線・短絡等）を表示回路９に送るため、それも併
せ表示することができる。当初に検出した不良線
番以外の不良線番については不良検出回路３にお
いて検出をし、制御回路６に対し不良信号を送出
するが、ラツチ信号としての信号を送出しない。
不良検出回路３の検査スキヤンが一巡して当初の
不良線番（即ちラツチ回路８で保持している線
番）まで来ると、照合回路１０はカウンタ回路７
とラツチ回路８との照合をしていて両者が一致す
るため、一致信号を制御回路６に送る。スキヤン
の都度一致信号が得られるので制御回路６内に設
けたタイマを当初の一致信号により起動させる。
そして検査者が表示回路９における不良線番を読
取つて認識できる時間程度経過後、タイマを停止
させ、その直後に到来した照合回路１０からの一
致信号により、制御回路６はラツチ回路８に対し
リセツト信号を与えるので、次の不良線番に対す
る不良信号が検出回路３から制御回路６に印加さ
れたとき、ラツチ回路８の動作をカウンタ回路７
の新たな数値即ち第２の不良線番とするので表示
回路９の表示が更新される。 以上は制御回路６内にタイマを設けた例である
が、カウンタを使用することもできる。照合回路
１０からの一致信号がスキヤンの都度得られるか
ら、該一致信号の数を計数し、一致信号の到来数
が適宜の数となるまでカウンタを動作させる。そ
して所定数をカウントしたとき制御回路６のカウ
ンタはラツチ回路８に対しリセツト信号を与えれ
ば次の不良検出信号により表示が更新される。 不良検出回路３が動作を開始して不良がない場
合は１回のスキヤン終了後に制御回路６は直ぐ応
動せず、繰返してスキヤンをした後の状況を含め
（或いはそれ以上３回の確認後に）合格信号を発
生させる。合格信号はトレモロ音を発生したり合
格ランプを点灯させることが良い。 不良検出回路３の具体的構成例を次に示す。 なお、本明細書において、断線とは本来接続さ
れるべき端子同士が接続されていない不良のこ
と、短絡とは本来接続されていない端子同士が導
通している不良のこと、誤配線とは或る端子より
本来接続されるべき端子に接続されないで他の端
子より本来接続されている不良のこと、即ち断線
と短絡が同時に発生した場合を指している。 (1) 断線不良があつた場合について 例えば第２図に示すようにＭ１−Ｍ２が接続
されているにも拘らず、ｍ１−ｍ２が未配線で
あるとすれば、Ｓ１が印加されたとき、Ｍ１−
Ｍ２の接続線を通してEX２Ａが“Ｈ”Ｓ２に
はパルスが入力されていないためEX２Ｂが
“Ｌ”したがつてEX２Ｆは“Ｈ”、NAND３
Ａ，３Ｂは共に“Ｈ”、NAND３Ｆは“Ｌ”、そ
のためＤ１３を介してＢ１１の出力“Ｌ”信号
が“Ｈ”に変り、AND１による演算の結果
「断線」端子に“Ｈ”信号を発し、パルス端子
Ｓ１即ち端子ｍ１に関連して未配線の不良のあ
ることが判る。「断線」端子に発光ダイオード
とアラーム発生装置を付しておけば不良を直ち
に且つ警報音により発見することができる。 NAND４Ａは“Ｈ”、同４Ｂは“Ｌ”である
から、NAND４Ｆは“Ｈ”となり、Ｂ１２の信
号は変化しない。 次にＳ１のパルスが終りＳ２にパルスが印加
されたとき、前述と同様の動作によりNAND１
Ｆが“Ｌ”となり「断線」端子に“Ｈ”信号を
得る。パルス端子Ｓ２即ち端子ｍ２に関連して
断線の不良のあることが判る。この結果前述の
Ｓ１の場合の不良個所と併せて、端子ｍ１−ｍ
２間が断線不良であることができる。 (2) 短絡不良があつた場合について 例えば第３図に示すようにＭ１−Ｍ２及びＭ
３−Ｍ４が接続されているのに対しｍ１−ｍ２
及びｍ３−ｍ４が接続されているのに対しｍ１
−ｍ２及びｍ３−ｍ４が接続され更にｍ２−ｍ
３も接続されている場合、Ｓ１へのパルス印加
によりEX３Ｂ，EX４Ｂが共に“Ｈ”、EX３
Ａ，EX４Ａが共に“Ｌ”、EX３Ｆ，EX４Ｆは
共に“Ｈ”したがつてNAND６Ａ、同６Ｂ，
NAND８Ａ、同８Ｂは何れも“Ｈ”、NAND６
Ｆ，NAND８Ｆが共に“Ｌ”となり、Ｂ１２か
ら「短絡」信号が発生する。そのためＳ１即ち
端子ｍ１に関連して短絡不良のあることが判
る。次にＳ２，Ｓ３，Ｓ４端子に順次パルスを
印加して行くと端子ｍ２，ｍ３，ｍ４に関連し
て短絡不良のある信号がその都度発生する。そ
のためｍ１，ｍ２，ｍ３，ｍ４の端子が互いに
短絡されているという不良を知ることができ
る。 或いは第４図の端子間接続図に示すように被
試験電線束についてｍ３−ｍ４の接続はあり、
ｍ１−ｍ２の接続はなく代りにｍ１−ｍ３と接
続されている場合も、前述と同様Ｓ１から順次
にパルスを印加するとｍ１に関連して「誤配
線」ｍ２は「断線」ｍ３は「短絡」の信号が発
生され、不良を知ることができる。 (3) 誤配線不良があつた場合について 例えば第５図に示すようにＭ１−Ｍ２が接続
されているのに対し、ｍ１−ｍ２は接続がなく
ｍ１−ｍ３が接続されている場合、Ｓ１へのパ
ルス印加によりEX２Ａ“Ｈ”、EX２Ｂ“Ｌ”
のため、EX２Ｆ“Ｈ”、そしてNAND３Ａ、同
３Ｂ共に“Ｈ”、NAND３Ｆは“Ｌ”、したがつ
てＢ１１の出力が“Ｈ”となる。同時にEX３
Ａ“Ｌ”、EX３Ｂ“Ｈ”のためEX３Ｆ“Ｈ”
となり、NAND６Ａ、同６Ｂ共に“Ｈ”、
NAND６Ｆは“Ｌ”したがつてＢ１２の出力が
“Ｈ”となる。そのためＢ１１，Ｂ１２の各出
力が共に“Ｈ”のため「誤配線」端子が“Ｈ”
となる（「断線」「短絡」端子は“Ｌ”のままで
ある）。そのためＳ１即ち端子ｍ１に関連して
誤配線のあることがわかる。 次にＳ２を印加するとNAND１Ｆが“Ｌ”と
なつてＳ２即ち端子ｍ２に関連して「断線」不
良が表示される。 そしてＳ３を印加するとNAND２Ｆが“Ｌ”
となつてＳ３即ち端子ｍ３に関連して「短絡」
不良が表示される。 したがつてｍ１よりｍ２に接続されるべきと
ころが、ｍ１よりｍ３に誤配線されていると知
ることができる。 (4) 上記(1)から(3)までの関係 第２図から第５図におけるNC端子、SH端子
の各出力を第１図の制御回路６において適宜処
理し、信号“Ｌ”“Ｈ”を組合せて表示させる
と、不良状態を適確に表示することができる。

【表】 以上はマスタ電線束を使用して不良検出する場
合について説明したが、不良検出回路の構成を第
６図のように変更することにより、被試験ワイヤ
ハーネスのみの不良を検出することができる。第
６図において第２図から第５図の同一符号は同様
のものを示し、INV１，INV２………INVnはイン
バータ、１Ａ，１Ｂは線番１の両側端子、２Ａ，
２Ｂは線番２の両側端子………、Ｓ端子は他の接
続線と結ばれる線のＡ端子と結線され、且つＳ端
子は相互に結線されている。またFF１，FF２は
フリツプフロツプ、Ｌ１，Ｌ２は表示ランプを示
している。電源スイツチの投入と同時に線番１か
ら最終線番まで速い周期でスキヤンを繰返し線番
１の導通、線番１と他の線番との短絡、線番２の
導通、線番２と他の線番との短絡の順に検査す
る。断線信号・短絡信号はINVとFFとを介して
表示される。なおデータセレクタDSLは端子１
Ｂ，２Ｂ………を順次端子Ｚに接続して行く。今
第１番線が他の配線と短絡しているか否かのテス
トについて説明する。パルス端子の信号が
“Ｈ”となると、１番線ゲート回路中のEX１１の
出力が“Ｌ”となりNAND１１の出力は“Ｈ”と
なるがＤ１１によつて阻止される。パルス端子
以降の端子は全て“Ｌ”であるためNAND１１乃
至NAND１ｎの出力もまた全て“Ｈ”となるが、
Ｄ１２乃至Ｄ１ｎによつて阻止され、ランプＬ２
は点灯しない。端子NCは“Ｌ”のままである。
また１番線１Ａと第２番線２Ａとが短絡した場合
にはNAND１１の出力は非短絡時と同様に“Ｈ”
であるが、２Ａ端子を通じてEX１２の入力端に
は一方に“Ｈ”、他方に“Ｌ”が入力され、EX１
２の出力を“Ｈ”とすると共に、NAND１２の出
力が“Ｌ”、即ちＤ１２を通したINV２１に入力
側が“Ｌ”となりFF１のＤ端子は“Ｈ”、端子
は“Ｌ”となり短絡用ランプＬ１を点灯し端子
SHに“Ｈ”を出力する。 このようにして本発明によるとパルス発振器の
出力パルスをワイヤハーネス不良検出回路に循還
して与えるとき、検査員は装置をその都度操作す
ることなく、被試験ワイヤハーネスの不良が自動
的に検査され、良不良を表示するから極めて便利
であり、不良の場合その線番が直ちに判り、更に
不良検出回路として不良状態をも通知できるよう
に構成すれば表示回路を見て直ちに修理に取り掛
ることが可能となる。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロツク
図、第２図から第５図は第１図中の不良検出回路
の具体的構成例を示す図、第６図は第１図中不良
検出回路の他の例を示す図である。 １……被試験ワイヤハーネス、２……マスタ電
線束、３……不良検出回路、４……パルス発振
器、５……デコーダ回路、６……制御回路、７…
…カウンタ回路、８……ラツチ回路、９……表示
回路、１０……照合回路、Ｍ１，Ｍ２、……マス
タ電線束接続端子、ｍ１，ｍ２、……被試験ワイ
ヤハーネス接続端子、Ｓ１，Ｓ２、……循還パル
ス印加端子、EX１，EX２、……排他的論理和ゲ
ート、NAND１，NAND２、……ナンドゲート、
Ｂ１，Ｂ２，………Ｂ１１，Ｂ１２、……バツフ
ア増幅器。

Claims (1)

1. 【特許請求の範囲】 １ ワイヤハーネスの不良検出回路と、パルス発
   生器と、該パルス発生器出力を前記ワイヤハーネ
   ス不良検出回路に分配するデコーダ回路と、前記
   パルス発生器出力を計数するカウンタと、前記不
   良検出回路から不良検出信号により前記カウンタ
   出力を保持するラツチ回路と、該ラツチ回路の出
   力を表示する表示回路とを具備し、不良検出回路
   からの当初検出信号を受けたラツチ回路回路の出
   力により不良線番を表示することを特徴とするワ
   イヤハーネス自動チエツカ。 ２ 不良検出回路・デコーダ回路・ラツチ回路な
   どに対する制御回路を具備し、不良検出回路は不
   良の状態をも制御回路に対し送出可能に構成さ
   れ、制御回路は前記表示回路に不良状態を表示さ
   せ、且つ不良検出回路からの２回目以後の検出信
   号を、ラツチ回路へのラツチ信号として入力させ
   ることを所定の時間禁止することにより複数の不
   良線番・状態を順次に表示することを特徴とする
   特許請求の範囲第１項記載のワイヤハーネス自動
   チエツカ。 ３ カウンタとラツチ回路出力との一致状態を検
   出する照合回路を設け、当初の一致信号によりタ
   イマを動作させ、所定時間経過後の一致信号によ
   りラツチ回路をリセツトさせ、複数の不良線番・
   状態を順次に表示することを特徴とする特許請求
   の範囲第２項記載のワイヤハーネス自動チエツ
   カ。 ４ カウンタとラツチ回路出力との一致状態を検
   出する照合回路を設け、当初の一致信号より一致
   信号の到来数を計数し、所定回数の一致信号によ
   りラツチ回路をリセツトさせ、複数の不良線番・
   状態を順次に表示することを特徴とする特許請求
   の範囲第２項記載のワイヤハーネス自動チエツ
   カ。