JPS6236915A - スイツチングトランジスタ駆動回路 - Google Patents
スイツチングトランジスタ駆動回路Info
- Publication number
- JPS6236915A JPS6236915A JP60176016A JP17601685A JPS6236915A JP S6236915 A JPS6236915 A JP S6236915A JP 60176016 A JP60176016 A JP 60176016A JP 17601685 A JP17601685 A JP 17601685A JP S6236915 A JPS6236915 A JP S6236915A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- rectangular wave
- input signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばモータ制御用トランジスタチョッパに
適用されるスイッチングトランジスタ駆動回路に関する
ものである。
適用されるスイッチングトランジスタ駆動回路に関する
ものである。
従来のものは、第10図に示すように、入力信号が入力
される入力端子11と、トランジスタ2のベースとの間
にダイオード3が接続されている。
される入力端子11と、トランジスタ2のベースとの間
にダイオード3が接続されている。
そして、第12図talに示す入力信号の矩形波の立ち
上がりで、トランジスタ1.2がONするが、その時に
、トランジスタ1.2のベースにそれぞれ過剰キャリア
が蓄積される。次に、入力信号の矩形波の立ち下がりで
、トランジスタ1.2が0FFL、それぞれトランジス
タ1.2のベースに蓄積された過剰キャリアが、ダイオ
ード3を介して負電圧とした入力端子11を通って、抜
けるようにしている。
上がりで、トランジスタ1.2がONするが、その時に
、トランジスタ1.2のベースにそれぞれ過剰キャリア
が蓄積される。次に、入力信号の矩形波の立ち下がりで
、トランジスタ1.2が0FFL、それぞれトランジス
タ1.2のベースに蓄積された過剰キャリアが、ダイオ
ード3を介して負電圧とした入力端子11を通って、抜
けるようにしている。
また、第11図に示すように、第10図に示す上述した
例に加えて、入力端子11とトランジスタ1のコレクタ
との間、入力端子11とトランジスタ1のベースとの間
にそれぞれダイオード8゜6が接続されている。つまり
、ダイオード8.6により、トランジスタ1のコレクタ
電位かベース電圧よりも下がらないので、トランジスタ
1を不飽和領域で動作させることとなる。
例に加えて、入力端子11とトランジスタ1のコレクタ
との間、入力端子11とトランジスタ1のベースとの間
にそれぞれダイオード8゜6が接続されている。つまり
、ダイオード8.6により、トランジスタ1のコレクタ
電位かベース電圧よりも下がらないので、トランジスタ
1を不飽和領域で動作させることとなる。
ところが上述した前者の従来例では、トランジスタ1.
2のベースに蓄積されたキャリアを、急激に入力端子1
1より抜くことが困難で、第12図(blに示すように
、第12図(alに示す入力信号の矩形波の立ち下がり
で、トランジスタ1. 2は0FFL、ようとするが、
ベースの蓄積キャリアのために、トランジスタの導通時
間が増してしまい、入力信号に対応するトランジスタ1
.2の正確なON、OFF制御を行うことができないと
いう問題点がある。
2のベースに蓄積されたキャリアを、急激に入力端子1
1より抜くことが困難で、第12図(blに示すように
、第12図(alに示す入力信号の矩形波の立ち下がり
で、トランジスタ1. 2は0FFL、ようとするが、
ベースの蓄積キャリアのために、トランジスタの導通時
間が増してしまい、入力信号に対応するトランジスタ1
.2の正確なON、OFF制御を行うことができないと
いう問題点がある。
そこで、単にトランジスタ1のON時間を短くする方法
が考えられるが、低デユーティ時に問題がある。以下に
その問題を示すと、トランジスタ1のベースに蓄積され
たキャリアの放電時間をt。
が考えられるが、低デユーティ時に問題がある。以下に
その問題を示すと、トランジスタ1のベースに蓄積され
たキャリアの放電時間をt。
出力における1ランジスタ1のON時間をTとする。こ
の方法は、始めから、トランジスタlのベース信号を(
T−t)の間、ON信号として加える方法である。この
方法は、Tをtよりも短くすることが不可能であり、T
”−it付近でのデユーティの安定性にも問題がある。
の方法は、始めから、トランジスタlのベース信号を(
T−t)の間、ON信号として加える方法である。この
方法は、Tをtよりも短くすることが不可能であり、T
”−it付近でのデユーティの安定性にも問題がある。
ところが、上述した後者の従来例では、トランジスタ1
,2を不飽和領域で動作させているので、トランジスタ
1.2のベースには過剰キャリアが蓄積されることがな
く、第12図(C1に示すように、第12図ta+に示
す入力信号の矩形波の立ち下がりに対応して、トランジ
スタ1が速やかにOFFずす。しかしながら、トランジ
スタ1,2のON朋間中は、トランジスタ1のコレクタ
ーエミッタ間電圧VC[!がVC[!=0とならず、V
CB# VBE <ヘ−スーエミソタ間電圧)#0.7
Vとなり、トランジスタ2のVCEはトランジスタ1の
VCHにトランジスタ2のVBEが加わり、1.5V程
度となるため、トランジスタl、2での損失が大となり
、回路効率の悪化、発熱等の問題が発生してしまうとい
う問題点がある。
,2を不飽和領域で動作させているので、トランジスタ
1.2のベースには過剰キャリアが蓄積されることがな
く、第12図(C1に示すように、第12図ta+に示
す入力信号の矩形波の立ち下がりに対応して、トランジ
スタ1が速やかにOFFずす。しかしながら、トランジ
スタ1,2のON朋間中は、トランジスタ1のコレクタ
ーエミッタ間電圧VC[!がVC[!=0とならず、V
CB# VBE <ヘ−スーエミソタ間電圧)#0.7
Vとなり、トランジスタ2のVCEはトランジスタ1の
VCHにトランジスタ2のVBEが加わり、1.5V程
度となるため、トランジスタl、2での損失が大となり
、回路効率の悪化、発熱等の問題が発生してしまうとい
う問題点がある。
そこで、本発明は上述した問題点を解決し、トランジス
タのターンオフ時のスイッチング時間の短縮を行うスイ
ッチングトランジスタ駆動回路を提供するものである。
タのターンオフ時のスイッチング時間の短縮を行うスイ
ッチングトランジスタ駆動回路を提供するものである。
入力信号に応じて、ON、OFFするトランジスタと、
前記入力信号により、前記トランジスタをOFFさせる
直前に、前記トランジスタを飽和状態から不飽和状態に
切り換える切り換え手段とを有するスイッチングトラン
ジスタ駆動回路とするとである。
前記入力信号により、前記トランジスタをOFFさせる
直前に、前記トランジスタを飽和状態から不飽和状態に
切り換える切り換え手段とを有するスイッチングトラン
ジスタ駆動回路とするとである。
トランジスタがONL、てから、OFFする直前まで、
飽和状態として、トランジスタの発熱等を押さえ、OF
Fする直前に不飽和状態とすることで、入力信号に応
じたトランジスタの速やかなターンオフを行おうとして
いる。
飽和状態として、トランジスタの発熱等を押さえ、OF
Fする直前に不飽和状態とすることで、入力信号に応
じたトランジスタの速やかなターンオフを行おうとして
いる。
以下本発明を図に示す実施例について説明する。
第1図において、1はNPN形の第1のトランジスタで
あり、エミッタが、NPN形の第2のトランジスタ2の
ベースに接続されている。また、第1、第2のトランジ
スタ1.2のコレクタには、負荷抵抗10が接続され、
この負荷抵抗10の一端には、図示しない電源電圧が印
加される電源端子13が設けられている。さらに、矩形
波の入力信号が得られる入力端子11と第1のトランジ
スタ1のベースとの間には、入力端子11側にアノード
側が接続された第1の駆動用ダイオード6が接続され、
また、入力端子11と第2のトランジスタ2との間には
、入力端子側にカソード側が接続された2つの蓄積キャ
リア抜き取り用ダイオード7.3が接続されている。ま
た、第1のトランジスタ1のベース・エミッタ間には、
第1の蓄積キャリア放電用抵抗4、第2のトランジスタ
2のベース・エミッタ間には、第2の蓄積キャリア放電
用抵抗5がそれぞれ接続されている。そして、9は第1
のトランジスタ1の不飽和、飽和切換用のNPN形のト
ランジスタであり、ベースに、切換え信号を入力する切
換用端子12が接続され、また、コレクタは入力端子1
1に、エミッタは第1のトランジスタ1のコレクタに接
続された第2の駆動用ダイオード8のアノード側に接続
されている。
あり、エミッタが、NPN形の第2のトランジスタ2の
ベースに接続されている。また、第1、第2のトランジ
スタ1.2のコレクタには、負荷抵抗10が接続され、
この負荷抵抗10の一端には、図示しない電源電圧が印
加される電源端子13が設けられている。さらに、矩形
波の入力信号が得られる入力端子11と第1のトランジ
スタ1のベースとの間には、入力端子11側にアノード
側が接続された第1の駆動用ダイオード6が接続され、
また、入力端子11と第2のトランジスタ2との間には
、入力端子側にカソード側が接続された2つの蓄積キャ
リア抜き取り用ダイオード7.3が接続されている。ま
た、第1のトランジスタ1のベース・エミッタ間には、
第1の蓄積キャリア放電用抵抗4、第2のトランジスタ
2のベース・エミッタ間には、第2の蓄積キャリア放電
用抵抗5がそれぞれ接続されている。そして、9は第1
のトランジスタ1の不飽和、飽和切換用のNPN形のト
ランジスタであり、ベースに、切換え信号を入力する切
換用端子12が接続され、また、コレクタは入力端子1
1に、エミッタは第1のトランジスタ1のコレクタに接
続された第2の駆動用ダイオード8のアノード側に接続
されている。
次に、上記構成においてその作動を説明する。
第2図1al、 lbl、 (clにおいて、(alは
入力端子に入力される入力信号を示す矩形波、lblは
第1図におけるA点の電圧波形、Ic)は切換用端子1
2に印加される電圧の矩形波である。
入力端子に入力される入力信号を示す矩形波、lblは
第1図におけるA点の電圧波形、Ic)は切換用端子1
2に印加される電圧の矩形波である。
そして、第2図1alにおける入力信号の矩形波の立ち
上がり(1+時)で、第1のトランジスタ1が導通する
と共に、第2のトランジスタ2が導通する。すると、電
源端子13より、負荷抵抗lOを介して、第2のトラン
ジスタ2のコレクタ・エミッタ間に電流が流れる。この
時、切換トランジスタ9はOFF状態であり、トランジ
スタ1.2は飽和領域で使用されている。
上がり(1+時)で、第1のトランジスタ1が導通する
と共に、第2のトランジスタ2が導通する。すると、電
源端子13より、負荷抵抗lOを介して、第2のトラン
ジスタ2のコレクタ・エミッタ間に電流が流れる。この
時、切換トランジスタ9はOFF状態であり、トランジ
スタ1.2は飽和領域で使用されている。
次に、第2図(alに示すように、入力信号の矩形波の
立ち下がり(t3時)の一定時間前である第2図(C1
に示す矩形波の立ち上がり(ti時)時に、切換用トラ
ンジスタ9が導通する。すると、第1゜第2の駆動用ダ
イオード6.8により、第1のトランジスタ1が不飽和
状態に切り換わる時に、第定時間(j3 tz待時間
は、トランジスタ1が飽和状態から不飽和状態に切り換
わるのに要する時間程度、またはそれ以上である。
立ち下がり(t3時)の一定時間前である第2図(C1
に示す矩形波の立ち上がり(ti時)時に、切換用トラ
ンジスタ9が導通する。すると、第1゜第2の駆動用ダ
イオード6.8により、第1のトランジスタ1が不飽和
状態に切り換わる時に、第定時間(j3 tz待時間
は、トランジスタ1が飽和状態から不飽和状態に切り換
わるのに要する時間程度、またはそれ以上である。
そして、入力信号の矩形波の立ち下がり(t3時)で、
第1のトランジスタ1をOFFする時には、第1のトラ
ンジスタ1を不飽和状態で使っているために、過剰キャ
リアがなく、第2図(blに示すように、第2図1al
における入力端子11の矩形波の立ち下がりに対応して
、速やかに第1.第2のトランジスタ1.2がOFFす
る。
第1のトランジスタ1をOFFする時には、第1のトラ
ンジスタ1を不飽和状態で使っているために、過剰キャ
リアがなく、第2図(blに示すように、第2図1al
における入力端子11の矩形波の立ち下がりに対応して
、速やかに第1.第2のトランジスタ1.2がOFFす
る。
従って、上述したように、入力信号の矩形波の立ち上が
りから、立ち下がりの直前までは、第1゜第2のトラン
ジスタ1.2を飽和状態にして使い、トランジスタの発
熱等を押さえて、入力信号の矩形波の立ち下がりの時に
は、第1.第2のトランジスタ1.2を不飽和状態にし
て使っているため、トランジスタのベースに過剰キャリ
アが蓄積されていないので、矩形波の立ち下がりに応じ
て、速やかに第1.第2のトランジスタ1.2をOFF
することができる。
りから、立ち下がりの直前までは、第1゜第2のトラン
ジスタ1.2を飽和状態にして使い、トランジスタの発
熱等を押さえて、入力信号の矩形波の立ち下がりの時に
は、第1.第2のトランジスタ1.2を不飽和状態にし
て使っているため、トランジスタのベースに過剰キャリ
アが蓄積されていないので、矩形波の立ち下がりに応じ
て、速やかに第1.第2のトランジスタ1.2をOFF
することができる。
また、切換用トランジスタ9のOFFは、第2図(al
に示す入力信号の矩形波の立ち下がり(t3時)から立
ち上がり(ta時)時の間に行えばよい。
に示す入力信号の矩形波の立ち下がり(t3時)から立
ち上がり(ta時)時の間に行えばよい。
さらに、切換用トランジスタ9をオンするベース電位(
端子12の電位)を電源端子13の電位よりも低くして
おけば、第1.第2のトランジスタ1.2がターンオフ
すると、A点の電位が上昇して、切換用端子12の電位
以上になるので、切換用トランジスタ9もターンオフす
る。次に入力端子11にON信号を入力するまでに、切
換用端子12の電位をLOWにして、A点の電位がほぼ
0となってもONしないようにしておく。このようにし
て良好なトランジスタのスイッチングを行なうことがで
きる。
端子12の電位)を電源端子13の電位よりも低くして
おけば、第1.第2のトランジスタ1.2がターンオフ
すると、A点の電位が上昇して、切換用端子12の電位
以上になるので、切換用トランジスタ9もターンオフす
る。次に入力端子11にON信号を入力するまでに、切
換用端子12の電位をLOWにして、A点の電位がほぼ
0となってもONしないようにしておく。このようにし
て良好なトランジスタのスイッチングを行なうことがで
きる。
以上のようなダーリントン接続は、どの場合においても
、第2のトランジスタ2は不飽和状態で動作している。
、第2のトランジスタ2は不飽和状態で動作している。
従って、第2のトランジスタ2の過剰キャリアの放電時
間は問題とならない。
間は問題とならない。
しかし、第1のトランジスタ1が0FFL、た後でない
とOFFできないので、トランジスタlの動作が支配的
になっている。本発明は、このトランジスタlの動作を
飽和、不飽和と切り換えて制御しているのである。
とOFFできないので、トランジスタlの動作が支配的
になっている。本発明は、このトランジスタlの動作を
飽和、不飽和と切り換えて制御しているのである。
次に、切換用トランジスタ9のベース信号(切換用端子
12印加電圧信号)および入力信号にっいて説明する。
12印加電圧信号)および入力信号にっいて説明する。
ここで、第3図に示す回路で、入力端子11および切換
用端子12に加える信号を作る。また、第4図は第3図
における各部の電圧波形である。
用端子12に加える信号を作る。また、第4図は第3図
における各部の電圧波形である。
そして、第3図において、単安定マルチバイブレータ2
3.24は、入力信号(第4図(a)、 fblニ示す
矩形波)の立ち上がりを検出して、第4図(C)。
3.24は、入力信号(第4図(a)、 fblニ示す
矩形波)の立ち上がりを検出して、第4図(C)。
(dlに示す如く、LOWパルスを出力し、そのパルス
幅を、切換用トランジスタ9のONの立ち上がりを第1
のトランジスタ1のON立ち下がり(OFFさせたい時
)より一定時間(第2図における(tz tz)時間
)前に動作させる際の時間差((tz−tり時間)とな
るように設定する。
幅を、切換用トランジスタ9のONの立ち上がりを第1
のトランジスタ1のON立ち下がり(OFFさせたい時
)より一定時間(第2図における(tz tz)時間
)前に動作させる際の時間差((tz−tり時間)とな
るように設定する。
また、単安定マルチバイブレータ25.26は、それぞ
れ単安定マルチバイブレータ23.24の立ち上がり信
号を検出し、第4図tel、 (f)に示す如く、正の
パルスを出力し、その時間幅はT形フリッププロップ2
8が動作する範囲で、短(設定する。このようにすると
、端子29の出力は、第4図(glに示す如く、端子2
1の信号に比較し、屯安定マルチバイブレータ23.2
4のパルス幅だけ遅れた波形となる。逆に言うと、端子
21の波形は、端子29の波形より一定時間((tz−
t2)時間)前に変化している。
れ単安定マルチバイブレータ23.24の立ち上がり信
号を検出し、第4図tel、 (f)に示す如く、正の
パルスを出力し、その時間幅はT形フリッププロップ2
8が動作する範囲で、短(設定する。このようにすると
、端子29の出力は、第4図(glに示す如く、端子2
1の信号に比較し、屯安定マルチバイブレータ23.2
4のパルス幅だけ遅れた波形となる。逆に言うと、端子
21の波形は、端子29の波形より一定時間((tz−
t2)時間)前に変化している。
したがって、第1図の入力端子11に第3図の端子29
の信号を、第1図の切換用端子12には、切換用トラン
ジスタ9のタイプ(この場合、NPN形)に合わセで、
第3図の端子21の信号を反転した信号を出力する端子
30の信号を加えればよい。すなわち、第4図(g)に
示す入力信号をなす矩形波の立ち下がりよりも、一定時
間(tz tz)前に立ち上がる第4図fblに示す
矩形波を得ることができる。つまり、前述した第1のト
ランジスタ1の飽和、不飽和状態を得ることができる。
の信号を、第1図の切換用端子12には、切換用トラン
ジスタ9のタイプ(この場合、NPN形)に合わセで、
第3図の端子21の信号を反転した信号を出力する端子
30の信号を加えればよい。すなわち、第4図(g)に
示す入力信号をなす矩形波の立ち下がりよりも、一定時
間(tz tz)前に立ち上がる第4図fblに示す
矩形波を得ることができる。つまり、前述した第1のト
ランジスタ1の飽和、不飽和状態を得ることができる。
また、第1のトランジスタ1のONパルスが前述した一
定時間より短い場合は、第1のトランジスタ1がONす
る時点から、切換用トランジスタ9もONL、即ち第1
のトランジスタ1が常に不飽和状態で駆動できるように
なっており、低デユーティ時も良好に制御できる。
定時間より短い場合は、第1のトランジスタ1がONす
る時点から、切換用トランジスタ9もONL、即ち第1
のトランジスタ1が常に不飽和状態で駆動できるように
なっており、低デユーティ時も良好に制御できる。
さらに、トランジスタチョッパにおいて、第5図に示す
ように、第10図に示す従来例では、第1のトランジス
タlの過剰キャリアの放電時間の影響で、入力信号のO
N時間よりも、第1のトランジスタ1の出力のON時間
が長くなってしまい、出力のデユーティ−はキャリアの
放電時間の影響が発生する所で、非直線となり制御性が
よくない。
ように、第10図に示す従来例では、第1のトランジス
タlの過剰キャリアの放電時間の影響で、入力信号のO
N時間よりも、第1のトランジスタ1の出力のON時間
が長くなってしまい、出力のデユーティ−はキャリアの
放電時間の影響が発生する所で、非直線となり制御性が
よくない。
本発明を用いると同図破線のように、直線的に良好に制
御できる。
御できる。
なお、第3図に示す回路のほかに、入力信号のONパル
ス幅をマイコン等で計算して出力する場合、つまりター
ンON信号出力(立ち上がり)の時点で、次にターンO
FF (立ち下がり)するまでの時間が既知の場合は、
ターンOFFの一定時間前に切換用端子12に信号を加
えればよく、その場合にはマイコン等のタイマを用いて
、信号を出力すれば良い。
ス幅をマイコン等で計算して出力する場合、つまりター
ンON信号出力(立ち上がり)の時点で、次にターンO
FF (立ち下がり)するまでの時間が既知の場合は、
ターンOFFの一定時間前に切換用端子12に信号を加
えればよく、その場合にはマイコン等のタイマを用いて
、信号を出力すれば良い。
つまり、本発明の要旨である第1のトランジスタ1を飽
和状態から不飽和状態に使うための回路構成としては、
第6図から第8図に示す回路が、ポイントとなる。
和状態から不飽和状態に使うための回路構成としては、
第6図から第8図に示す回路が、ポイントとなる。
ここで、第6図では、変換用トランジスタ9をPNP形
としてあり、入力端子11にエミッタ。
としてあり、入力端子11にエミッタ。
第2の駆動用ダイオード8のアノードにコレクタをそれ
ぞれ接続している。
ぞれ接続している。
また、第7図では、第1のトランジスタ1をPNP形と
し、第1の駆動用ダイオード6は、アノード側が第1の
トランジスタlのベースに、カソード側が入力端子11
に接続され、第2の駆動用ダイオード8は、アノード側
が第1のトランジスタ1のコレクタに、カソード側が切
換用トランジスタ9のコレクタに接続されている。
し、第1の駆動用ダイオード6は、アノード側が第1の
トランジスタlのベースに、カソード側が入力端子11
に接続され、第2の駆動用ダイオード8は、アノード側
が第1のトランジスタ1のコレクタに、カソード側が切
換用トランジスタ9のコレクタに接続されている。
さらに、第8図では、第1のトランジスタ1および切換
用トランジスタ9をPNP形とし、第1の駆動用ダイオ
ード6のカソード側が入力端子に、第2の駆動用ダイオ
ード8のカソード側が切換用トランジスタ9のエミッタ
に接続されている。
用トランジスタ9をPNP形とし、第1の駆動用ダイオ
ード6のカソード側が入力端子に、第2の駆動用ダイオ
ード8のカソード側が切換用トランジスタ9のエミッタ
に接続されている。
そして、上述した第6図から第8図に示す回路に、入力
端子11および切換用端子12にそれぞれ第1のトラン
ジスタ1が飽和状態から不飽和状態に移るように、任意
の信号を入力すればよい。
端子11および切換用端子12にそれぞれ第1のトラン
ジスタ1が飽和状態から不飽和状態に移るように、任意
の信号を入力すればよい。
また第9図に示すような、トランジスタブリッジ、アン
プ等に用いられるトランジスタの構成、つまり、トラン
ジスタ40のエミッタにトランジスタ50のコレクタが
接続されている構成で、例えば、トランジスタ40.5
0がそれぞれON。
プ等に用いられるトランジスタの構成、つまり、トラン
ジスタ40のエミッタにトランジスタ50のコレクタが
接続されている構成で、例えば、トランジスタ40.5
0がそれぞれON。
OFFの状態からOFF、ONの状態にスイッチる際、
トランジスタ40のベースに蓄積された過剰キャリアの
放電のため、トランジスタ40のOFFが遅れ、両トラ
ンジスタ40.50共、ON状態となる危険があるが、
これに対しても本発明を適用すれば、大きな効果がある
。
トランジスタ40のベースに蓄積された過剰キャリアの
放電のため、トランジスタ40のOFFが遅れ、両トラ
ンジスタ40.50共、ON状態となる危険があるが、
これに対しても本発明を適用すれば、大きな効果がある
。
なお、キャリア抜き取り用ダイオード3,7、放電用抵
抗4,5は必ずしも全て必要ではない。
抗4,5は必ずしも全て必要ではない。
場合によって、ダイオード3.7または、抵抗4゜5を
省略してもよい。
省略してもよい。
また、本説明ではダーリントン接続のトランジスタにつ
いて説明したが、単独のトランジスタに対しても適用で
きる。
いて説明したが、単独のトランジスタに対しても適用で
きる。
さらに、切換用トランジスタ9を、入力端子11と第1
のトランジスタ1との間に接続したが、第1のトランジ
スタ1のベースに接続して、ベースに流れる電流を所定
量バイパスさせるようにしてもよい。
のトランジスタ1との間に接続したが、第1のトランジ
スタ1のベースに接続して、ベースに流れる電流を所定
量バイパスさせるようにしてもよい。
以」二述べたように本発明においては、トランジスタを
OFFする直前に、トランジスタを飽和状態から不飽和
状態に切り換えるようにしたから、入力信号によって、
トランジスタをOFFさせようとする時には、不飽和状
態であり、速やかにトランジスタがOFFすると共に、
トランジスタがOFFする直前までは、トランジスタを
飽和状態で使用しているので、トランジスタの発熱等を
押さえることができ、良好なトランジスタのスイ・ノチ
ングを行なうことができるという優れた効果がある。
OFFする直前に、トランジスタを飽和状態から不飽和
状態に切り換えるようにしたから、入力信号によって、
トランジスタをOFFさせようとする時には、不飽和状
態であり、速やかにトランジスタがOFFすると共に、
トランジスタがOFFする直前までは、トランジスタを
飽和状態で使用しているので、トランジスタの発熱等を
押さえることができ、良好なトランジスタのスイ・ノチ
ングを行なうことができるという優れた効果がある。
第1図は本発明スイッチングトランジスタ駆動回路の一
実施例の要部を示す電気回路図、第2図は第1図におけ
る各部電圧波形図、第3図は第1図に示す回路を駆動す
る信号を発生するための回路図、第4図は第3図におけ
る各部の波形図、第5図はベース信号デユーティに対す
るチョッパ出力デユーティを示す特性図、第6図ないし
第8図は本発明スイッチングトランジスタ駆動回路の他
の実施例の要部を示す電気回路図、第9図はトランジス
タの回路図、第10図および第11図は従来のスイッチ
ングトランジスタ駆動回路を示す電気回路図、第12図
は第10図および第11図における各部の波形図である
。 1・・・第1のトランジスタ、6・・・第1の駆動用ダ
イオード、8・・・第2の駆動用ダイオード、9・・・
切換用トランジスタ、10・・・負荷抵抗、11・・・
入力端子、12・・・切換用端子、13・・・電源端子
。
実施例の要部を示す電気回路図、第2図は第1図におけ
る各部電圧波形図、第3図は第1図に示す回路を駆動す
る信号を発生するための回路図、第4図は第3図におけ
る各部の波形図、第5図はベース信号デユーティに対す
るチョッパ出力デユーティを示す特性図、第6図ないし
第8図は本発明スイッチングトランジスタ駆動回路の他
の実施例の要部を示す電気回路図、第9図はトランジス
タの回路図、第10図および第11図は従来のスイッチ
ングトランジスタ駆動回路を示す電気回路図、第12図
は第10図および第11図における各部の波形図である
。 1・・・第1のトランジスタ、6・・・第1の駆動用ダ
イオード、8・・・第2の駆動用ダイオード、9・・・
切換用トランジスタ、10・・・負荷抵抗、11・・・
入力端子、12・・・切換用端子、13・・・電源端子
。
Claims (2)
- (1)入力信号に応じて、ON、OFFするトランジス
タと、前記入力信号により、前記トランジスタをOFF
させる直前に、前記トランジスタを飽和状態から不飽和
状態に切り換える切り換え手段とを有するスイッチング
トランジスタ駆動回路。 - (2)前記切り換え手段は、 入力信号と前記トランジスタのベースとの間に接続され
た第1のダイオードと、前記入力信号と前記トランジス
タのコレクタとの間に、それぞれ接続された半導体スイ
ッチング素子と、第2のダイオードと、 前記半導体スイッチング素子を前記入力信号により前記
トランジスタをOFFさせる直前に、ONさせる導通手
段と、 を備えた特許請求の範囲第1項記載のスイッチングトラ
ンジスタ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60176016A JPS6236915A (ja) | 1985-08-09 | 1985-08-09 | スイツチングトランジスタ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60176016A JPS6236915A (ja) | 1985-08-09 | 1985-08-09 | スイツチングトランジスタ駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6236915A true JPS6236915A (ja) | 1987-02-17 |
Family
ID=16006243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60176016A Pending JPS6236915A (ja) | 1985-08-09 | 1985-08-09 | スイツチングトランジスタ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6236915A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548445A (en) * | 1977-06-22 | 1979-01-22 | Fuji Electric Co Ltd | Transistor circuit |
JPS5542500A (en) * | 1978-09-21 | 1980-03-25 | Exxon Research Engineering Co | Transistor switching circuit |
JPS5724122A (en) * | 1980-07-18 | 1982-02-08 | Fujitsu Ltd | Transistor driving circuit |
-
1985
- 1985-08-09 JP JP60176016A patent/JPS6236915A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548445A (en) * | 1977-06-22 | 1979-01-22 | Fuji Electric Co Ltd | Transistor circuit |
JPS5542500A (en) * | 1978-09-21 | 1980-03-25 | Exxon Research Engineering Co | Transistor switching circuit |
JPS5724122A (en) * | 1980-07-18 | 1982-02-08 | Fujitsu Ltd | Transistor driving circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549095A (en) | Control circuit for switching inductive loads | |
US3986052A (en) | Power switching control circuit with enhanced turn-off drive | |
US4246501A (en) | Gated back-clamped transistor switching circuit | |
US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
US4520279A (en) | Series transistor chopper | |
US4178521A (en) | Base drive circuit | |
JPS6236915A (ja) | スイツチングトランジスタ駆動回路 | |
US3215858A (en) | High speed transistor switching circuit | |
US4588906A (en) | Regulator circuit | |
US4700282A (en) | Monolithically integratable control circuit having a push-pull output stage for the switching of inductive loads | |
EP0146479A2 (en) | Method and apparatus for reducing the storage time in a saturated transistor | |
JPS61294924A (ja) | スイツチング回路 | |
JPH073828Y2 (ja) | オンゲ−ト回路 | |
JPH0713301Y2 (ja) | ダーリントン接続のスイッチング回路 | |
EP0527641B1 (en) | H-bridge flyback recirculator | |
JPH0767074B2 (ja) | 出力電流駆動回路 | |
JPH0424655Y2 (ja) | ||
JP3008029U (ja) | ターンオフタイム改善回路 | |
JP3273744B2 (ja) | スイッチング素子駆動回路 | |
JPH0445303Y2 (ja) | ||
JP2564054Y2 (ja) | スイッチング電源 | |
JPS6025163Y2 (ja) | トランジスタ駆動装置 | |
RU1815757C (ru) | Устройство дл управлени силовым транзистором | |
JP2909125B2 (ja) | スイッチ回路 | |
JPH043130B2 (ja) |