JPS6232745A - 回線処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、複数回線に対するデータ処理を行う回線処
理システムに関する。

［従来の技術］ １つのプロセッサにより、複数回線に対するデータ処理
を行う回線処理システムがある。

例えば、高速で動作する複数の構内回線のデータ処理を
１つのマイクロプロセッサにより行う回線処理システム
がある。この回線処理システムにおいては、マイクロプ
ログラムにより、回線からの要求の検出後、その回線対
応のデータ処理を行うようになっている。システムのデ
ータメモリは回線対応のブロックに分割されており、あ
る回線のデータ処理中にその回線に対応したブロックが
マイクロプロセッサによりアクセスされることになるが
、従来はそのブロック選択がマイクロプログラムにより
行われている。

［解決しようとする問題点］ このような従来の回線処理システムは、回線の切換制御
をプロセッサ（プログラム）側で行っていたため、次の
ような問題点があった。

０回線からの要求を検出してから、その回線対応のデー
タ処Ｅ１１１を開始するまでの応答時間が長い。

■回線対応の処理の関係から、収容回線数が多いとプロ
グラムが長くなり、その記憶のためのメモリ容量が増加
し、また処理速度の低ドな招（。

■そのようなことから、収容回線数が制限される。

■特定のプログラムでサポートできる最大回線数が固定
してしまい、回線の増設などに対する柔軟性に乏しい。

「発明の１」的］ この発明の目的は、そのようのな従来の問題点を解消し
、プログラムの短縮、応答時間の短縮、回線数の増加、
回線数に対する柔軟性の向１〕などを図った回線処理／
ステムを提供することにある。

［問題点を解決するための手段コ この発明は、ハードウェアにより回線切換の制御を行わ
せ、プログラム側（プロセッサ側）では複数の回線を区
別することなく１回線とみなしてデータ処理できるよう
にシステムを構成し、前記］」的を達成しようとするも
のである。

［作用コ このように、ハードウェアによって回線の切換制御がな
されるため、プロセンサのプログラムは、処理対象の回
線（要求発生回線）を区別することなくデータ処理を杼
えばよい。ｍ＝すれば、固定した１回線のデータ処理を
行うようにプログラムを作成できる。したがって、プロ
グラムを従来より短縮できるとともに、応答速度を短縮
でき、さらに共通のプログラムで任意数の回線をサポー
トできる。

［実施例］ 以ド、この発明の一実施例について図面を参照し説明す
る。

第１図は、この発明の一実施例を示す概略ブロック図で
ある。この図において、ｌＯはマイクロプロセンサであ
り、１２はマイクロプロセッサ１０のマイクロプログラ
ムを格納した制御メモリである。１４はマイクロプロセ
ッサ１０によりアクセスされるデータメモリであり、図
中破線で区切って小すように各回線１６に対応させた複
数のブロックに分割されている。１８は各回線１６に対
するデータ入出力およびデータエラーチェックを行う回
線対応部である。

従来、回線対応部１８とマイクロプロセッサ１０とは直
接的に結合されていたが、この発明によれば、それらの
間にハードウェアであるデータ入出力切換部２０が介在
させられる。このデータ入出力切換部２０により、全回
線１６からのデータは一本化されてマイクロプロセッサ
ｌＯへ入力される。また、マイクロプロセッサ１０から
の出力データは一本化されて゛データ入出力切換部２０
へ送られ、ここで対応回線の回線対応部１８へ振り分け
られる。つまり、このデータ入出力切換部２０によって
、マイクロプロセッサｌＯと回線１６との接続切換がな
される。

また従来は、マイクロプロセッサｌＯのマイクロプログ
ラムによりデータメモリ１４の回線対応ブロックが選択
されていたが、この発明によれは、要求のあった回線に
対応したブロックを選択するためのハードウェアである
メモリ切換部２２が設けられる。

ある回線１６からデータ処理の要求が発生すると、メモ
リ切換部２２によってデータメモリ１４の妥求発生回線
の対応ブロックが選択される。また、その要求は回線対
応部１８およびデータ切換部２０を介してマイクロプロ
セッサ１０へ送うれ、マイクロプロセッサ１０はマイク
ロプログラムの実行を開始する。その回線からの人力デ
ータはデータ入出力切換部２０を介してマイクロプロセ
ッサ１０へ入力され、そのデータまたは処理データは、
メモリ切換部２２により選択されたデータメモリ１４の
回線対応ブロックに格納される。また、回線への出力デ
ータはデータメモリ１４の選択されたブロックから読み
出され、データ切換部２０へ送出され、ついで該当する
回線対応部１８を通じて要求発生回線へ出力される。

このように、マイクロプロセッサｌＯのマイクロプログ
ラムは、要求発生回線を区別することなくデータ処理を
行う。換言すれば、固定した１回線のデータ処理を行う
ようにマイクロプログラムを作成できる。したがって、
マイクロプログラムを従来より短縮できるとともに、応
答速度を短縮でき、さらに共通のマイクロプログラムで
任意数の回線をサポートできる。

以ｌ−１−実施例について説明したが、この発明はそれ
だけに限定されるものではなく、適宜変形して実施し得
るものである。

［発明の効果コ 以−［―説明したように、この発明によれば、）１−ｉ
ウェアにより回線切換の制御が行われ、プロセッサ側で
は複数の回線を区別することなく１回線とみなしてデー
タ処理すればよいため、固定した１回線のデータ処理を
行うようにプロセッサのプログラムを作成できる。した
がって、プログラムを従来より短縮できるとともに、応
答速度を短縮でき、さらに共通のプログラムで任意数の
回線をサポートでき、回線の増減に柔軟に対応できる、
などの効果を達成できる。

【図面の簡単な説明】

第１図はこの発明の・実施例を示す概略ブｏツク図であ
る。 １０°°°マイクロプロセツサ、１２・・・制御メモリ
、１４・・・データメモリ、１６・・・回線、１８・・
・回線対応部、２０・・・データ人出力切換部、２２・
・・メモリ切換部。

Claims (2)

【特許請求の範囲】
1. （１）複数の回線に対するデータ処理を１つのプロセッ
   サにより実行する回線処理システムにおいて、回線の切
   換制御をハードウェアにより行うようにしたことを特徴
   とする回線処理システム。
2. （２）前記ハードウェアは、任意の回線からの処理要求
   に応答し、その回線を前記プロセッサに選択的に接続す
   る第１の回路と、任意の回線からの処理要求に応答して
   、その回線に対応するデータメモリのブロックを選択す
   る第２の回路とからなり、前記プロセッサによる任意回
   線に対するデータ処理中に前記第２の回路により選択さ
   れた前記データメモリのブロックが前記プロセッサによ
   りアクセスされることを特徴とする特許請求の範囲第１
   項記載の回線処理システム。