JPS62285180A - ベクトルプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、ベクトル演算のためにリストベクトル形式で
表現されるベクトルデータの主記憶装置からの読出し、
演算処理、および主記憶装置への格納を高速に行うベク
トルプロセッサに関する。

〔従来の技術〕

科学技術計算に頻繁に現われる大型行列計算などの高速
処理用にベクトルプロセッサが考案されている。

ベクトルプロセッサの多くには、特開昭５９−１７２０
７８に記載のように、以下に詳述するようなリストベク
トル処理機能がある。すなわち、間接アドレスで指定さ
れるリスト構造をもつベクトルデータの高速な読出し・
書込みが可能である。このリストベクトル処理機能を用
いれば、次のＦｏｒｔｒａｎ文で示すような処理を高速
にベクトル処理することが可能である。

Ｄｏ　　１０　　Ｉ＝１．Ｎ Ｄ（Ａ（Ｉ））＝Ｂ（Ａ（Ｉ））＋Ｃ １０Ｃ０ＮＴＩＮＴＪＥ すなわち、間接アドレスベクトル要素Ａ（Ｉ）で、指示
されるベクトル要素Ｂ（Ａ（Ｉ））に定数Ｃを加算し、
その演算結果を間接アドレスベクトル要素Ａ（Ｉ）で指
示されるベクトル要素Ｄ（Ａ（Ｉ））に格納する。この
ように、間接アドレスベクトルで指示されろベクトルデ
ータの演算をベクトルプロセッサはベクトル処理手法を
用いて高速に処理することができる。

しかし、次のＦｏｒｔｒａｎ文で示すような処理は従来
のベクトルプロセッサではベクトル処理できなかった。

Ｄｏ　　ｔｏ　　Ｉ＝１．Ｎ Ｒ（Ａ（Ｉ））＝Ｆｌ（Ａ（Ｔ））＋Ｃ１０Ｃ０ＮＴＩ
ＮＵＥ すなわち、間接アドレスベクトル要素Ａ（Ｉ）でそれぞ
れ指示されるベクトル要素Ｂ（Ａ（Ｉ））に定数Ｃを加
算し、その演算結果を前記ベクトル要素Ｒ（Ａ（Ｉ））
に格納する処理はベクトル処理できなかった。これはベ
クトル要素Ｆ３（Ａ（Ｉ））の定義参照関係によるもの
である。すなわち、前記の例では、ベクトル要素Ｂ（Ａ
（Ｉ））をデータとして、ある演算を行いその結果を用
いてベクトル要素Ｒ（Ａ　（Ｉ　））を更新するが、ベ
クトル処理においては前記ベクトル要素Ｂ（Ａ（Ｔ））
の更新が終了する以前に、１番目以降のベクトル要素ｎ
（Ａ（Ｊ））が読出されるため、Ａ（１）とＡ（Ｊ）の
内容が等しい場合にはＢ（Ａ（Ｔ））に対して行われろ
演算結果が、Ｒ（Ａ（Ｊ））に対して行われろ演算に反
映されないということが問題となる。このため、上記の
ような処理は、ベクトル処理できず、逐次的に実行する
ことになるので、高速処理は望めない。

上記のような処理、すなわち、リストベクトルに演算を
施し、その結果を前記リストベクトルに格納する処理は
、例えば、コンピュータグラフィゲスにおける隠面消去
処理において必須のものである。Ｚ−バッファ法等の隠
面消去処理では、各画素について奥行き値を比較し、そ
の比較結果によって主記憶装置上の奥行き値を変更する
。画素の位置はリストベクトルで与えられる。複数の多
角形についてベクトル処理を行うと同一画素をすなわち
同一のアドレスについてリストベクトル処理する場合が
生じ、これがまさに本特許で問題となっているベクトル
処理である。

〔発明が解決しようとする問題点〕

上記従来技術は、リストベクトルに演算を行い、その演
算結果を前記リストベクトルに格納する処理において、
同一の間接アドレス値が存在する場合の、配慮がされて
おらず、以前の処理が終了しリストベクトルの値が更新
されるのを待たずに次のリストベクトル要素を読み込む
ため、先の演算結果が後の演算データに反映されず、正
しい結果が得られないという聞届があった。

本発明は、前記の問題点に鑑み、リストベクトルに演算
を施し、その演算結果を前記リストベクトルに格納する
処理において、同一の間接アドレス値が存在する場合に
も、正しい結果が得られるようなベクトルプロセッサを
提供することにある。

〔問題点を解決するための手段〕

上記目的は、リストベクトルに対する演算において、リ
ストベクトル要素の主記憶装置上のデータが現在実行中
のベクトル演算の結果によって書変えられる可能性Ｐの
有無を判定する手段を用意し、リストベクトル要素を主
記憶装置から読出す前に該リストベクトル要素に対する
前記可能性Ｐを求め、該可能性Ｐが有の間は該リストベ
クトル要素の読出しを抑止することにより、達成されろ
。

〔作用〕

リストベクトル制御ユニットは、リストベクトル処理に
おいて、現在実行されているベクトル演算によって害変
えられる可能性Ｐのある主記憶のアドレスを保持してい
る。リストベクトル制御ユニットは１次のリストベクト
ル要素を読み込む前に、該リストベクトルのアドレスに
対する前記可能性Ｐを求める。

リストベクトル制御ユニットは、前記可能性Ｐがあれば
、該リストベクトルの読出し処理を抑止する。このため
、同一の間接アドレス値が存在した場合には、その部分
だけ処理が逐次的になるので、正しい計算結果が保障さ
れる。

〔実施例〕

以下、本発明の一実施例を第】図により説明する。

第１図は、ベクトル演算を行うベクトルプロセッサシス
テムの本発明に関連する部分の構成を示したものである
。同図において、１は主記憶装置、２〜５はそれぞれの
ベクトルレジスタのライトデータレジスタ、６〜９はベ
クトルレジスタ、１０〜１３はベクトルレジスタからの
り一ドデータレジスタ、１４〜］７はそれぞれのベクト
ルデータをアクセスするためのアドレスレジスタである
。

１８は演算器であり、予め指定された演算を行う。

リストベクトル制御ユニット１９は本発明の特徴的なも
のであり、その詳細については後に述べる。

２０はゲートである。同図において、ベクトルライトレ
ジスタ２〜５への入力、ベクトルリードレジスタ１０〜
１３からの出力、アドレスレジスタ１４〜１７への入力
はそれぞれ固定されているが、実際には、それぞれセレ
クタ（図示せず）によって設定されているものとする。

すなわち、ライトレジスタ２〜５の入力は指定のプログ
ラムに対応してセレクタ（図示せず）で主記憶装置ｆｆ
ｌ　１あるいは演算器１８の出力に接続されている。ま
た、リードレジスタ１０〜１３の出力は指定のプログラ
ムに対応して、セレクタ（図示せず）でアドレスレジス
タ、リストベクトル制御ユニット、演Ｓ７器あるいは主
記憶装置に接続されている。

次に動作を詳細に説明する。−例として次のようなＦｏ
ｒｔｒａｎプログラムで表わされるような演算を考える
。

Ｄｏ　　１０　　Ｔ＝１．、Ｎ Ｂ（Ａ（Ｔ））＝Ｂ（Ａ（Ｉ））＋Ｃ １０Ｃ０ＮＴＩＮＵ　　Ｅ 先ずロード命令によってアドレスレジスタ１４の示すア
ドレスに従って主記憶装置１からベクトルデータが読み
出され、ライトデータレジスタ２を経てベクトルレジス
タ６にＴｉ積される。アドレ　−スレジスタ１４は、ベ
クトルデータの読出しが終了するごとに＋１されろ。以
上のようにして、生花装置からベクトルデータＡ（Ｌ〜
Ｎ）を順に読出し、ベクトルレジスタ６に蓄積する。

次に、ベクトルレジスタ６のベクトルデータが読出され
、リードレジスタ１０を経て、アドレスレジスタ１５及
びリストベクトル制御ユニット１９に送られろ。制御ユ
ニット１９は、入力されたデータを主記憶装置のアドレ
スと見なす。

リストベクトル制御ユニット１９は該アドレスで指定さ
れろ主記憶装置上のデータが現在実行中のベクトル演算
の結果によって書き換えられる可能性Ｐがあるか否かを
判定する。

リストベクトル制御ユニット１９の内部構成については
後に詳しく述べろ。前記可能性Ｐの有無によってリスト
ベクトル制御ユニットの動作は次のようになる。

（１）可能性Ｐが有る場合 前記可能性Ｐが有る場合には、リストベクトル制御ユニ
ット１９はゲート２０に信号を送り、ゲート２０を閉じ
、主記憶装置１からベクトルレジスタ７へのベクトルデ
ータのロードを抑止する。

実行中のベクトル演算が進み、該可能性Ｐが無くなった
ら、ゲート２０に信号を送りゲートを開く。

（２）可能性Ｐが無い場合 前記可能性Ｐが無い場合には、リストベクトル制御ユニ
ット１９は、前記アドレスに対応する前記可能性Ｐを有
にし、次の処理に進む。

ゲート２０が開いている場合には、次のロード命令によ
ってアドレスレジスタ１５の示すアドレスに従って主記
憶装置１からベクトルデータが読み出され、ライトデー
タレジスタ３を経てベクトルレジスタ７に蓄積される。

以上のようにして。

主記憶装置ｉ！２１からリストベクトルデータ１１（Ａ
（１〜Ｎ））を読み出し、ベクトルレジスタ７に蓄積す
る。

さら１；、ベクトルレジスタ７のベクトルデータは、リ
ードレジスタ１１を経て演算器１８に送られ、予め指定
された演算（前記プログラム例では定数Ｃの加算）が行
われ、演算結果はライトレジスタ５を経てベクトルレジ
スタ９に送られる。以上のようにして、ベクトルデータ
Ｂ（Ａ（１〜Ｎ））十Ｃがベクトルレジスタ９に蓄積さ
れる。

ベクトルレジスタ８には、ベクトルレジスタ６における
と同様の処理によって、ベクトルデータＡ（Ｌ〜Ｎ）が
蓄積されろ。

ベクトルレジスタ８のベクトルデータは、リードレジス
タ１２を経て、アドレスレジスタ１７に送られろ。ベク
トルレジスタ９のベクトルデータは、リードレジスタ１
３を経て、アドレスレジスタコアに示すアドレスに従っ
て主記憶装置１に書込まれる。以上のようにして、ベク
トル演算結果Ｂ（Ａ（，１〜Ｎ））＋Ｃは主記憶装置に
書き込まれる。次に、アドレスレジスタ１７のデータは
リストベクトル制御ユニット１９に転送され、リストベ
クトル制御ユニット１９は、該アドレスで指定される主
記憶上のデータが現在実行中のベクトル演算によって書
き変えられる可能性Ｐを無に変更する。

以上のようにして、前記プログラムによって示されるベ
クトル演算が実現される。

第２図は、本実施例の簡単なタイムチャートを示したも
のである。簡単のため、読み出しリクエスト、レジスタ
から演算器への転送等を省略している。主記憶装置１が
らベクトルデータＡ（１〜Ｎ）の読出しは、同図に示す
ようにエレメント１からエレメントＮまで順に毎サイク
ル実行される。

さらに、次のサイクルで間接アドレスベクトルデータ　
（Ａ（１〜Ｎ））に対して、リストベクトル制御ユニッ
ト１９は、該アドレスに対するデータの書き変え可能性
Ｐを調べる。前記可能性Ｐが有るならば、該可能性Ｐが
無になるまでｎ　（Ａ　（１〜Ｎ））の読出しは抑止さ
れる。同図ではＡ　（２）　＝Ａ　（４）・ の場合を示している。ｎ（Ａ　（４））の主記憶装置１
からの読み出しは、Ｒ（Ａ　（２））に対する演算が終
了するまで待つ必要がある。これは前記可能性Ｐが有る
ならば、該可能性Ｐが無になるまでＲ（Ａ　（ｉ　））
の読出しを抑止することで実現される。

同図において、エレメント１〜３に対する処理すなわち
Ａ（１〜３）の読出し、Ｂ（Ａ（１〜３））の読出し、
加算、演算結果の書込みについては、前記可能性Ｐが無
いため順に毎サイクル実行されろ。エレメント４につい
ては、前記可能性Ｐが有るためＢ（Ａ（２））の処理が
終了するまでＢ（Ａ（４））の読出しを待つ、Ｂ（Ａ　
（２））の処理が終了した後は、ｒ（（Ａ　（４〜Ｎ）
）の読出し、加算、演算結果の格納は順に毎サイクル実
行される。

上記のように、同一の間接アドレス値が存在する場合、
そのデータはパイプライン処理されず、逐次処理となる
。しかし、同一の間接アドレス値が存在しない限りベク
トル演算が行われる。このため、同一の間接アドレス値
がほとんどない場合には、はとんどのデータに対してパ
イプライン処理が可能であり、通常のベクトルプロセッ
サ並の速度が得られる。同一の間接アドレス値が数多く
存在する場合には、逐次処理が増加するが、最悪の場合
でも、逐次処理を行うスカラプロセッサの速度は保障さ
れる。

第３図は従来方法によるベクトルプロセッサシステムの
概念図である。本発明との違いは、リストベクトル制御
ユニット１９が存在しないことであり、動作は第１図に
示した本発明のベクトルプロセッサシステムとほとんど
同様である。第３図の例では、リストベクトルＢ（Ａ（
１〜ｎ））を主記憶装置１から読出す前に、咳値が現在
実行中のベクトル演算の結果によって書き変えられる可
能性の有無を判定をしない。このため、例えばＡ　（２
）　＝Ａ　（４） の場合には、Ｂ（Ａ　（２））に対する演算結果がＢ　
（Ａ　（４）　）の演算に反映されず、正しい結果が得
られない。第４図は従来方法によるベグトルプロセッサ
の簡憤なタイムチャートを示したものである。同図にお
いてＲ（Ａ　（４）　）の読出しはＢ　（Ａ　（２）　
’）の演算結果の書込み終了以前に行われる。このため
正しい結果が得られない。

次に、第５図のフローチャートを参照しつつリストベク
トル制御ユニット１９の一実施例を詳しく説明する。同
ユニットは第１図のリードレジスタ１０からアドレスＡ
　（ｉ）を受は取ることにより動作を開始する。第５図
（ａ）において、まずアドレスＡ　（ｉ）を入力しく１
０１）、次に該アドレスＡ　（ｉ）にある演算ｆｔｔ施
し結果ｆ（Ａ（ｉ））を変数Ｋｅｙに代入する。演算ｆ
については後に詳述する。

次に変数Ｋｅｙを用いて、該アドレスが使用中であるか
否かを保持するコンフリクトテーブルＴａｂｌｅを引き
（１０３）、使用中（ｂｕｓｙ）でなければ、ゲート２
０に信号を送り、ゲート２０を開き（１０４）、該テー
ブルをｂｕｓｙとし、処理を終了する（１０５）、１０
３において、ｂｕｓｙの場合には、ゲート２０に信号を
送り、ゲート２０を閉じ（１，０６）、１０３の処理に
戻る。

第１図におけるアドレスレジスタ１７の出力Ａ（ｊ）が
リストベクトル制御ユニット１９に入力されると割り込
みがかかり、割り込み動作が開始される。第５図（ｂ）
において、まずアドレスＡ（ｊ）を入力しく２０１）、
次に該アドレスＡ　（ｊ）に演算ｆを施し、演算結果ｆ
　（Ａ　（ｊ）　）をＫ　ｅ　ｙに代入する（２０２）
。次にテーブルＴａｂｌｅのＫｅｙ番目の要素をｎｏ　
＋　ｂｕｓｙに設定し処理を終了する（２０３）。なお
、テーブルＴａｂｌ。

は要素数Ｍの一次元配列であり、全要素についてｎｏ＋
ｂｕｓｙに初期化されているものとする。

アドレス値Ａ　（ｉ）に施す演算ｆを恒等変換とすれば
、コンフリクトテーブルＴａｂｌａの要素数Ｍはアクセ
スされ得ろすべてのアドレス数りとなる。

もしも、Ｌが比咬的小さい数であればｆを恒等変換とし
て、参照され得るすべてのアドレスについてコンフリク
トテーブルを設ければよい。もしも、アクセスされ得る
全アドレス数が非常に大きい場合には、全アドレスに対
するコンフリクトテーブルを持つことはハードウェア的
に不利である。この時には演算ｆによってアドレスのピ
ッ１〜数を減少させることが有効となる。例えばｒ、：
２ｚ０である場合、ｆとして下位８ビツトだけを有効と
するような演算を考えれば、コンフリクトテーブルの要
素数は２５６で充分である。

以上説明してきたように１本発明によれば、リストベク
トルに演算を行い、その演算結果を前記リストベクトル
に格納する処理において、同一の間接アドレス値が存在
する場合には、以前の処理が終了しリストベクトルの値
が更新された後に前記の同一の間接アドレスに対応する
リストベクトル要素を読出すため、同一の間接アドレス
値が存在しても正しい演算結果が得られる。また１本発
明を実現するために新たに必要となる処理は、関数Ｃの
演算およびテーブルルックアップだけであり、関数ｆを
マスク処理で行うことにすれば、高速に実現できる。こ
のため、同一の間接アドレス値が存在しない場合には、
従来の方法でも実行可能であるが、本発明の方法を■い
た場合にも速度の低下はほとんどなく、高速なベクトル
処理が可能である。

最悪の場合、すなわち間接アドレス値がすべて同じ場合
には、処理は逐次的となるが、逐次処理を行うスカラプ
ロセッサの速度は保障される。

同−の間接アドレス値が、稀に存在する場合に、本発明
の効果が最も発揮される。従来方法のベクトルプロセッ
サでは上記のような場合には正しい結果が得ら九ず、逐
次処理する必要があり高速な処理は実現できない。しか
し、上記のような場合にも、本発明によれば、リストベ
クトル読出しの遅延はほとんどなく、通常のベクトルプ
ロセッサと同等の速度が得られる。

本実施例では、リストベクトル要素にある定数を加算し
演算結果を前記リストベクトルに格納する場合について
述べたが、他のベクトルデータとの複数の演算について
も同様にベクトル処理できることは言うまでもない。

本実施例では、リストベクトル要素の競合からリストベ
クトル要素の主記憶装置からの読出しが抑止され、その
後競合がなくなった場合には、該リストベクトル要素を
主記憶装置に格納し、その直後に該要素を主記憶装置か
ら読出すことになる。

本実施例の変形として、リードレジスタ１３の出力をセ
レクタを介してライトレジスタ３に入力すれば、主記憶
装置を参照する必要がなくなり、より一層の高速化が実
現できる。

〔発明の効果〕 以上のように、本発明によれば、リストベクトルに演算
を行い、その演算結果を前記リストベクトルに格納する
処理において、同一の間接アドレスが存在する場合にも
、ベクトル処理が可能となり、処理速度が向上するとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は実施例の
タイムチャート、第３図は従来技術による一実施例の構
成図、第４図はそのタイ１１チヤート、第５図（ａ）、
（ｂ）はリストベクトル制御ユニットの処理を示すフロ
ーチャートである。

Claims (1)

1. 【特許請求の範囲】 １、複数のベクトルデータを有するベクトルプロセッサ
   システムにおいて、間接アドレスベクトルデータ１に基
   づき、演算用ベクトルデータ２を主記憶装置から読出す
   手段と、該ベクトルデータ２に対して、予め指定された
   演算を行う手段と、前記演算結果を前記間接アドレスベ
   クトルデータ１に基づいて主記憶装置に書込む手段を有
   するベクトルプロセッサにおいて、与えられたアドレス
   値に対して、該アドレスで指定される主記憶装置上のデ
   ータが現在実行中のベクトル演算の結果によって書変え
   られる可能性があるか否かを判定するリストベクトル制
   御ユニットを有し、前記間接アドレスベクトルデータ１
   に基づき演算用ベクトルデータ２を主記憶装置から読出
   す前に、現在実行中のベクトル演算の結果によって該ア
   ドレス値が指定される主記憶装置上のデータが書変えら
   れる可能性Ｐがあるか否かを前記リストベクトル制御ユ
   ニットを用いて判定し、 （１）もしも、前記可能性Ｐがないならば、前記アドレ
   ス値に基づき、演算用ベクトルデータ２を主記憶装置か
   ら読み込み、該ベクトルデータ２に付して予め指定され
   た演算を行い、前記演算結果を前記間接アドレスベクト
   ルデータ１に基づいて主記憶装置に書込み、 （２）もしも前記可能性Ｐがあるならば、前記可能性Ｐ
   がなくなるまで前記ベクトルデータ２の主記憶からの読
   出しを抑止することを特徴とするベクトルプロセッサ。 ２、第１項のベクトルプロセッサにおいて、参照され得
   る全アドレスについての前記可能性Ｐを保持するコンフ
   リクトテーブルを有し、前記可能性Ｐの判定を前記コン
   フリクトテーブルのテーブルルックアップによって行う
   ことを特徴とするベクトルプロセッサ。 ３、第１項のベクトルプロセッサにおいて、アドレス値
   に対して演算ｆを行う演算装置を有し、与えられたアド
   レスａに対して前記演算ｆを施し、演算結果ｆ（ａ）を
   用いて前記コンフリクトテーブルを参照し前記可能性Ｐ
   を判定することを特徴とするベクトルプロセッサ。