[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS62261129A - 電子部品の実装体 - Google Patents

電子部品の実装体

Info

Publication number
JPS62261129A
JPS62261129A JP10388986A JP10388986A JPS62261129A JP S62261129 A JPS62261129 A JP S62261129A JP 10388986 A JP10388986 A JP 10388986A JP 10388986 A JP10388986 A JP 10388986A JP S62261129 A JPS62261129 A JP S62261129A
Authority
JP
Japan
Prior art keywords
cover
sealing
ceramic substrate
lead
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10388986A
Other languages
English (en)
Inventor
Fumio Mori
森 史男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10388986A priority Critical patent/JPS62261129A/ja
Publication of JPS62261129A publication Critical patent/JPS62261129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品2例えばテープキャリア方式で組立
てられたIC(以下TABICと呼称する)のセラミツ
クツeツケーソにおける実装体に関するものである。
〔従来の技術〕
従来、この種の実装体は、 TAB ICの放熱と絶縁
を目的として、第2図のように、セラミック基板2上に
実装されたTABICIを絶縁性の高い封止用キャラ7
’llで基板2と半田5で気密封止する構造となってお
り、TABICIは上部で対土用キャップ11と接着さ
れ、キャラ7’llを通して放熱する構造となっていた
。尚2図において7はI CIJ−ド、6はI C1,
1−ド接続端子、3は導体パターン、4は半田接続端子
である。
〔発明が解決しようとする問題点〕
上述した従来の構造では、キャンプ11を封止する際に
、ICIを上方より押してしまい、ICリード7の変形
が生じてしまうという問題点。
ICIの傾きがあった場合に、キャップ11とICIが
密着できず放熱を行えな−という問題点。
ICIをセラミック基板2上に実装する際に。
ICリード7がセラミック基板2上の接続端子からずれ
てしまうという問題点等があった。
〔問題点を解決するだめの手段〕
本発明によるとセラミック基板の周囲に封止用枠体を接
着し、該枠体の上部に電子部品を固定した封止用蓋体を
接着し、前記電子部品とセラミック基板との間に緩衝体
を配置したことを特徴とする電子部品の実装体が得られ
る。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は9本発明の一実施例の縦断面図である。
ICリード7はセラミック基板2のICリード接続端子
6に接着された導体パターン3を介して半田接続端子4
に接続されている。ICIの下部t; ←合は緩衝体10が接着され、上部には封止用蓋9が接
続されている。又その封止用蓋9はセラミック基板2の
周囲に立てられ半田5によシ接続された封止用枠8と半
田5で接続されている。
このような実装体は、セラミック基板の周囲に枠を設け
その上に蓋を接着する構造のため、蓋の封止時に極端に
ICを押すことがない。またICを押す力が働いても、
緩衝体の反発力によ、9ICリード変形は起きない。更
にICが傾いた場合でも、ICの傾きにならって蓋が接
着されるため。
ICと蓋の未接続によるICの放熱不足もない。
また、セラミック基板は段差を有しておシ、この段差に
よシ、成形されたICリードが矯正され。
接続端子とずれることもない。
〔発明の効果〕
本発明は蓋の封止時に極端に電子部品を押すこともなく
、またICを押す力が働いても緩衝体の反発力によ、9
 I CIJ−ドの変形は起らず、更にICと蓋との未
接続による電子部品の放熱不足も起らないという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例の縦断面図、第2図は従来の
ものの一例の縦断面図である。 1・・・TABIC,2・・・セラミック基板、3・・
・導体パターン、4・・・半田接続端子、5・・・半田
、6・・・ICリード接続端子、7・・・I CIJ−
ド、8・・・封止用枠。 9・・・封止用蓋、10・・・緩衝体、11・・・封止
用キャンプ〇

Claims (1)

    【特許請求の範囲】
  1. 1、セラミック基板の周囲に封止用枠体を接着し、該枠
    体の上部に電子部品を固定した封止用蓋体を接着し、前
    記電子部品とセラミック基板との間に緩衝体を配置した
    ことを特徴とする電子部品の実装体。
JP10388986A 1986-05-08 1986-05-08 電子部品の実装体 Pending JPS62261129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10388986A JPS62261129A (ja) 1986-05-08 1986-05-08 電子部品の実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10388986A JPS62261129A (ja) 1986-05-08 1986-05-08 電子部品の実装体

Publications (1)

Publication Number Publication Date
JPS62261129A true JPS62261129A (ja) 1987-11-13

Family

ID=14365993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10388986A Pending JPS62261129A (ja) 1986-05-08 1986-05-08 電子部品の実装体

Country Status (1)

Country Link
JP (1) JPS62261129A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278750A (ja) * 1989-04-19 1990-11-15 Nec Corp チップキャリア
US5097318A (en) * 1988-04-04 1992-03-17 Hitachi, Ltd. Semiconductor package and computer using it

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097318A (en) * 1988-04-04 1992-03-17 Hitachi, Ltd. Semiconductor package and computer using it
JPH02278750A (ja) * 1989-04-19 1990-11-15 Nec Corp チップキャリア

Similar Documents

Publication Publication Date Title
US4554613A (en) Multiple substrate circuit package
KR970067801A (ko) 반도체 장치 및 그 제조방법
JP2001189416A (ja) パワーモジュール
JPS62261129A (ja) 電子部品の実装体
JP2817712B2 (ja) 半導体装置及びその実装方法
JP2596750Y2 (ja) プリント基板
JPH0196952A (ja) 気密封止チツプキヤリア
JPH0617317Y2 (ja) 混成集積回路の接続構造
JP2705281B2 (ja) 半導体装置の実装構造
JP2767517B2 (ja) 電力用半導体モジュール
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP2760167B2 (ja) 電子部品搭載装置
JPH0451484Y2 (ja)
JP2674394B2 (ja) テープキャリアパッケージ実装装置
JPH0287654A (ja) 表面実装型半導体装置
JP2000295039A (ja) 圧電発振器
JP2552514Y2 (ja) 混成集積回路
JPH09331002A (ja) 半導体パッケージ
JPH0456295A (ja) 電子部品の実装方法
JPH11145194A (ja) フリップチップの実装方法および実装構造
JPS63147394A (ja) チツプキヤリアパツケ−ジの実装方法
JPH02205056A (ja) 集積回路パッケージ
JPH04168758A (ja) 半導体装置
JPS6236385B2 (ja)
JPH0719943B2 (ja) 電子部品の実装構造