JPS6226557A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS6226557A JPS6226557A JP60166007A JP16600785A JPS6226557A JP S6226557 A JPS6226557 A JP S6226557A JP 60166007 A JP60166007 A JP 60166007A JP 16600785 A JP16600785 A JP 16600785A JP S6226557 A JPS6226557 A JP S6226557A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- abnormality
- output
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は一般にプログラマブルコントローラに関し、
%にプログラマブルコントローラの入力装置に関する。
%にプログラマブルコントローラの入力装置に関する。
第2図は従来のプログラマグルコ/ドロー2の構成の一
例を示すブロック図である。
例を示すブロック図である。
第2図において、1は中央処理装置(以下「CPUJと
い5)のユニット、3はパスライン、5は入カニニット
、Tは入力変換回路である。
い5)のユニット、3はパスライン、5は入カニニット
、Tは入力変換回路である。
前述し九〇 、P Uユニット1は、パスライン3を介
して複数設けられている入カニニット5と互いに接続さ
れている。前記入カニニット5には夫々入力変換回路7
が1個ずつ設けられており、前記入力変換回路Tは前述
したパスライン3を介して前記CPUユニット1と接続
されている。該入力、変換回路7は外部入力信号を受け
て駆動するフォトカプラを始め該7オトカプラの出力側
忙接続される各種電子機器類によって構成されている。
して複数設けられている入カニニット5と互いに接続さ
れている。前記入カニニット5には夫々入力変換回路7
が1個ずつ設けられており、前記入力変換回路Tは前述
したパスライン3を介して前記CPUユニット1と接続
されている。該入力、変換回路7は外部入力信号を受け
て駆動するフォトカプラを始め該7オトカプラの出力側
忙接続される各種電子機器類によって構成されている。
前記入力変換回路7は、例えばAC(交流)100V、
DC(直流)24v・・・・・・などの外部入力信号を
受けてこれらを前記CPUユニット11C与えるための
入力信号に変換して出力するよう蹟なっている。前述し
たCPUユニット1には、与えられたシーケンスプログ
ラムを解析し該解析した結果に基づいてシーケンス演算
を行な5マイクロプロセツサ、例えばユーザ等によって
前記マイクロプロセッサの行なうべきシーケンス動作が
設定されているシーケンスプログラムを格納しているシ
ーケンスプログラムメモリ、前記マイクロプロセッサの
制御下で前記入カニニット5から出力された各種入力信
号(データ)を記憶する入出力データ記憶用のメモリな
どが内蔵されている。なお、前記CPUユニット1の出
力側には前記マイクロブーセッサからの出力信号を受け
てこれを外部装置に与えるための出カニニット(図示し
ない)が接続されている。
DC(直流)24v・・・・・・などの外部入力信号を
受けてこれらを前記CPUユニット11C与えるための
入力信号に変換して出力するよう蹟なっている。前述し
たCPUユニット1には、与えられたシーケンスプログ
ラムを解析し該解析した結果に基づいてシーケンス演算
を行な5マイクロプロセツサ、例えばユーザ等によって
前記マイクロプロセッサの行なうべきシーケンス動作が
設定されているシーケンスプログラムを格納しているシ
ーケンスプログラムメモリ、前記マイクロプロセッサの
制御下で前記入カニニット5から出力された各種入力信
号(データ)を記憶する入出力データ記憶用のメモリな
どが内蔵されている。なお、前記CPUユニット1の出
力側には前記マイクロブーセッサからの出力信号を受け
てこれを外部装置に与えるための出カニニット(図示し
ない)が接続されている。
次に上述した構成のプログラマブルコントローラの動作
について説明する。
について説明する。
CPUユニット1の駆動電源が投入されることKよって
マイクロプロセッサは駆動を開始する。
マイクロプロセッサは駆動を開始する。
前記CPUユニット1に内蔵されているマイクロプロセ
ッサは、前記複数の入カニニット5からパスライン3を
介して与えられる各種入力データを読み込んでこれを前
記入出力データ記憶用のメモリに記憶させる。次いで前
記シーケンスプログラムメモリに格納されているシーケ
ンスプログラムを読み出して該シーケンスプログラムを
解析し、該解析の結果に基づいて前記入出力データ記憶
用のメモリに記憶されている入力データの中から演算上
必要なデータを読み出しシーケンス演算を実行する。該
シーケンス演算による演算処理が施された後のデータは
、マイクロプロセッサによって前記出カニニット(図示
しない)への出力データとして一時的に前記入出力デー
タ記憶用のメモリに記憶され、マイクロプロセッサが一
連のシーケンス演算を終了すると前記出カニニット(図
示しない)IC出力される。その後新たな入力データが
前記入カニニット5から与えられると該入力データを読
み込んでこれを前記入出力データ記憶用のメモリに記憶
させ、以後は上述した動作を繰り返すこととなる。
ッサは、前記複数の入カニニット5からパスライン3を
介して与えられる各種入力データを読み込んでこれを前
記入出力データ記憶用のメモリに記憶させる。次いで前
記シーケンスプログラムメモリに格納されているシーケ
ンスプログラムを読み出して該シーケンスプログラムを
解析し、該解析の結果に基づいて前記入出力データ記憶
用のメモリに記憶されている入力データの中から演算上
必要なデータを読み出しシーケンス演算を実行する。該
シーケンス演算による演算処理が施された後のデータは
、マイクロプロセッサによって前記出カニニット(図示
しない)への出力データとして一時的に前記入出力デー
タ記憶用のメモリに記憶され、マイクロプロセッサが一
連のシーケンス演算を終了すると前記出カニニット(図
示しない)IC出力される。その後新たな入力データが
前記入カニニット5から与えられると該入力データを読
み込んでこれを前記入出力データ記憶用のメモリに記憶
させ、以後は上述した動作を繰り返すこととなる。
従来のプログラマブルコントローラは以上のように構成
されており、各々の入カニニット5には夫々1個の入力
変換回路7しか配設されていなかったので、例えば前記
フォトカプラに゛何らかの異常が生じて100Vの外部
入力信号が印加されているにも拘らず論理レベルrLJ
の信号しか出力されなかったり、或いはOVの外部入力
信号が印加されていても論理レベルrHJの信号が出力
されたりなど一層レベルの信号しか出力されなくなるよ
うな異常、或いは過電圧が印加されることに起因する異
常が前記入力変換回路7に発生しても該異常が発生した
ことをCPUユニット1がチェックできなかった。その
ため、入力変換回路7に異常が生じたことに起因して誤
入力信号が与えられると、CPUユニット1は該誤入力
信号に基づいてシーケンス演算を実行してしまうことと
なり、システムの信頼性のより一層の向上を図れないと
いう問題点があった。
されており、各々の入カニニット5には夫々1個の入力
変換回路7しか配設されていなかったので、例えば前記
フォトカプラに゛何らかの異常が生じて100Vの外部
入力信号が印加されているにも拘らず論理レベルrLJ
の信号しか出力されなかったり、或いはOVの外部入力
信号が印加されていても論理レベルrHJの信号が出力
されたりなど一層レベルの信号しか出力されなくなるよ
うな異常、或いは過電圧が印加されることに起因する異
常が前記入力変換回路7に発生しても該異常が発生した
ことをCPUユニット1がチェックできなかった。その
ため、入力変換回路7に異常が生じたことに起因して誤
入力信号が与えられると、CPUユニット1は該誤入力
信号に基づいてシーケンス演算を実行してしまうことと
なり、システムの信頼性のより一層の向上を図れないと
いう問題点があった。
この発明は上記のような問題点を解消するため罠なされ
たもので、入力変換回路7に生じた異常をチェックする
ことによりシステムの信頼性のより一層の向上を図るこ
とが可能なプログラマブルコントローラを得ることを目
的とする。
たもので、入力変換回路7に生じた異常をチェックする
ことによりシステムの信頼性のより一層の向上を図るこ
とが可能なプログラマブルコントローラを得ることを目
的とする。
この発明に係るプログラマブルコントローラは、中央処
理装置に接続され、外部入力信号を前記中央処理装置に
与えるための入力信号に変換して出力する入力変換手段
を備えた入力装置を有するものにおいて、この入力装置
に、複数の入力変換手段を外部入力信号忙対して並列に
配設するとともに、これら複数の入力変換手段から出力
された信号を受けて前記入力変換手段に異常が発生した
か否かを判定す、る異常判定手段を設けたことを%徴と
するものである。
理装置に接続され、外部入力信号を前記中央処理装置に
与えるための入力信号に変換して出力する入力変換手段
を備えた入力装置を有するものにおいて、この入力装置
に、複数の入力変換手段を外部入力信号忙対して並列に
配設するとともに、これら複数の入力変換手段から出力
された信号を受けて前記入力変換手段に異常が発生した
か否かを判定す、る異常判定手段を設けたことを%徴と
するものである。
この発明における異常判定手段は、複数の入力変換手段
から出力された信号を受けて前記入力変換手段に異常が
発生したか否かを判定するものである。
から出力された信号を受けて前記入力変換手段に異常が
発生したか否かを判定するものである。
以下、この発明の一実施例な図面について説明する。
第1図はこの発明の一実施例に従うプログラマブルコン
トローラの構成を示すブロック図である。
トローラの構成を示すブロック図である。
第1図において、1は中央処理装置即ちCPUユニット
、3はパスライン、5は入力装置即ち入カニニット、7
は入力変換手段即ち入力変換回路、9は異常判定手段即
ち比較回路、11はパスライン、13はパスライン、1
5は外部入力信号を前記入力変換回路7に導入するため
の配線である。
、3はパスライン、5は入力装置即ち入カニニット、7
は入力変換手段即ち入力変換回路、9は異常判定手段即
ち比較回路、11はパスライン、13はパスライン、1
5は外部入力信号を前記入力変換回路7に導入するため
の配線である。
前述したCPUユニット1は、パスライン3及びパスラ
イン11を介して複数設けられている入カニニット5と
互いに接続されている。前記入カニニット5は周知のよ
うK、例えば押しボタンスイッチやリミットスイッチ(
いずれも図示しない)などからのAC(交流)或いはD
C(直流)の入力信号をノイズや接点バウンシングの影
響を除去し℃前記パスライン3に出力する機能を持って
いる。前記入カニニット5には、夫々図のごとく複数の
入力変換回路Tとパスライン13を介してこれら複数の
入力変換回路Tと接続されている比較回路9とが配設さ
れている。これら入力変換回路7は、前記入力ニニット
5内部に配設されている配線15を介して外部入力信号
に対し並列に接続されている。前記入力変換回路7は前
述したよう忙外部入力信号を受けて駆動するフォトカブ
ラを始め、該フォトカブ2の出力側に接続される各種電
子機器類によって構成されている。前述した比較回路9
は、その入力側が前記パスライン13を介して複数の入
力変換回路7の出力側と接続されているとともにその出
力側はパスライン3、パスライン11を介して前記CP
Uユニット1の入力側と接続されている。前記比較回路
9は、パスライン13を介してすべての入力変換回路7
から与えられる変換後の信号を比較し、該比較の結果す
べての信号が一致していると判断したときはパスライン
3を介して前記信号を出力し、一方、一致していないと
判断したときはいずれかの入力変換回路7に異常が生じ
たものと見做し前記信号Y IJ上セツトるとともに、
パスライン11を介して異常信号な出力するように構成
されている。
イン11を介して複数設けられている入カニニット5と
互いに接続されている。前記入カニニット5は周知のよ
うK、例えば押しボタンスイッチやリミットスイッチ(
いずれも図示しない)などからのAC(交流)或いはD
C(直流)の入力信号をノイズや接点バウンシングの影
響を除去し℃前記パスライン3に出力する機能を持って
いる。前記入カニニット5には、夫々図のごとく複数の
入力変換回路Tとパスライン13を介してこれら複数の
入力変換回路Tと接続されている比較回路9とが配設さ
れている。これら入力変換回路7は、前記入力ニニット
5内部に配設されている配線15を介して外部入力信号
に対し並列に接続されている。前記入力変換回路7は前
述したよう忙外部入力信号を受けて駆動するフォトカブ
ラを始め、該フォトカブ2の出力側に接続される各種電
子機器類によって構成されている。前述した比較回路9
は、その入力側が前記パスライン13を介して複数の入
力変換回路7の出力側と接続されているとともにその出
力側はパスライン3、パスライン11を介して前記CP
Uユニット1の入力側と接続されている。前記比較回路
9は、パスライン13を介してすべての入力変換回路7
から与えられる変換後の信号を比較し、該比較の結果す
べての信号が一致していると判断したときはパスライン
3を介して前記信号を出力し、一方、一致していないと
判断したときはいずれかの入力変換回路7に異常が生じ
たものと見做し前記信号Y IJ上セツトるとともに、
パスライン11を介して異常信号な出力するように構成
されている。
前述したCPUユニット1には、与えられたシーケンス
プログラムを解析し該解析した結果忙基づいてシーケン
ス演算を行な5マイクロプロセツサ、例エバユーザ等に
よって前記マイクロプロセッサの行なうべきシーケンス
動作が設定されているシーケンスプログラムを格納して
いるシーケンスプログラムメモリ、前記マイクロプロセ
ッサの制御下で前記入カニニット5から出方された各種
入力信号(データ)を記憶する人出カデータ記憶用のメ
モリなどが内蔵されている。なお、前記CPUユニット
1の出力側には前記マイクロプロセッサからの出力信号
を受けてこれを外部装置に与えろための出カニニット(
図示しない)が接続されている。前記マイクロプロセッ
サは、パスライン3を介して前記各々の入力ユニット5
に配設されている比較回路9から入力変換された後の信
号が与えられたときはシーケンスプログラムに従って該
信号に基づくシーケンス演算を実行し、一方、パスライ
ン11を介して前述した比較回路9から異常信号が与え
られると該異常信号が出方された入カニニット5に何ら
かの異常が発生したことな認識して以後のシーケンス演
算を停止する。
プログラムを解析し該解析した結果忙基づいてシーケン
ス演算を行な5マイクロプロセツサ、例エバユーザ等に
よって前記マイクロプロセッサの行なうべきシーケンス
動作が設定されているシーケンスプログラムを格納して
いるシーケンスプログラムメモリ、前記マイクロプロセ
ッサの制御下で前記入カニニット5から出方された各種
入力信号(データ)を記憶する人出カデータ記憶用のメ
モリなどが内蔵されている。なお、前記CPUユニット
1の出力側には前記マイクロプロセッサからの出力信号
を受けてこれを外部装置に与えろための出カニニット(
図示しない)が接続されている。前記マイクロプロセッ
サは、パスライン3を介して前記各々の入力ユニット5
に配設されている比較回路9から入力変換された後の信
号が与えられたときはシーケンスプログラムに従って該
信号に基づくシーケンス演算を実行し、一方、パスライ
ン11を介して前述した比較回路9から異常信号が与え
られると該異常信号が出方された入カニニット5に何ら
かの異常が発生したことな認識して以後のシーケンス演
算を停止する。
次に上述した構成のプログラマブルコントローラの動作
につい【説明する。
につい【説明する。
CPUユニット1の駆動電源が投入されることKよって
マイクロプロセッサは駆動を開始する。
マイクロプロセッサは駆動を開始する。
前述した各々の入力、zニラ)5&C設けられている比
較回路9は、前記複数の入力変換回路7かも夫々出力さ
れる変換された後の信号を読み込んで比較し、全ての信
号が一致していると判断すると前記変換された後の信号
なCPUユニット1Vc与える。前記CPUユニット1
に内蔵されているマイクロプロセッサは、前記複数の入
カニニット5かもパスライン3を介して与えられる各種
入力データを読み込んでこれを前記入出力データ記憶用
のメモリに記憶させる。次いで前記シーケンスプログラ
ムメモリに格納されているシーケンスプログラムを読み
出して該シーケンスプログラムを解析し、該解析の結果
忙基づいて前記入出力データ記憶用のメモリ<記憶され
ている入力データの中から演算上必要なデータを読み出
しシーケンス演算を実行する。該シーケンス演算による
演算処理が施された後のデータは、マイクロプロセッサ
によって前記出カニニット(図示しない)への出力デー
タとして一時的に前記入出力データ記憶用のメモリに記
憶され、マイクロプロセッサが一連のシーケンス演算を
終了すると前記出カニニット(図示しない)VC出力さ
れる。その後新たな入力データが前記入カニニット5か
ら与えられると該入力データを読み込んでこれを前記入
出力データ記憶用のメモリに記憶させ、以後は上述した
動作を繰り返すこととなる。
較回路9は、前記複数の入力変換回路7かも夫々出力さ
れる変換された後の信号を読み込んで比較し、全ての信
号が一致していると判断すると前記変換された後の信号
なCPUユニット1Vc与える。前記CPUユニット1
に内蔵されているマイクロプロセッサは、前記複数の入
カニニット5かもパスライン3を介して与えられる各種
入力データを読み込んでこれを前記入出力データ記憶用
のメモリに記憶させる。次いで前記シーケンスプログラ
ムメモリに格納されているシーケンスプログラムを読み
出して該シーケンスプログラムを解析し、該解析の結果
忙基づいて前記入出力データ記憶用のメモリ<記憶され
ている入力データの中から演算上必要なデータを読み出
しシーケンス演算を実行する。該シーケンス演算による
演算処理が施された後のデータは、マイクロプロセッサ
によって前記出カニニット(図示しない)への出力デー
タとして一時的に前記入出力データ記憶用のメモリに記
憶され、マイクロプロセッサが一連のシーケンス演算を
終了すると前記出カニニット(図示しない)VC出力さ
れる。その後新たな入力データが前記入カニニット5か
ら与えられると該入力データを読み込んでこれを前記入
出力データ記憶用のメモリに記憶させ、以後は上述した
動作を繰り返すこととなる。
ところで例えば成る入力ユニツ)5に配設されている複
数の入力変換回路7の中の1つが、過電圧が印加された
ことに起因して異常を生じたと仮定すると、該入力変換
回路7から出力された信号は、該変換回路7と共通な外
部入力信号を受ける他の複数の入力変換回路7から出力
された信号とは一致しなくなる。そこでこのような信号
がすべての入力変換回路7から出力されれば、前記比較
回路9において当然に不一致と判断され、該比較回路9
によって前記入力変換回路7のいずれかに異常が発生し
たものと見做されるので該比較回路9からCPUユニツ
)IK対して異常信号が与えられる。それとともに前記
比較回路9からパスライン3に出力される信号はリセッ
トされる。前記異常信号が与えられることKよってCP
Uユニット1は、該異常信号を出力した入力二二ツ)5
に何らかの異常が発生したことを認識して以後のシーケ
ンス演算の実行を停止する。
数の入力変換回路7の中の1つが、過電圧が印加された
ことに起因して異常を生じたと仮定すると、該入力変換
回路7から出力された信号は、該変換回路7と共通な外
部入力信号を受ける他の複数の入力変換回路7から出力
された信号とは一致しなくなる。そこでこのような信号
がすべての入力変換回路7から出力されれば、前記比較
回路9において当然に不一致と判断され、該比較回路9
によって前記入力変換回路7のいずれかに異常が発生し
たものと見做されるので該比較回路9からCPUユニツ
)IK対して異常信号が与えられる。それとともに前記
比較回路9からパスライン3に出力される信号はリセッ
トされる。前記異常信号が与えられることKよってCP
Uユニット1は、該異常信号を出力した入力二二ツ)5
に何らかの異常が発生したことを認識して以後のシーケ
ンス演算の実行を停止する。
以上説明したようKこの発明に従う一実施例によれば、
各々の入カニニット5を構成している比、較回路9のい
ずれかが、どれか1つの入力変換回路7から出力された
信号が他の・複数の入力変換回路7から出力された信号
と不一致であると判断して異常信号を出力するとCPU
ユニット1は駆動を停止することとしたが、システムの
用途に応じて比較回路9の代りに多数決論理回路を用い
ていずれかの入力変換回路7に異常が生じて他と異なる
信号を出力してきても、一致している多数の信号の方を
正常と見做し、該信号をパスライン3を介してCPUユ
ニット1に与えることによりCPUユニット1の駆動を
継続させることとしても差支えない。
各々の入カニニット5を構成している比、較回路9のい
ずれかが、どれか1つの入力変換回路7から出力された
信号が他の・複数の入力変換回路7から出力された信号
と不一致であると判断して異常信号を出力するとCPU
ユニット1は駆動を停止することとしたが、システムの
用途に応じて比較回路9の代りに多数決論理回路を用い
ていずれかの入力変換回路7に異常が生じて他と異なる
信号を出力してきても、一致している多数の信号の方を
正常と見做し、該信号をパスライン3を介してCPUユ
ニット1に与えることによりCPUユニット1の駆動を
継続させることとしても差支えない。
以上のように、この発明によれば、複数の入力変換手段
から出力された信号を受けて前記入力変換手段に異常が
発生したか否かを判定することとしたので、システムの
信頼性のより一層の向上を図ることが可能なプログラマ
ブルコントローラが得られる効果がある。
から出力された信号を受けて前記入力変換手段に異常が
発生したか否かを判定することとしたので、システムの
信頼性のより一層の向上を図ることが可能なプログラマ
ブルコントローラが得られる効果がある。
第1図はこの発明の一実施例に従うプログラマブルコン
トローラの構成を示すブロック図、第2図は従来のプロ
グラマブルコントローラの構成の一例を示すブロック図
である。 図において、1はCPUユニット、3はパスライン、5
は入カニニット、7は入力変換回路、9は比較回路、1
1はパスライン、13はパスライン、15は配線である
。 なお、各図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 1)澤 博 昭(外2名)
トローラの構成を示すブロック図、第2図は従来のプロ
グラマブルコントローラの構成の一例を示すブロック図
である。 図において、1はCPUユニット、3はパスライン、5
は入カニニット、7は入力変換回路、9は比較回路、1
1はパスライン、13はパスライン、15は配線である
。 なお、各図中、同一符号は同−又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 1)澤 博 昭(外2名)
Claims (1)
- 中央処理装置に接続され、外部入力信号を前記中央処理
装置に与えるための入力信号に変換して出力する入力変
換手段を備えた入力装置を有するプログラマブルコント
ローラにおいて、前記入力装置に、複数の入力変換手段
を外部入力信号に対して並列に配設するとともに、これ
ら複数の入力変換手段から出力された信号を受けて前記
入力変換手段に異常が発生したか否かを判定する異常判
定手段を設けたことを特徴とするプログラマブルコント
ローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60166007A JPS6226557A (ja) | 1985-07-29 | 1985-07-29 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60166007A JPS6226557A (ja) | 1985-07-29 | 1985-07-29 | プログラマブルコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6226557A true JPS6226557A (ja) | 1987-02-04 |
Family
ID=15823157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60166007A Pending JPS6226557A (ja) | 1985-07-29 | 1985-07-29 | プログラマブルコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6226557A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0369862U (ja) * | 1989-11-13 | 1991-07-11 | ||
CN1039455C (zh) * | 1992-10-26 | 1998-08-05 | 庄臣及庄臣视力产品有限公司 | 制造经著色隐形眼镜镜片之方法 |
JP2007299174A (ja) * | 2006-04-28 | 2007-11-15 | Yokogawa Electric Corp | 入力制御装置 |
-
1985
- 1985-07-29 JP JP60166007A patent/JPS6226557A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0369862U (ja) * | 1989-11-13 | 1991-07-11 | ||
CN1039455C (zh) * | 1992-10-26 | 1998-08-05 | 庄臣及庄臣视力产品有限公司 | 制造经著色隐形眼镜镜片之方法 |
JP2007299174A (ja) * | 2006-04-28 | 2007-11-15 | Yokogawa Electric Corp | 入力制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4956807A (en) | Watchdog timer | |
JPS6226557A (ja) | プログラマブルコントロ−ラ | |
JPS6110340A (ja) | プログラマブル制御装置の入力/出力装置に用いられる情報交換方法、入力/出力モジュール、およびモジュール用回路 | |
EP0464393A2 (en) | Signal processor | |
CN210608954U (zh) | 用于逆变器的控制电路 | |
JPH0273451A (ja) | 制御装置 | |
JPS60189037A (ja) | プログラマブルコントロ−ラの特殊ユニツト | |
JPH03191616A (ja) | カウンタ回路 | |
JPH03142632A (ja) | 初期値決定装置 | |
JPS6352687A (ja) | 位置検出器の状態検出方法 | |
KR960012308B1 (ko) | 통신장치에 있어서 시스템 유지 및 보수를 위한 제어회로 | |
JPH04123145A (ja) | マイクロコンピュータ | |
JPH0573360A (ja) | ウオツチドツグ・タイマ | |
JPH0527997A (ja) | マイクロコンピユータ | |
JPS57172410A (en) | State processor for sequence controller | |
JPS60124749A (ja) | コンピュ−タ自動リセット装置 | |
JPH0465781A (ja) | 入出力ポート制御回路 | |
JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
JPS61161550A (ja) | 計算機制御装置 | |
JPS59105109A (ja) | プログラマブルコントロ−ラの入出力ユニツト | |
JPH04112225A (ja) | 集積回路装置 | |
JPS61173695A (ja) | 電動機負荷の監視装置 | |
JPS63231633A (ja) | フオルト処理回路 | |
KR19980017428A (ko) | 휴대용 시스템의 전원점검회로 | |
JPS63288346A (ja) | 設備管理システム |