[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS62234337A - 半導体装置用フイルムキヤリア - Google Patents

半導体装置用フイルムキヤリア

Info

Publication number
JPS62234337A
JPS62234337A JP61077737A JP7773786A JPS62234337A JP S62234337 A JPS62234337 A JP S62234337A JP 61077737 A JP61077737 A JP 61077737A JP 7773786 A JP7773786 A JP 7773786A JP S62234337 A JPS62234337 A JP S62234337A
Authority
JP
Japan
Prior art keywords
film carrier
film
bonding
chip
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61077737A
Other languages
English (en)
Inventor
Hideaki Sato
英昭 里
Katsumi Suzuki
勝美 鈴木
Tetsuo Ishikawa
哲夫 石川
Ryozo Yamagishi
山岸 良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP61077737A priority Critical patent/JPS62234337A/ja
Publication of JPS62234337A publication Critical patent/JPS62234337A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業」二の利用分野〉 本発明は、マルチチップLSIやICカード等の製造に
通用することが好適な、長尺フィルムに半導体素子を連
続的に組み込んでゆく技術に係を錆密に行うことができ
る半導体装置用フィルムキャリアに関する。
〈従来の技術〉 半導体装f−の実装技術においては、一定水準以上の性
能を持つ製品を高速で量産するために、自動化が図られ
ている。
この自動化を目的として開発されたものの一つに、長尺
のスプロケットホール付きフィルムキャリアにワイヤレ
スボンディングにより半導体素子(以ドICチップとい
う)を連続的に組み込んでゆくフィルムキャリア方式か
ある。
このフィルムキャリア方式を第3図に基づいて説明する
。【Cチップ9上に形成された微小の電極10にフィル
ムキャリア上の対応するインナーリード6を、加熱され
たボンディングツール13により熱圧着し、インナーリ
ードボンディング(ギヤングボンディング)を行う。こ
の熱圧着操作は、ホンディングツール13の上下運動、
フィルムキャリア1の送り場よびICチップを夕11状
に配せることにより、連続的に行われる。
ここで、フィルムキャリアは1通常ポリイミド樹脂、ポ
リエステル樹脂等の可どう性の絶縁フィルム2にデバイ
スホール4やスプロケットホール3等の必要な貫通孔を
打ち抜きにより形成し、そのフィルムに銅箔を貼着し、
次いで該鋼箔にフォトレジストを塗布、乾燥し所定パタ
ーンのフォトマスクを通して露光し、現像して所定のパ
ターン形状のフォトレジスト層を形成した後、前記フォ
トレジシト層をマスクとしてエツチングを行い、所望の
銅箔パターンによるリードを形成する方法により製造さ
れる。
このようなフィルムキャリア方式によるインナーリード
ボンディングにおいては、ICチップ上の各電極lOに
対応するインナーリード6を正確な位置合せをしてボン
ディングする必要がある。
従来、フルオートインナーリードボンダにおけるボンデ
ィングの位置合せは、長尺フィルムキャリア1の両側端
に平行に形成されたフィルム送りのだめのスプロケット
ホール3により行われていた。すなわち、フィルム幅方
向は予め位置を設定しておき、フィルム走行方向14は
、スプロケットホールとこわにかみ込まれるギヤーの送
り量により制御して位置合せを行うものである。
しかるに、前述したように、インナーリード6をフォト
エツチングにより形成する工程と、スプロケットホール
3を打ち抜き開孔する工程とは別工程であるため、スプ
ロケットホール3に対するインナーリード6の形成位置
にズレを生じることがある。従って、スプロケットホー
ル3によりインナーボンディングの位置合せを行えば、
ICチップ9上の電JijlOと対応するインナーリー
ド6とのボンディング位置にもズレを生じ、接続の信頼
性、歩留りが低下するという決定がある。
〈発明が解決しようとする問題点〉 本発明の目的は、上述した従来技術の欠点を解消し、イ
ンナー、リードのボンディングにおいて、その位置合せ
を高精度で行うことができる半導体装置用フィルムキャ
リアを提供することにある。
く問題点を解決するための手段〉 このような目的は、以下の本発明よって達成される。
すなわち、本発明は、可どう性絶縁フィルム上に所望の
パターンの導体膜を貼着し、リードを形成してなる半導
体装置用フィルムキャリアにおいて、面記リードが形成
されていない前記絶縁フィルム七の任意の部分に、位置
決め用ガイドマークを形成してなることを特徴とする゛
詐導体装置用フィルムキャリアを提供するものである。
また、面記位置決め用ガイドマークは、前記導体膜の一
部であるのがよい。
以下、本発明の半導体装置用フィルムキャリアを添付図
面に示す好適実施例について詳細に説明する。
第1図は、本発明の半導体装置用フィルムキャリア1の
部分平面図である。同図に示すように、フィルムキャリ
ア1は、ポリイミド樹脂、ポリエチレン樹脂、ポリエス
テル樹脂、可どう性エボキを有する材料で構成されるフ
ィルム2上に所望のパターンの導体膜(以下、典型例と
して銅箔5につき説明する)が接着剤等により貼着され
ている。
フィルムキャリア1には、中央部付近にICチップ9を
マウントするためのデバイスホール4が形成されている
とともに、両側端に沿ってフィルム送りのギヤー(スプ
ロケット)がかみ込むためのスプロケットホール3が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第1図には、1個のICチップを装着する1単
位が部分的に示されている。
このフィルムキャリア1のデバイスホール4の周囲には
、銅箔5によるリードが互いに電気的に接続しないよう
に形成されており、各リードの先端のインナーリード6
は、フェイスアップで位置合せしてボンディングするこ
とがtきるようデバイスホール内に突出している。この
インナーリードeの先端が、第2図に示すようにICチ
ップ9なお、リードを形成する導体膜は純銅箔に限らず
、例えばCu−Zn合金、Cu−5昇合金等の銅系合金
の箔であってもよい。
また、導体膜の厚さも特に限定されない。
本発明のフィルムキャリア1は、フィルム2上の銅箔5
によるリードが形成されていない任意の部分に、好まし
くは銅箔で構成されるインナーリードボンディングの位
置決め用がイドマーク7を形成したことを特徴とする。
このガイドマーク7は、インナーリード6をICチップ
上の対応する各電極lOにボンディングする際の位置決
めの指標となる。
ガイドマーク7の形成位置は、銅箔5のリードと接触し
ない限り、フィルムキャリア1Fの任意の位置でよい。
そして、このガイドマーク7は、第1図に示すフィルム
キャリアの一単位毎に形成されているのがよい。
ガイドマーク7の形状は、第1図に示す例では上皇字形
であるが、これに限定されるものではなく、矩形1円形
、三角形等いかなる形状でもよい。また、ガイドマーク
の形成数は特に限定されないが、フィルムキャリアの1
#1i位に少なくとも1個形成するのが好ましい。
次に、本発明の半導体装置用フィルムキャリアの製造方
法の一例を説明する。
本発明のフィルムキャリア1は以下の手順により製造さ
れる。
■可どう性絶縁フィルム2に打ち抜きにより所定のデバ
イスホール4およびスプロケットホール3を開孔形成す
る。
■前記■のフィルムに銅箔を装着剤等により貼着する。
■該銅箔にフォトレジストを塗布、乾燥し、これに所定
パターンのフォトマスクを装着して露光、現像すること
により所定パターンのフすトレジスト層を形成する。こ
こでフォトレジスト層はリードとなる部分およびガイド
マーク7となる部分に形成する。
■前記■のフォトレジスト層をマスクとしてエツチング
を行い所望のパターンの銅箔5を得る。すなわち、フィ
ルム2上にリードおよびガイドマーク7が同時に形成さ
れる。
■水洗等により清浄化する。
このような製造方法において、ガイドマーク7の形成は
、フォトレジスト層のパターンを変更するだけでよく、
エツチングによりリードと同時に形成されるので、従来
のフィルムキャリアの製造方法に比ベニ程の付加がない
く作用〉 以下、本発明の半導体装置用フィルムキャリアの作用に
ついて簡C瞑に説明する。
本発明のフィルムキャリアによるICチップへのインナ
ーリードボンディングは、次のような手順にて行われる
■後述する方法にてインナーリード6のICチップ9上
の電極10へのボンディング位置を位置合せする。この
とき、ICチップホルダー12上には、ワックス層11
を介してICチップ9が列状に固定配置されており、ボ
ンデインの直Fに位置している。
■ボンディングを行うエリアにN2ガス等の不活性ガス
を放流しつつ、ボンディングツール13をF降させ、ボ
ンディングツール13にパルス電流を印加して加熱し、
ICチップ上の各電極10と対応するインナーリード°
6とを熱圧着する。
ここで、I C’チップ上の電極(Affiff上)上
には、通常Au、Cu、Pb/Sn等の延性が高く耐食
性のあるバンプ金属が形成されているので、インナーリ
ード6の密着性は良好である。またバンブ金属はインナ
ーリード6の先端のボンディング而に形成されていても
よい。
■ポンディングツール13を1昇させ、インナーリード
6かボンディングされたICチップ9は、ボンディング
時の熱によりワックスが溶融してICチップホルダー1
2から離脱し、次いでフィルムキャリア1が、フィルム
トラック8に・沿って矢印14の方向に一単位分だけ走
行すムキャリアlの両側端に沿って形成されているスプ
ロケットホール3により行われる。
一方、次のICチップ9に対し、ボンディングを行うた
めに、ICチップホルダー12か矢印15の方向に1チ
ップ分だけ走行して、次のICチップがボンディングツ
ール13の直下に位置する。
このような■〜■の工程が繰り返し実行され、フィルム
キャリア1へのICチップ9の装着か連続的、自動的に
行われる。
従来では、インナーリード6のボンディング位置の位置
合せは、スプロケットホール3により行っていたが、本
発明のフィルムキャリア1では、ガイドマーク7を指標
として行う。
つまり、インナーリード6とガイドマーク7は、1回の
エツチング工程により同時に形成され、かつ両者の位置
関係は固定的に決定されているため、ガイドマーク7を
所定位置に合わせれば、インナーリード6は必然的に正
確なボンディング位置に合致する。従って、ガイド7−
りを指標としてインナーリードボンデインクの位置合せ
を行えば高精度の位置合せが可能となる。
位置合せの具体的な方法としては、例えばセミオートイ
ンナーリードボンダを用いる場合には、オペレータかT
V画像を通して、ガイドマークの位置を目視により確認
し、これをICチップ側の所定位置に合致させて、ボン
ディング位置の正確な位置合せを行う。
また、フルオートインナーリードボンダを用いる場合に
は、ガイドマーク7の位置を機械的、電気的または光学
的に検出し、その情報をフィードバックしてフィルムキ
ャリアの移動量を制御し、ボンディング位置の正確な位
置合せを行う方法等が可能である。
〈実施例〉 (本発明例) 35μI厚の銅箔テープを27mm幅にスリットし35
mm幅のポリイミドフィルム(デバイスホール、スプロ
ケットホール付)に接着剤で貼り合せた後、第1図に示
す様な所定のリードおよび「+」字形のガイドマークの
銅箔パターンをフォトエツチング法により形成したフィ
ルムキャリア(全長50m)を作成した。
このフィルムキャリアに対し、ガイドマークを指標とし
てフルオートインナーリードボンダによりICチップへ
のインナーリードボンディングを行った。
(比較例)、 ガイドマークを形成しない以外は、本発明例と同様の方
法および銅箔パターンによるフィルムキャリアを作成し
た。
このフィルムキャリアに対し、スプロケットホールによ
る位置決めをしてインナーリードボンディングを行った
。本発明例および比較例のフィルムキャリアについて、
インナーリードボンディングの際の位置ズレの発生状況
を調べた。その結果を表1に示す。
なお、位置ズレの発生状況は、インナーリードボンディ
ングされたICチップ100個に対し、テストを行って
通電不良のものを不良品とし、100個中の不良品の数
を位置ズレ発生率として示した。
表        1 表1の結果から明らかなように、本発明のフィルムキャ
リアでは、インナーリードボンディングの際の位置合せ
を、かなりの高精度で行うことができる。
〈発明の効果〉 本発明の単導体装置用フィルムキャリアによれば、フィ
ルムトに位置決め用ガイドマークを設け、該マークを指
標としてインナーリードボンディングの位置合せを行う
ことにより、高精度な位置合せを行うことができる。
i、t−イノヘノキー11−k“→ぞNノ貴ゴ、−ノ/
//7+144にらηhが向上し、電気的接続の信頼性
が高まる。
また、本発明の半導体装置用フィルムキャリアにおいて
、位置決め用ガイドマークを導体膜の一部で構成する場
合、従来のフィルムキャリアの製造方法に比べ、フォト
レジストのパターンを変更するだけでよいため、製造工
程の付加がなく、容易に製造することができる。
【図面の簡単な説明】
第1図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。 第2図は、インナーリードボンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。 第3図は、半導体装置用フィルムキャリアを用いてIC
チップにインナーリードボンディングを行っている状態
を示す部分断面側面図である。 符号の説明 1・・・・半導体装置用フィルムキャリア、2・・・・
フィルム、 3・・・・スプロケットホール、 4・・・・デバイスホール、 5・・・・銅箔、 6・・・・インナーリード、 7・・・・位置決め用ガイドマーク、 8・・・・フィルムトラック、 9・・・・ICチップ、 10・・・・電極、 11・・・・ワックス層、 12・・・・tCチップホルダー、 13・・・・ボンディングツール、

Claims (2)

    【特許請求の範囲】
  1. (1)可とう性絶縁フィルム上に所望のパターンの導体
    膜を貼着し、リードを形成してなる半導体装置用フィル
    ムキャリアにおいて、 前記リードが形成されていない前記絶縁フィルム上の任
    意の部分に、位置決め用ガイドマークを形成してなるこ
    とを特徴とする半導体装置用フィルムキャリア。
  2. (2)前記位置決め用ガイドマークは、前記導体膜の一
    部である特許請求の範囲第1項に記載の半導体装置用フ
    ィルムキャリア。
JP61077737A 1986-04-04 1986-04-04 半導体装置用フイルムキヤリア Pending JPS62234337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61077737A JPS62234337A (ja) 1986-04-04 1986-04-04 半導体装置用フイルムキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61077737A JPS62234337A (ja) 1986-04-04 1986-04-04 半導体装置用フイルムキヤリア

Publications (1)

Publication Number Publication Date
JPS62234337A true JPS62234337A (ja) 1987-10-14

Family

ID=13642219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61077737A Pending JPS62234337A (ja) 1986-04-04 1986-04-04 半導体装置用フイルムキヤリア

Country Status (1)

Country Link
JP (1) JPS62234337A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193138A (ja) * 1987-10-05 1989-04-12 Fujitsu Ltd Ic支持フィルムとそれを塔載したキャリア
NL9200722A (nl) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp Leidgestel.
US6040093A (en) * 1996-06-25 2000-03-21 Seiko Epson Corporation Method and transferring conductor patterns to a film carrier, and masks and film carriers to be used therefor
EP1235267A1 (en) * 2000-09-12 2002-08-28 Mitsui Mining & Smelting Co., Ltd. Two-metal tab tape, double-sided csp tape, bga tape, and method for manufacturing the same
JP2008047926A (ja) * 2007-08-24 2008-02-28 Nitto Denko Corp ダイシング・ダイボンドフィルム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237768A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Substrate having positioning marks
JPS5834952A (ja) * 1981-08-26 1983-03-01 Nec Corp 半導体装置用テ−プキヤリア

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237768A (en) * 1975-09-19 1977-03-23 Seiko Instr & Electronics Ltd Substrate having positioning marks
JPS5834952A (ja) * 1981-08-26 1983-03-01 Nec Corp 半導体装置用テ−プキヤリア

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193138A (ja) * 1987-10-05 1989-04-12 Fujitsu Ltd Ic支持フィルムとそれを塔載したキャリア
JPH0628273B2 (ja) * 1987-10-05 1994-04-13 富士通株式会社 Ic支持フィルムとそれを塔載したキャリア
NL9200722A (nl) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp Leidgestel.
US6040093A (en) * 1996-06-25 2000-03-21 Seiko Epson Corporation Method and transferring conductor patterns to a film carrier, and masks and film carriers to be used therefor
EP1235267A1 (en) * 2000-09-12 2002-08-28 Mitsui Mining & Smelting Co., Ltd. Two-metal tab tape, double-sided csp tape, bga tape, and method for manufacturing the same
EP1235267A4 (en) * 2000-09-12 2005-03-09 Mitsui Mining & Smelting Co TWO-METAL TAB BAND, DOUBLE-SIDED CSP BAND, BGA BAND AND THEIR MANUFACTURING METHODS
JP2008047926A (ja) * 2007-08-24 2008-02-28 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP4618738B2 (ja) * 2007-08-24 2011-01-26 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体チップの固定方法

Similar Documents

Publication Publication Date Title
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US6329222B1 (en) Interconnect for packaging semiconductor dice and fabricating BGA packages
US4259436A (en) Method of making a take-carrier for manufacturing IC elements
EP0117348B1 (en) Bonding leads to semiconductor devices
EP0482940B1 (en) Method of forming an electrical connection for an integrated circuit
JPS62234337A (ja) 半導体装置用フイルムキヤリア
JP2631665B2 (ja) 積層半導体装置の製造方法
KR100276585B1 (ko) 캐리어 프레임에 테이프 비지에이 기판을 자동접착하는 방법
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP3021508B2 (ja) 導電突起の形成方法
JP2867547B2 (ja) 導電突起の形成方法
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JPH09181491A (ja) 半導体装置の実装方法及び実装構造
JP2553615B2 (ja) フィルムキャリア
JPS6359595A (ja) 携帯可能媒体における実装方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JP3021509B2 (ja) 導電突起の形成方法
JPH06216135A (ja) バンプ形成方法
JPS58165335A (ja) テ−プキヤリア方式による半導体装置の製造方法及びその製造装置
JPH04249333A (ja) Tab用テープキャリア
JP2731292B2 (ja) 搬送テープ及びその製造方法
JPH0722469A (ja) Tab用テープキャリア
JPH01155632A (ja) テープキャリア式半導体装置
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法