JPS62213120A - コンタクト電極形成法 - Google Patents
コンタクト電極形成法Info
- Publication number
- JPS62213120A JPS62213120A JP5543686A JP5543686A JPS62213120A JP S62213120 A JPS62213120 A JP S62213120A JP 5543686 A JP5543686 A JP 5543686A JP 5543686 A JP5543686 A JP 5543686A JP S62213120 A JPS62213120 A JP S62213120A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- hole
- silicide
- layer
- contact electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 23
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 150000001805 chlorine compounds Chemical class 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000005240 physical vapour deposition Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 229910004738 SiO1 Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
コンタクトホール開口後、孔壁に高融点金属或いはその
シリサイド（以下、シリサイドで代表）を被着し、例え
ばｆｉ！である配線層を被着する。孔底付近でＡＩの被
覆性が十分でない点はシリサイド層が存在することで補
われる。形成されたコンタクト電極は第１図の如き形状
で、ｌはＳｉ基板、２は５ｉＯｔ、３はＡＩＮ、４はシ
リサイドである。
シリサイド（以下、シリサイドで代表）を被着し、例え
ばｆｉ！である配線層を被着する。孔底付近でＡＩの被
覆性が十分でない点はシリサイド層が存在することで補
われる。形成されたコンタクト電極は第１図の如き形状
で、ｌはＳｉ基板、２は５ｉＯｔ、３はＡＩＮ、４はシ
リサイドである。
本発明は半導体集積回路等のコンタクト電極の形成に関
わり、特に、微細なコンタクトホールに接続の良好なコ
ンタクト電極を形成する方法に関ね墨。
わり、特に、微細なコンタクトホールに接続の良好なコ
ンタクト電極を形成する方法に関ね墨。
近年、集積回路装置の高集積化、パターンの微細化が進
み、コンタクトホールも微小なものになったため、コン
タクト電極の形成に困難が生じている。即ち、コンタク
トの形成や配線パターン形成に通常利用されるＡ７−３
ｉ合金やＡＩ単体のスパッタリング層は被覆性が劣る
ので、コンタクトホールの口径が小になるとホール内部
で堆積層が不連続になったり、極端な場合にはホール内
に堆積しないといった不都合が起こっている。
み、コンタクトホールも微小なものになったため、コン
タクト電極の形成に困難が生じている。即ち、コンタク
トの形成や配線パターン形成に通常利用されるＡ７−３
ｉ合金やＡＩ単体のスパッタリング層は被覆性が劣る
ので、コンタクトホールの口径が小になるとホール内部
で堆積層が不連続になったり、極端な場合にはホール内
に堆積しないといった不都合が起こっている。
これに対処すべく、導電体材料でコンタクトホールを充
填したのち配線層を被着形成する、或いはコンタクトホ
ールの形状を漏斗型にして被覆性を改善する等、様々な
改善策が講じられているが、いづれも工程数の増加を伴
い、製造コスト上昇の一因となっている。
填したのち配線層を被着形成する、或いはコンタクトホ
ールの形状を漏斗型にして被覆性を改善する等、様々な
改善策が講じられているが、いづれも工程数の増加を伴
い、製造コスト上昇の一因となっている。
従って工程数増加の無い、或いは僅かな増加の、微小コ
ンタクト電極の形成法が開発されれば、集積回路の製造
に責するところ大である。
ンタクト電極の形成法が開発されれば、集積回路の製造
に責するところ大である。
コンタクトホール内部の被覆性に対し特別な配慮がなさ
れない場合、コンタクト電極は第３図の如き形状に形成
される。
れない場合、コンタクト電極は第３図の如き形状に形成
される。
即ち、Ｓｉ基板ｌを絶縁材であるＳ ｉ Ｏｚ層２が被
覆し、コンタクト電極を形成すべき位置にコンタクトホ
ールが開口され、Ａ７皮膜３がスパッタリングによって
被着形成されている。
覆し、コンタクト電極を形成すべき位置にコンタクトホ
ールが開口され、Ａ７皮膜３がスパッタリングによって
被着形成されている。
このようなコンタクト電極では、ＡｌｆｌｆＪの被覆性
が悪いことから、図の矢印の箇所のＡ７ｊ！が薄（なり
、極端な場合には孔底のＡＩとＳｔｏｗ層上のＡＩとが
不連続になっ°て、電極が形成されないことが起こる。
が悪いことから、図の矢印の箇所のＡ７ｊ！が薄（なり
、極端な場合には孔底のＡＩとＳｔｏｗ層上のＡＩとが
不連続になっ°て、電極が形成されないことが起こる。
更に、口径が小であると底面にＡＩが堆積せず、コンタ
クトがとれないこともある。
クトがとれないこともある。
また、ＡＩを直接ＳｔにコンタクトさせるとＳｉの吸い
上げが起こるので、これを防止するためＡＩに代えてＡ
Ｉ −３ｉ合金を使用することも行われているが、この
変更では被覆性が改善されることはない０反対に合金中
の過剰Ｓｉがコンタクト部分で析出し、これがＡＩを含
むｐ型であるため、コンタクト抵抗の増加をもたらす、
この現象はＳｆの固相成長と呼ばれている。
上げが起こるので、これを防止するためＡＩに代えてＡ
Ｉ −３ｉ合金を使用することも行われているが、この
変更では被覆性が改善されることはない０反対に合金中
の過剰Ｓｉがコンタクト部分で析出し、これがＡＩを含
むｐ型であるため、コンタクト抵抗の増加をもたらす、
この現象はＳｆの固相成長と呼ばれている。
コンタクトホールを導電体で充填する技術には、例えば
タングステンの選択成長を利用するものがあり、これは
ホール底部にＳｉ面が露出していることを利用して、そ
の上に優先的にタングステンを堆積するもので、断線防
止には有効であるが、工程数の増加を伴うばかりでなく
、処理時間が長いことも難点である。
タングステンの選択成長を利用するものがあり、これは
ホール底部にＳｉ面が露出していることを利用して、そ
の上に優先的にタングステンを堆積するもので、断線防
止には有効であるが、工程数の増加を伴うばかりでなく
、処理時間が長いことも難点である。
コンタクトホールを漏斗型に形成するには等方性エツチ
ングと異方性エツチングを組み合わせて処理することが
必要であり、当然のことながら工程数が増加する。ホー
ルの断面形状をより好ましいものにするための処理を伴
えば、更に大幅な増加となる。また、コンタクトホール
のサイズも大きくなる。
ングと異方性エツチングを組み合わせて処理することが
必要であり、当然のことながら工程数が増加する。ホー
ルの断面形状をより好ましいものにするための処理を伴
えば、更に大幅な増加となる。また、コンタクトホール
のサイズも大きくなる。
本発明の目的はコンタクト電極体と配線層をＡＩのバン
タリングで形成する場合にも、断線のおそれがなく、且
つ工程数増加の僅かなコンタクト電極の形成方法を提供
することである。
タリングで形成する場合にも、断線のおそれがなく、且
つ工程数増加の僅かなコンタクト電極の形成方法を提供
することである。
上記の目的は特許請求の範囲の項に記された本発明の方
法によって達成されるが、後出の第２図及び実施例に従
って発明を要約すると、Ｓｉ基板１上のＳ ｉ Ｏｚ層
２にコンタクトホール５を穿孔し′、孔壁に高融点金属
のシリサイド４を選択的に被着してＡＺ膜３をスパッタ
リングで堆積するものである。
法によって達成されるが、後出の第２図及び実施例に従
って発明を要約すると、Ｓｉ基板１上のＳ ｉ Ｏｚ層
２にコンタクトホール５を穿孔し′、孔壁に高融点金属
のシリサイド４を選択的に被着してＡＺ膜３をスパッタ
リングで堆積するものである。
コンタクトホール側壁の高融点金属或いはそのシリサイ
ドは底面に接して存在するため、ホール内に堆積するＡ
１層に薄い部分が生じても、更には最悪の場合不連続部
が出来しても、この高融点金属或いはそのシリサイド層
の厚みだけの導電体は存在することになり、またＳｉと
のコンタクトもシリサイド層によるものが確保されてい
る。
ドは底面に接して存在するため、ホール内に堆積するＡ
１層に薄い部分が生じても、更には最悪の場合不連続部
が出来しても、この高融点金属或いはそのシリサイド層
の厚みだけの導電体は存在することになり、またＳｉと
のコンタクトもシリサイド層によるものが確保されてい
る。
第１図は本発明によって形成されたコンタクト電極の形
状を示す模式断面図であり、第２図（ａｌ〜ｃ山は本発
明の工程を示す模式断面図である。第１図のコンタクト
電極の特徴は製造工程の説明によって明らかになるので
、以下、第２図を参照しながら本発明を説明する。
状を示す模式断面図であり、第２図（ａｌ〜ｃ山は本発
明の工程を示す模式断面図である。第１図のコンタクト
電極の特徴は製造工程の説明によって明らかになるので
、以下、第２図を参照しながら本発明を説明する。
（８１図では、ＳＬ基板ｌの表面にＣＶＤ法によって約
１μｍの厚さのＳ ｉ Ｏ１層２が堆積されており、コ
ンタクト電極形成位置にコンタクトホール５が開けられ
ている。
１μｍの厚さのＳ ｉ Ｏ１層２が堆積されており、コ
ンタクト電極形成位置にコンタクトホール５が開けられ
ている。
次いで（ｂ１図に示すように、ＣＶＤ法或いはＰｖＤ法
によってシリサイド１１４を堆積する。このシリサイド
はＭｏ、Ｗ等の高融点金属のシリサイドであるが、高融
点金属の単体或いは合金であってもよい、ＣＶＤ法によ
る場合は、減圧ＣＶＤのように被覆性の良い方法による
のが望ましい。
によってシリサイド１１４を堆積する。このシリサイド
はＭｏ、Ｗ等の高融点金属のシリサイドであるが、高融
点金属の単体或いは合金であってもよい、ＣＶＤ法によ
る場合は、減圧ＣＶＤのように被覆性の良い方法による
のが望ましい。
この状態のＳｔ基板面に塩素系ガス雰囲気でＲＩＢ処理
を施し、（０１図に示すようにホールの側壁にシリサイ
ド４が残された状態とする。ＲＩＢは異方性で、基板に
垂直な方向にのみエツチングが進行するので、垂直方向
の厚さが大である部分が残され、図のような形になる。
を施し、（０１図に示すようにホールの側壁にシリサイ
ド４が残された状態とする。ＲＩＢは異方性で、基板に
垂直な方向にのみエツチングが進行するので、垂直方向
の厚さが大である部分が残され、図のような形になる。
このＲＩＥ工程は、素子の形成に不都合な部分のシリサ
イドを基板表面から除去するために行うので、孔壁以外
の部分、例えば孔底、にシリサイドが残留していても差
し支えない、また、ＲＩＢ処理によってシリサイドの肩
の部分が丸められるが、これは次の工程でＡＩの被覆性
を改善するのに役立つ。
イドを基板表面から除去するために行うので、孔壁以外
の部分、例えば孔底、にシリサイドが残留していても差
し支えない、また、ＲＩＢ処理によってシリサイドの肩
の部分が丸められるが、これは次の工程でＡＩの被覆性
を改善するのに役立つ。
以上の工程を終えた後、配線層である厚さ約１μｍのＡ
１層３をスパッタリングにより形成する。
１層３をスパッタリングにより形成する。
この材料はＡＩ −３ｉ合金であっても良い、この状態
がｆｄ１図に示されており、咳図は第１図と同内容であ
る。
がｆｄ１図に示されており、咳図は第１図と同内容であ
る。
ＡＩのスパッタリングによってコンタクト電極を形成す
る際に問題となる被覆性の悪さは、本発明ではシリサイ
ド層の存在によって補われている。
る際に問題となる被覆性の悪さは、本発明ではシリサイ
ド層の存在によって補われている。
即ち、第３図で指摘されたＡＩの薄化は本発明でも同様
に発生するが、Ａ１層に並列にシリサイド層が存在する
ので、仮令この部分でＡ１層が不連続になっても電気的
接続は残り、集積回路を不良品とすることはない、さら
にＳｔ基板とのコンタクトでは、シリサイドによるオー
ミックコンタクトが形成されているので、コンタクトが
とれないという事態は生じない。
に発生するが、Ａ１層に並列にシリサイド層が存在する
ので、仮令この部分でＡ１層が不連続になっても電気的
接続は残り、集積回路を不良品とすることはない、さら
にＳｔ基板とのコンタクトでは、シリサイドによるオー
ミックコンタクトが形成されているので、コンタクトが
とれないという事態は生じない。
Ｓｔの固相成長についても、ＡＩを使用する場合は問題
ないが、ＡＩ −３ｉ合金を使用する場合にも、シリサ
イドが存在するためＳｔの析出は起こり難くなっている
。
ないが、ＡＩ −３ｉ合金を使用する場合にも、シリサ
イドが存在するためＳｔの析出は起こり難くなっている
。
本発明の方法では、工程数の増加はコンタクトホール充
填法やコンタクトホール整形法に比べて僅かである。
填法やコンタクトホール整形法に比べて僅かである。
以上説明したように、本発明によれば、工程数を僅かに
増加するだけで良好なコンタクト電極が形成され、断線
やコンタクト抵抗の増大といった問題は解決される。
増加するだけで良好なコンタクト電極が形成され、断線
やコンタクト抵抗の増大といった問題は解決される。
第１図は本発明によって形成されたコンタクト電極の形
状を示す模式断面図、 第２図１ａ）〜（ｄ）は本発明の工程を示す模式断面図
、第３図は従来技術によって形成されたコンタクト電極
の形状を示す模式断面図である。 図において、 １はＳｉ基ヰ反、 ２は５ｉＯｚ。 ３はＡ１層、 ４はシリサイド、 ５はコンタクトホールである。 ４シリすイド ４ 」蔓会５Ｂ月（二Ｊうマイ彰Ａ、＝ｓｒｚコ叡７ト嘗卦
昼の七月趙水イオ夏式断面図 第 １ 図 電極の彬しε示イ繰式断面図 第３図 法治＜−Ｂ目／）］−末ｔ゛ε咥ｂりイ自゛１ヴｂ図第
２ 図
状を示す模式断面図、 第２図１ａ）〜（ｄ）は本発明の工程を示す模式断面図
、第３図は従来技術によって形成されたコンタクト電極
の形状を示す模式断面図である。 図において、 １はＳｉ基ヰ反、 ２は５ｉＯｚ。 ３はＡ１層、 ４はシリサイド、 ５はコンタクトホールである。 ４シリすイド ４ 」蔓会５Ｂ月（二Ｊうマイ彰Ａ、＝ｓｒｚコ叡７ト嘗卦
昼の七月趙水イオ夏式断面図 第 １ 図 電極の彬しε示イ繰式断面図 第３図 法治＜−Ｂ目／）］−末ｔ゛ε咥ｂりイ自゛１ヴｂ図第
２ 図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）を被覆する絶縁材料層（２）にコンタ
クトホール（５）を穿孔し、 該コンタクトホール（５）の側壁に高融点金属或いはそ
のシリサイド（４）を被着した後、 前記半導体基板表面に導電体皮膜（３）を被着形成する
ことを特徴とするコンタクト電極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5543686A JPS62213120A (ja) | 1986-03-13 | 1986-03-13 | コンタクト電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5543686A JPS62213120A (ja) | 1986-03-13 | 1986-03-13 | コンタクト電極形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62213120A true JPS62213120A (ja) | 1987-09-19 |
Family
ID=12998542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5543686A Pending JPS62213120A (ja) | 1986-03-13 | 1986-03-13 | コンタクト電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62213120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962061A (en) * | 1988-02-12 | 1990-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a multilayer wiring structure employing metal fillets at step portions |
| JPH03151638A (ja) * | 1989-11-08 | 1991-06-27 | Nissan Motor Co Ltd | 半導体集積回路の製造方法 |
-
1986
- 1986-03-13 JP JP5543686A patent/JPS62213120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962061A (en) * | 1988-02-12 | 1990-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing a multilayer wiring structure employing metal fillets at step portions |
| JPH03151638A (ja) * | 1989-11-08 | 1991-06-27 | Nissan Motor Co Ltd | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US8247905B2 (en) | Formation of vertical devices by electroplating | |
| TW200405514A (en) | A capacitor for a semiconductor device and method for fabrication therefor | |
| US4751198A (en) | Process for making contacts and interconnections using direct-reacted silicide | |
| KR950010858B1 (ko) | 반도체 소자의 금속콘택 형성방법 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| US20010036734A1 (en) | Method of formation of conductive lines on integrated circuits | |
| CN1233846A (zh) | 半导体元件避免钨插塞损失阻挡层的制造方法 | |
| JPS62213120A (ja) | コンタクト電極形成法 | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS63237441A (ja) | 半導体装置 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH0338041A (ja) | 半導体装置の製造方法 | |
| JPS641055B2 (ja) | ||
| JPS628542A (ja) | 半導体装置の製造方法 | |
| JPH1065005A (ja) | 半導体素子のプラグ形成方法 | |
| JPH03148129A (ja) | 半導体装置 | |
| JPS61124128A (ja) | 半導体装置の製造方法 |