JPS6220886Y2 - - Google Patents
Info
- Publication number
- JPS6220886Y2 JPS6220886Y2 JP1979064218U JP6421879U JPS6220886Y2 JP S6220886 Y2 JPS6220886 Y2 JP S6220886Y2 JP 1979064218 U JP1979064218 U JP 1979064218U JP 6421879 U JP6421879 U JP 6421879U JP S6220886 Y2 JPS6220886 Y2 JP S6220886Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- common
- emitter
- external terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000284 extract Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】
本考案はビデオテープレコーダのヘツドアンプ
用集積回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit for a head amplifier of a video tape recorder.
ビデオテープレコーダのヘツドアンプをIC化
する場合の問題点は、入力インピーダンスをいか
に高く設計するかと、アンプノイズをいかに低く
抑えるかの2点に絞られる。しかし、入力インピ
ーダンスとアンノイズとは両立せず、使用するビ
デオヘツドのインダクタンスに対して最適設計す
るのが普通である。したがつて、従来のビデオヘ
ツド用ICでは特定インダクタンスのヘツドに対
しては良好な特性を確保できるが、インダクタン
スの異なるヘツドに対しては後で述べるピーキン
グ特性が取れないか、あるいはアンプの雑音指数
NFが満足できる値を確保できないという問題点
を持つていた。 The problems when converting the head amplifier of a video tape recorder into an IC are narrowed down to two points: how to design the input impedance to be high and how to keep the amplifier noise low. However, input impedance and noise reduction are not compatible with each other, and the design is usually optimized for the inductance of the video head used. Therefore, conventional video head ICs can ensure good characteristics for heads with a specific inductance, but for heads with different inductances, the peaking characteristics described later may not be achieved, or the noise figure of the amplifier may be poor.
The problem was that it was not possible to secure a satisfactory value for NF.
以下に図面を用いて従来の問題点を詳しく説明
する。第1図に従来のICを用いたVHS方式カラ
ービデオテープレコーダのプリアンプ回路を示
す。このヘツドアンプの特殊性は入力信号が0.1
〜7MHzと極めて広帯域であることと、入力レベ
ルが0.5mVpp程度と微弱なことである。したが
つて初段アンプとしては、0.1MHz〜7MHzの全て
の帯域に対して良好なNFを持つ必要がある。一
方、信号源インピーダンスはほぼビデオヘツドの
インピーダンスにより決定されるインダクタンス
が主体のものとなる。 The conventional problems will be explained in detail below using the drawings. Figure 1 shows a preamplifier circuit for a VHS color video tape recorder using a conventional IC. The special feature of this head amplifier is that the input signal is 0.1
It has an extremely wide band of ~7MHz, and the input level is weak at about 0.5mVpp. Therefore, the first stage amplifier needs to have good NF over the entire band from 0.1MHz to 7MHz. On the other hand, the signal source impedance is mainly determined by the inductance determined by the impedance of the video head.
アンプのNFを改善する従来技術として、第1
図に示すようなトリマコンデンサ3を用いたピー
キング回路を用いるのが普通であり、この場合の
信号源抵抗は第2図のようになる。即ち、VHS
方式の場合、ヘツド共振を約4.5MHz(FMキヤリ
アの最高周波数)に取るので、信号源抵抗
(Rg)は共振周波数で最大となり、共振周波数か
らずれるほど低い値となる。この値は、たとえば
最大値が0.5〜1KΩ、1MHz以下では5〜10Ω程度
となる。信号源インピーダンスが1KΩ以下とい
う範囲においてはアンプのNFは次式となる。 The first conventional technology for improving amplifier NF is
It is common to use a peaking circuit using a trimmer capacitor 3 as shown in the figure, and the signal source resistance in this case is as shown in FIG. That is, VHS
In the case of this method, the head resonance is set at approximately 4.5 MHz (the highest frequency of the FM carrier), so the signal source resistance (Rg) reaches its maximum at the resonant frequency and decreases as it deviates from the resonant frequency. This value is, for example, a maximum value of 0.5 to 1KΩ, and a value of 5 to 10Ω below 1MHz. In the range where the signal source impedance is 1KΩ or less, the NF of the amplifier is as follows.
γ′bb……初段トランジスタのベース拡がり抵
抗(Ω)
Rg ……信号源抵抗(Ω)
Ie ……初段トランジスタのエミツタ電流
(mA)
したがつて、Rgが小さいところでNFを改善し
ようとするとγ′bbを小さくし、エミツタ電流Ie
を増す必要がある。γ′bbを小さくすることは初
段トランジスタのエミツタとベース対向長を長く
することになり、その結果エミツタ、ベース間容
量Cbeが増大する。またIeとCbeは比例関係にあ
り、Ieを増すこともCbeの増加となる。このよう
に、低い信号源抵抗に対してノイズマツチングさ
せようとするとICの入力容量が増し、インダク
タンスの大きいビデオヘツドに対しては前述のヘ
ツドピーキングを行うことができないという問題
を発生している。即ち、入力容量が大きすぎて、
共振周波数が所望の値にならないということであ
る。 γ'bb...Base spread resistance of the first stage transistor (Ω) Rg...Signal source resistance (Ω) Ie...Emitter current of the first stage transistor (mA) Therefore, when trying to improve NF when Rg is small, γ' By reducing bb, the emitter current Ie
It is necessary to increase Reducing γ′bb increases the emitter-base facing length of the first-stage transistor, and as a result, the emitter-base capacitance Cbe increases. Furthermore, Ie and Cbe are in a proportional relationship, and increasing Ie also increases Cbe. In this way, when noise matching is attempted for a low signal source resistance, the input capacitance of the IC increases, creating the problem that the aforementioned head peaking cannot be performed for video heads with large inductance. . In other words, the input capacitance is too large,
This means that the resonant frequency does not reach the desired value.
このため、従来では低インダクタンスヘツド用
と高インダクタンス用と夫々に別々のICを開発
しなければならないという不都合を生じていた。
また、NTSC方式とPAL方式ではFMキヤリアの
最高周波数が異なり、したがつて同一のヘツド、
同一のICではピーキング特性が取れないという
問題を持つている。 For this reason, in the past, there was an inconvenience in that separate ICs had to be developed for low inductance heads and for high inductance heads.
Also, the maximum frequency of the FM carrier differs between the NTSC system and the PAL system, so the same head
The problem is that peaking characteristics cannot be achieved with the same IC.
本考案の目的は上記した従来の問題点をなく
し、NTSC方式、PAL方式に関係なく広い範囲の
インダクタンス値のビデオヘツドと接続可能なビ
デオヘツドアンプ用集積回路を提供することにあ
る。 The object of the present invention is to eliminate the above-mentioned conventional problems and to provide an integrated circuit for a video head amplifier that can be connected to video heads having a wide range of inductance values, regardless of the NTSC or PAL format.
本考案は初段増幅器専用の電源端子を設け、集
積回路の周辺回路定数で初段トランジスタのエミ
ツタ電流を制御できるようにし、これにより、入
力容量を使用ビデオヘツドのインダクタンス値に
合わせることができるようにしたものである。 This invention provides a dedicated power supply terminal for the first-stage amplifier, allowing the emitter current of the first-stage transistor to be controlled by the peripheral circuit constants of the integrated circuit, thereby making it possible to match the input capacitance to the inductance value of the video head used. It is something.
第3図は本考案による集積回路をビデオテープ
レコーダに用いた一実施例の要部回路図である。 FIG. 3 is a circuit diagram of a main part of an embodiment in which the integrated circuit according to the present invention is used in a video tape recorder.
第3図において、1はビデオヘツド、2は巻線
比1:2のロータリトランス、3はヘツドピーキ
ング用トリマコンデンサ、4は本考案による集積
回路である。今ヘツドインダクタンス2μHとし
てこれをNTSC方式のVHS方式のビデオテープレ
コーダに用いる場合について述べる。この場合
FMキヤリアの最高周波数は4.4MHzであり、ヘツ
ド共振周波数を4.5MHzとすると共振容量は約
160pFとなる。トリマコンデンサ3の調整マージ
ン、浮遊容量を考慮すると、集積回路4の入力容
量は50pF程度が望ましい。したがつて入力容量
が50pF程度になるように初段トランジスタQ1の
エミツタ電流とトランジスタサイズとを決める。 In FIG. 3, 1 is a video head, 2 is a rotary transformer with a winding ratio of 1:2, 3 is a trimmer capacitor for head peaking, and 4 is an integrated circuit according to the present invention. Now, we will discuss the case where the head inductance is 2 μH and it is used in an NTSC VHS video tape recorder. in this case
The maximum frequency of the FM carrier is 4.4MHz, and if the head resonance frequency is 4.5MHz, the resonance capacity is approximately
It becomes 160pF. Considering the adjustment margin and stray capacitance of the trimmer capacitor 3, the input capacitance of the integrated circuit 4 is preferably about 50 pF. Therefore, the emitter current and transistor size of the first stage transistor Q1 are determined so that the input capacitance is approximately 50 pF.
入力容量一定でNFを改善するにはトランジス
タサイズを増し、エミツタ電流を減らすことにな
る。即ち、現状におけるγ′bb,Ieはγ′bb=40
Ω、Ie=1.3mAであり、これのサイズを2倍にし
て、γ′bb=20Ω、Ie=0.65mAとすれば入力容量
はほぼ等しくなる。この場合、アンプの等価雑音
抵抗Rnは現状、Rn=40+26/2×1.3=50Ω、γ′
bb=
15Ω、Ie=0.65mAのものがRn=20+20=40Ωと
改善される。このように、ヘツド共振の最も低い
条件で共振条件を満足するようγ′bb,Ieを最適
化し、ヘツドインダクタンスの高いものや、
PAL方式のように共振周波数を5.0MHzと高くす
る必要があるものに対してはIeを減らして共振条
件を満足させればよい。第3図において、トラン
ジスタQ1,Q2がカスコード形式の初段増幅器を
構成し、トランジスタQ5,Q6が差動形式の次段
増幅器を、トランジスタQ3,Q4、端子10がト
ランジスタQ5,Q6の入力直流電位を一定化する
ための直流帰還回路を構成している。 To improve NF while keeping the input capacitance constant, increase the transistor size and reduce the emitter current. That is, the current γ′bb,Ie is γ′bb=40
Ω, Ie = 1.3mA, and if this size is doubled to make γ'bb = 20Ω and Ie = 0.65mA, the input capacitances will be approximately equal. In this case, the equivalent noise resistance Rn of the amplifier is currently Rn = 40 + 26/2 x 1.3 = 50Ω, γ'
The one with bb = 15Ω and Ie = 0.65mA is improved to Rn = 20 + 20 = 40Ω. In this way, γ′bb, Ie are optimized to satisfy the resonance condition under the lowest head resonance condition, and the head inductance is high.
For systems that require a high resonance frequency of 5.0MHz, such as the PAL system, it is sufficient to reduce Ie to satisfy the resonance conditions. In FIG. 3, transistors Q 1 and Q 2 constitute a cascode-type first-stage amplifier, transistors Q 5 and Q 6 constitute a differential-type second-stage amplifier, transistors Q 3 and Q 4 , and terminal 10 constitute a transistor Q 5 . , constitutes a DC feedback circuit to stabilize the input DC potential of Q6 .
端子6は初段増幅器のコレクタ電流を供給する
第1の外部端子、端子7は次段増幅器のコレクタ
電流を供給する第2の外部端子である。第1の外
部端子6には電源から抵抗9、コンデンサ8から
成るフイルタを通して電流が供給される。したが
つて、使用ヘツドのインダクタンスが大きくなれ
ば、抵抗9の抵抗値を増して、トランジスタ
Q1,Q2に流れる電流を減らす。第3図におい
て、トランジスタQ3,Q4,Q5のコレクタを端子
7に接続しているが、端子6に接続しても何ら問
題はない。ただしトランジスタQ6のコレクタは
端子7に接続する必要がある。これはダイナミツ
クレンジを確保する上で必要となる。第3図にお
ける直流帰還回路はトランジスタQ2のコレクタ
電位を一定値とするよう働くので、外付け抵抗9
の値を大きくして端子6の直流電位を下げてもト
ランジスタQ2のコレクタ電位はほとんど変ら
ず、トランジスタQ5,Q6の次段アンプのダイナ
ミツクレンジも全く劣化しない。 Terminal 6 is a first external terminal that supplies the collector current of the first stage amplifier, and terminal 7 is a second external terminal that supplies the collector current of the next stage amplifier. A current is supplied to the first external terminal 6 from a power source through a filter consisting of a resistor 9 and a capacitor 8. Therefore, if the inductance of the head used increases, the resistance value of resistor 9 will be increased and the transistor
Reduce the current flowing through Q 1 and Q 2 . In FIG. 3, the collectors of transistors Q 3 , Q 4 , and Q 5 are connected to terminal 7, but there will be no problem if they are connected to terminal 6. However, the collector of transistor Q6 must be connected to terminal 7. This is necessary to ensure dynamic cleansing. The DC feedback circuit in Figure 3 works to keep the collector potential of transistor Q2 at a constant value, so the external resistor 9
Even if the DC potential of terminal 6 is lowered by increasing the value of , the collector potential of transistor Q 2 hardly changes, and the dynamic range of the amplifier in the next stage of transistors Q 5 and Q 6 does not deteriorate at all.
本考案を用いることで、集積回路の外部端子お
よび周辺部品を増すことなく、幅広いインダクタ
ンス値を持つビデオヘツドと接続可能なビデオヘ
ツドアンプ用集積回路を実現できる。すなわち、
第3図に示した本考案の実施例における外部端子
6、コンデンサ8、抵抗9は高利得アンプ安定化
のために元々必要なものであり、従来の集積回路
にも用いられているものである。また、図の説明
においては、外部端子7は本考案のみに必要であ
るように書いたが、従来の集積回路においてもヘ
ツドアンプ以外の機能のために電源電圧Vcc用外
部端子は当然必要となるものである。ビデオテー
プレコーダのヘツドアンプ用集積回路としては、
ヘツドアンプだけでなくチヤンネルスイツチアン
プやAGC、ドロツプアウト補償回路などをワン
チツプ化するのが普通であり、これらの機能のた
めに電源電圧Vccが必要となるので、このための
端子は増加することにはならない。 By using the present invention, it is possible to realize an integrated circuit for a video head amplifier that can be connected to video heads having a wide range of inductance values without increasing the number of external terminals and peripheral components of the integrated circuit. That is,
The external terminal 6, capacitor 8, and resistor 9 in the embodiment of the present invention shown in FIG. 3 are originally necessary for stabilizing a high-gain amplifier, and are also used in conventional integrated circuits. . Furthermore, in the explanation of the diagram, it is written that the external terminal 7 is necessary only for the present invention, but the external terminal for the power supply voltage Vcc is naturally necessary even in conventional integrated circuits for functions other than the head amplifier. It is. As an integrated circuit for the head amplifier of a video tape recorder,
It is common to integrate not only the head amplifier but also the channel switch amplifier, AGC, dropout compensation circuit, etc. into one chip, and these functions require the power supply voltage Vcc, so the number of terminals for this does not increase. .
第1図は従来の集積回路を用いたビデオテープ
レコーダのヘツドアンプの例を示す回路図、第2
図はビデオヘツドの信号源抵抗を示すグラフ、第
3図は本考案の集積回路を用いたビデオテープレ
コーダのヘツドアンプの要部を示す回路図であ
る。
6……第1の外部端子、7……第2の外部端
子、10……直流帰還用端子。
Figure 1 is a circuit diagram showing an example of a head amplifier for a video tape recorder using a conventional integrated circuit;
The figure is a graph showing the signal source resistance of the video head, and FIG. 3 is a circuit diagram showing the main parts of a head amplifier of a video tape recorder using the integrated circuit of the present invention. 6...first external terminal, 7...second external terminal, 10...DC feedback terminal.
Claims (1)
地トランジスタのコレクタにエミツタが接続され
たベース接地トランジスタと、このベース接地ト
ランジスタのコレクタに接続された負荷抵抗と、
このベース接地トランジスタのコレクタに現われ
る出力信号から直流成分を支配的に取り出すフイ
ルタ回路と、上記出力信号と上記フイルタ回路の
出力信号との差信号を増幅する差動増幅回路と、
上記ベース接地トランジスタのコレクタに現われ
る出力信号を上記エミツタ接地トランジスタのベ
ースに直流結合する負帰還回路とを少なくとも同
一の基板上に集積した集積回路において、上記ベ
ース接地トランジスタのコレクタが上記負荷抵抗
を介して引出される経路に接続される第1の外部
端子と、上記差動増幅回路に電流を供給する第2
の外部端子と、上記エミツタ接地トランジスタの
ベースが接続される第3の外部端子と、上記エミ
ツタ接地トランジスタのエミツタが接続される第
4の外部端子とを具備し、上記第1の外部端子に
上記ベース接地トランジスタ及びエミツタ接地ト
ランジスタのコレクタ電流を供給する手段を接続
し、上記第2の外部端子を電源回路に接続し、上
記第3の外部端子にビデオヘツドからの再生信号
を供給する手段を接続し、上記第4の外部端子を
接地したことを特徴とするビデオヘツドアンプ用
集積回路。 a common emitter transistor; a common base transistor whose emitter is connected to the collector of the common emitter transistor; and a load resistor connected to the collector of the common base transistor.
a filter circuit that predominantly extracts the DC component from the output signal appearing at the collector of the common base transistor; and a differential amplifier circuit that amplifies the difference signal between the output signal and the output signal of the filter circuit.
In an integrated circuit in which at least a negative feedback circuit for DC coupling an output signal appearing at the collector of the common-base transistor to the base of the common-emitter transistor is integrated on the same substrate, the collector of the common-base transistor is connected to the base of the common-base transistor through the load resistor. a first external terminal connected to a path drawn out from the terminal; and a second external terminal that supplies current to the differential amplifier circuit.
a third external terminal to which the base of the emitter-grounded transistor is connected; and a fourth external terminal to which the emitter of the emitter-grounded transistor is connected; Means for supplying collector currents of a common base transistor and a common emitter transistor are connected, the second external terminal is connected to a power supply circuit, and a means for supplying a reproduced signal from a video head is connected to the third external terminal. An integrated circuit for a video head amplifier, characterized in that the fourth external terminal is grounded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979064218U JPS6220886Y2 (en) | 1979-05-16 | 1979-05-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979064218U JPS6220886Y2 (en) | 1979-05-16 | 1979-05-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55165422U JPS55165422U (en) | 1980-11-28 |
JPS6220886Y2 true JPS6220886Y2 (en) | 1987-05-27 |
Family
ID=29298257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1979064218U Expired JPS6220886Y2 (en) | 1979-05-16 | 1979-05-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6220886Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5126804A (en) * | 1974-08-29 | 1976-03-05 | Hitachi Ltd | KASEKINENRYOKARAMETAN OYOBI METANOORUOSEIZOSURUHOHO |
-
1979
- 1979-05-16 JP JP1979064218U patent/JPS6220886Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5126804A (en) * | 1974-08-29 | 1976-03-05 | Hitachi Ltd | KASEKINENRYOKARAMETAN OYOBI METANOORUOSEIZOSURUHOHO |
Also Published As
Publication number | Publication date |
---|---|
JPS55165422U (en) | 1980-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0728180B2 (en) | amplifier | |
JPS6220886Y2 (en) | ||
JP2516706B2 (en) | Amplifier | |
US4611179A (en) | Wide-band type high-frequency amplifier circuit | |
US4489286A (en) | Inductive electrical signal filter with reduced impedance | |
JPS5830787B2 (en) | signal processing circuit | |
JPS6230324Y2 (en) | ||
JP2698201B2 (en) | Video head amplifier | |
KR940002234Y1 (en) | Dynamic deemphasis circuit | |
JPH0156592B2 (en) | ||
JPS6210468B2 (en) | ||
US4367491A (en) | Video signal recovery system | |
JPS6325799Y2 (en) | ||
JPH0419902Y2 (en) | ||
JPS6340903Y2 (en) | ||
JPS6232523B2 (en) | ||
JP2998107B2 (en) | Intermediate frequency amplifier | |
JPS6161568B2 (en) | ||
JP2668153B2 (en) | Head amplifier oscillation prevention circuit in video tape recorder | |
JPS6127211Y2 (en) | ||
JPH089931Y2 (en) | Amplifier circuit | |
JPS60109313A (en) | Semiconductor integrated circuit for intermediate frequency processing | |
KR940002242Y1 (en) | Low pass filter | |
JPH0248965Y2 (en) | ||
JPH0633720Y2 (en) | Signal transmission line equipment |