JPS62193249A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62193249A JPS62193249A JP61035653A JP3565386A JPS62193249A JP S62193249 A JPS62193249 A JP S62193249A JP 61035653 A JP61035653 A JP 61035653A JP 3565386 A JP3565386 A JP 3565386A JP S62193249 A JPS62193249 A JP S62193249A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- resist
- etching
- pattern
- marking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ＩＣの製造におけるように同一半導体基板に
その都度フォトリソグラフィ法によりレジストパターン
を形成し、レジストで被覆されない領域にイオン注入あ
るいはエツチングを施す工程を繰り返す半導体装置の製
造方法に関する。
その都度フォトリソグラフィ法によりレジストパターン
を形成し、レジストで被覆されない領域にイオン注入あ
るいはエツチングを施す工程を繰り返す半導体装置の製
造方法に関する。
ＩＣを製造するには周知のように同一半導体基板に所定
のパターンでのイオン注入あるいは表面に被着した絶縁
膜、金属膜の所定のパターンを形成するためのエツチン
グを繰り返す、このようなイオン注入あるいはエツチン
グの際に半導体基板面にはレジストパターンが形成され
る。このレジストパターンは公知のフォトリソグラフィ
法を用い、−面にレジスト塗布した基板にフォトマスク
を重ねて露光し、感光した領域あるいは感光しない領域
のレジストを除去することによって行われる。ところで
、最近ＩＣプロセスの複雑化、カスタムＩｃの需要の増
加に伴い、ある工程のフォトマスクのみを変更する必要
が生ずることが多くなっている。このため複数の工程を
経た半導体基板に対して、どのようなフォトマスクを使
用した工程が施されたかを識別する必要が生ずるが、こ
れが困難であるという問題点があった。
のパターンでのイオン注入あるいは表面に被着した絶縁
膜、金属膜の所定のパターンを形成するためのエツチン
グを繰り返す、このようなイオン注入あるいはエツチン
グの際に半導体基板面にはレジストパターンが形成され
る。このレジストパターンは公知のフォトリソグラフィ
法を用い、−面にレジスト塗布した基板にフォトマスク
を重ねて露光し、感光した領域あるいは感光しない領域
のレジストを除去することによって行われる。ところで
、最近ＩＣプロセスの複雑化、カスタムＩｃの需要の増
加に伴い、ある工程のフォトマスクのみを変更する必要
が生ずることが多くなっている。このため複数の工程を
経た半導体基板に対して、どのようなフォトマスクを使
用した工程が施されたかを識別する必要が生ずるが、こ
れが困難であるという問題点があった。
本発明は、上述の問題を解決し、複数の製造工程を経た
半導体基板に各工程で使用したフォトマスクの種類が分
かるような半導体装置の製造方法を提供することを目的
とする。
半導体基板に各工程で使用したフォトマスクの種類が分
かるような半導体装置の製造方法を提供することを目的
とする。
本発明は、各工程でそれぞれフォトマスクの種類を表示
する標識を含む図形を有するフォトマスクを用いてレジ
ストパターンを形成するもので、レジストパターンに含
まれた標識パターンにより半導体基板にイオン注入ある
いはエツチングによって光学顕微鏡により識別できる標
識が生ずるので上述の目的が達成される。
する標識を含む図形を有するフォトマスクを用いてレジ
ストパターンを形成するもので、レジストパターンに含
まれた標識パターンにより半導体基板にイオン注入ある
いはエツチングによって光学顕微鏡により識別できる標
識が生ずるので上述の目的が達成される。
第１図（ａｔ〜（ｄ＋は、本発明の一実施例のシリコン
基板上の酸化膜のエンチングによるバターニング工程を
示す、第１図（ａ）においては、シリコン基板１の表面
を覆う酸化膜２の上に一面にポジ形のレジスト３が塗布
されている。次いで第１図〜）においてフォトマスクを
通して露光を行うが、このとき後の工程で処理されない
モニタチップあるいはアライメントマーク等の余白部分
に存在するフォトマスクの識別のための標識のための領
域４にも露光し、現、像することによりこの領域のレジ
スト３を除去する。フォトマスクの識別のための標識と
しては、例えばＩＣの製造工程を示す数字とその工程に
用いられるフォトマスクのタイプを示す文字を用いる。 すなわち、七番目の製造工程のための第二のタイプのフ
ォトマスクを示す標識として７−Ｂを用いる０次いで酸
化膜２のパターニングのためのエツチングを行うと、第
１図（Ｃ１に示すように領域４の酸化膜２がエツチング
され、レジスト３除去後第１図ｆｄｌに示すように基板
１の露出面の１ｍパターン４が生ずる。このような！！
識パターンをイオン注入あるいはエツチングの各工程に
おいて基板面の互いに重ならない位置に形成しておけば
、処理を終わったシリコン基板の表面を光学顕微鏡によ
り槍査することにより、どの工程でどのり、タイプのフ
ォトマスクが使用されたかを知ることができる。 【発明の効果］ 本発明によれば、イオン注入あるいはエツチング工程に
使用するフォトマスクの図形にそのフォトマスクの種類
が識別可能な！！識のパターンを含ませることにより、
各工程を終わった半導体基板面に標識を示す痕跡が残り
、あとから見てどの工程でどの種類のマスクを使用した
かをｉ１！認できる、特に一部のフォトマスクを変更し
てＩＣを製造する場合の製造工程の管理の信幀性向上に
極めて有効である。
基板上の酸化膜のエンチングによるバターニング工程を
示す、第１図（ａ）においては、シリコン基板１の表面
を覆う酸化膜２の上に一面にポジ形のレジスト３が塗布
されている。次いで第１図〜）においてフォトマスクを
通して露光を行うが、このとき後の工程で処理されない
モニタチップあるいはアライメントマーク等の余白部分
に存在するフォトマスクの識別のための標識のための領
域４にも露光し、現、像することによりこの領域のレジ
スト３を除去する。フォトマスクの識別のための標識と
しては、例えばＩＣの製造工程を示す数字とその工程に
用いられるフォトマスクのタイプを示す文字を用いる。 すなわち、七番目の製造工程のための第二のタイプのフ
ォトマスクを示す標識として７−Ｂを用いる０次いで酸
化膜２のパターニングのためのエツチングを行うと、第
１図（Ｃ１に示すように領域４の酸化膜２がエツチング
され、レジスト３除去後第１図ｆｄｌに示すように基板
１の露出面の１ｍパターン４が生ずる。このような！！
識パターンをイオン注入あるいはエツチングの各工程に
おいて基板面の互いに重ならない位置に形成しておけば
、処理を終わったシリコン基板の表面を光学顕微鏡によ
り槍査することにより、どの工程でどのり、タイプのフ
ォトマスクが使用されたかを知ることができる。 【発明の効果］ 本発明によれば、イオン注入あるいはエツチング工程に
使用するフォトマスクの図形にそのフォトマスクの種類
が識別可能な！！識のパターンを含ませることにより、
各工程を終わった半導体基板面に標識を示す痕跡が残り
、あとから見てどの工程でどの種類のマスクを使用した
かをｉ１！認できる、特に一部のフォトマスクを変更し
てＩＣを製造する場合の製造工程の管理の信幀性向上に
極めて有効である。
第１図は本発明の一実施例における酸化膜パターニング
工程を順次示す断面図である。 ｌ：シリコン基板、２二酸化膜、３ニレジスト、賢し 第１図
工程を順次示す断面図である。 ｌ：シリコン基板、２二酸化膜、３ニレジスト、賢し 第１図
Claims (1)
- １）同一半導体基板にその都度フォトリソグラフィ法に
よりレジストパターンを形成し、レジストで被覆されな
い領域にイオン注入あるいはエッチングを施す工程を繰
り返す製造方法において、各工程でそれぞれ該フォトマ
スクの種類を表示する標識を含む図形を有するフォトマ
スクを用いてレジストパターンを形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035653A JPS62193249A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035653A JPS62193249A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62193249A true JPS62193249A (ja) | 1987-08-25 |
Family
ID=12447833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035653A Pending JPS62193249A (ja) | 1986-02-20 | 1986-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62193249A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284732A (ja) * | 1988-02-04 | 1990-03-26 | Fujitsu Ltd | 超伝導体素子の製造方法 |
| WO2002052344A2 (en) * | 2000-12-27 | 2002-07-04 | Numerical Technologies, Inc. | Manufacturing integrated circuits using phase-shifting masks |
-
1986
- 1986-02-20 JP JP61035653A patent/JPS62193249A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0284732A (ja) * | 1988-02-04 | 1990-03-26 | Fujitsu Ltd | 超伝導体素子の製造方法 |
| WO2002052344A2 (en) * | 2000-12-27 | 2002-07-04 | Numerical Technologies, Inc. | Manufacturing integrated circuits using phase-shifting masks |
| WO2002052344A3 (en) * | 2000-12-27 | 2003-12-18 | Numerical Tech Inc | Manufacturing integrated circuits using phase-shifting masks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112180677B (zh) | 一种光学邻近校正模型的建模方法及建模系统 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| TW200913013A (en) | Method of manufacturing a gray tone mask, gray tone mask, method of inspecting a gray tone mask, and method of transferring a pattern | |
| US7030506B2 (en) | Mask and method for using the mask in lithographic processing | |
| JPS62193249A (ja) | 半導体装置の製造方法 | |
| US6800403B2 (en) | Techniques to characterize iso-dense effects for microdevice manufacture | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
| US6713842B1 (en) | Mask for and method of forming a character on a substrate | |
| US20030013303A1 (en) | Full image exposure of field with alignment marks | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JPS6215854B2 (ja) | ||
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| JPS6232783B2 (ja) | ||
| US6784002B1 (en) | Method to make wafer laser marks visable after bumping process | |
| JPH08213302A (ja) | 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク | |
| JP2004077800A (ja) | 位相シフトレチクルの製造方法 | |
| JP2004077808A (ja) | 位相シフトレチクルの製造方法 | |
| JPS623944B2 (ja) | ||
| JPS62271427A (ja) | マスク位置合わせ方法 | |
| JPS62229923A (ja) | 半導体チツプにマ−クを形成する方法 | |
| JPS6315249A (ja) | 光学マスクの製造方法 | |
| KR19980052412A (ko) | 반도체장치 제조를 위한 레티클 및 이를 이용한 패턴형성방법 | |
| JPS6239814B2 (ja) |