JPS6218839A - 電力線搬送方式送受信回路 - Google Patents
電力線搬送方式送受信回路Info
- Publication number
- JPS6218839A JPS6218839A JP15967485A JP15967485A JPS6218839A JP S6218839 A JPS6218839 A JP S6218839A JP 15967485 A JP15967485 A JP 15967485A JP 15967485 A JP15967485 A JP 15967485A JP S6218839 A JPS6218839 A JP S6218839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- mode
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、内容の異なる4種の信号を正確に伝送できる
ように改善した電力線搬送方式送受信回路、すなわち送
信部から電力線に信号波を重畳させて受信部に送信する
送受信回路に関するものである。
ように改善した電力線搬送方式送受信回路、すなわち送
信部から電力線に信号波を重畳させて受信部に送信する
送受信回路に関するものである。
送信部と受信部との間に敷設された電力線を介して信号
波を送受信する送受信回路は、信号波伝送用の伝送線を
敷設する必要がないので、従来から音声などのアナログ
信号を伝送する通信には広く利用されている。
波を送受信する送受信回路は、信号波伝送用の伝送線を
敷設する必要がないので、従来から音声などのアナログ
信号を伝送する通信には広く利用されている。
しかし、電力線は、本来、信号波を伝送するために敷設
されたものではなく、信号伝送線としての品質は決して
良いものではない。また、電力線には蛍光灯、モータ、
サイリスクなどのスイッチング素子を使用した各種機器
が接続されているので、雑音が混入し、ディジタル信号
の伝送には適していない。特に、サイリスクにより発生
する雑音(いわゆる、サイリスクノイズ)はレベルが大
きく、かつ、立ち上がりが鋭いので、多くの周波数成分
を含んでおり、フィルタで除去するのが困難であった。
されたものではなく、信号伝送線としての品質は決して
良いものではない。また、電力線には蛍光灯、モータ、
サイリスクなどのスイッチング素子を使用した各種機器
が接続されているので、雑音が混入し、ディジタル信号
の伝送には適していない。特に、サイリスクにより発生
する雑音(いわゆる、サイリスクノイズ)はレベルが大
きく、かつ、立ち上がりが鋭いので、多くの周波数成分
を含んでおり、フィルタで除去するのが困難であった。
このようなサイリスクノイズが信号中に混入するとディ
ジタル信号のパルス幅が短くなったり、パルス間に雑音
による疑似パルスが発生したりして信号の情報を解読で
きなくなることがあり、電力線の敷設条件が非常に良い
場合でなければディジタル信号でデータや制御信号を正
確に伝送することが出来なかった。
ジタル信号のパルス幅が短くなったり、パルス間に雑音
による疑似パルスが発生したりして信号の情報を解読で
きなくなることがあり、電力線の敷設条件が非常に良い
場合でなければディジタル信号でデータや制御信号を正
確に伝送することが出来なかった。
このような雑音による解読不能を解消するために、受信
部に入力された信号のrHJレベルまたはrLJレベル
の時間をマイクロコンピュータ等の制御装置で計測し、
所定の誤差範囲(例えば±30%)以内であればその信
号が正確に解読されたと判断するようにしたものがある
。
部に入力された信号のrHJレベルまたはrLJレベル
の時間をマイクロコンピュータ等の制御装置で計測し、
所定の誤差範囲(例えば±30%)以内であればその信
号が正確に解読されたと判断するようにしたものがある
。
しかし、このような方式では、波形の中央部が雑音によ
って欠けるような場合には正しく解読できていないと判
断される欠点がある。
って欠けるような場合には正しく解読できていないと判
断される欠点がある。
本発明は、上記の問題点を考慮してなされたものであっ
て、サイリスクノイズ等の極めて短時間に発生する雑音
に影響されることなく、非常に簡単な回路で4種の内容
の異なる信号を送受信できるようにした電力線搬送方式
送受信回路の提供を目的とするものである。
て、サイリスクノイズ等の極めて短時間に発生する雑音
に影響されることなく、非常に簡単な回路で4種の内容
の異なる信号を送受信できるようにした電力線搬送方式
送受信回路の提供を目的とするものである。
本発明に係る電力線搬送方式送受信回路は、送信部から
電力線に信号波を重畳させて受信部に送信するものであ
って、上記送信部に、交流電源の正の半周期に信号波を
重畳させて出力する正半周期重畳モードと、交流電源の
負の半周期に信号波を重畳させて出力する負半周期重畳
モードと、交流電源の全波に信号波を重畳させて出力す
る全波重畳モードと、信号を重畳しないモードとの4つ
の異なる内容を意味する送信モードを択一的に切り換え
るモード切換手段を設ける一方、受信部に、上記送信モ
ードを判別するモード判別手段を設けて、各モードによ
って異なる4種の信号を判別するように構成したことを
特徴とするものである。
電力線に信号波を重畳させて受信部に送信するものであ
って、上記送信部に、交流電源の正の半周期に信号波を
重畳させて出力する正半周期重畳モードと、交流電源の
負の半周期に信号波を重畳させて出力する負半周期重畳
モードと、交流電源の全波に信号波を重畳させて出力す
る全波重畳モードと、信号を重畳しないモードとの4つ
の異なる内容を意味する送信モードを択一的に切り換え
るモード切換手段を設ける一方、受信部に、上記送信モ
ードを判別するモード判別手段を設けて、各モードによ
って異なる4種の信号を判別するように構成したことを
特徴とするものである。
受信回路のモード判別手段は、回路構成を簡単にする上
で、受信信号を積分する積分手段と、この積分結果と基
準電圧とを比較する比較手段とで構成することが有利で
ある。
で、受信信号を積分する積分手段と、この積分結果と基
準電圧とを比較する比較手段とで構成することが有利で
ある。
本発明の一実施例を第1図ないし第3図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
第1図(1)に示す送信部は、電源に重畳するキャリア
を発生するキャリア発振器1と、このキャリアを電源に
重畳するタイミングを制御し、互いに位相が反転した二
つのゲート信号G・−d−を交流100ポルトから作り
出すゲート信号形成回路2と、キャリアの電源への重畳
状態を4種に切り換えるスイッチ3と、2個のアンドゲ
ート回路4・5と、両アンドゲート回路4・5の出力を
入力するオア回路6と、このオア回路6から出力される
キャリアを電力線7に伝送する結合回路8とを備えてい
る。
を発生するキャリア発振器1と、このキャリアを電源に
重畳するタイミングを制御し、互いに位相が反転した二
つのゲート信号G・−d−を交流100ポルトから作り
出すゲート信号形成回路2と、キャリアの電源への重畳
状態を4種に切り換えるスイッチ3と、2個のアンドゲ
ート回路4・5と、両アンドゲート回路4・5の出力を
入力するオア回路6と、このオア回路6から出力される
キャリアを電力線7に伝送する結合回路8とを備えてい
る。
上記キャリア発振器1は正確な周波数(一般には100
〜400KHz位の周波数が用いられる)を発信するも
のを用いればよい。
〜400KHz位の周波数が用いられる)を発信するも
のを用いればよい。
上記ゲート信号形成回路2からは第3図(1)に示す電
源電圧に同期して、rHJと「L」とに交互に切り変わ
る第1のゲート信号G[第3図(2)参照]を第1のア
ンドゲート回路4に供給し 、これとは位相が180度反転している第2のゲート信
号百を第2のアンドゲート回路5に供給するように構成
される。
源電圧に同期して、rHJと「L」とに交互に切り変わ
る第1のゲート信号G[第3図(2)参照]を第1のア
ンドゲート回路4に供給し 、これとは位相が180度反転している第2のゲート信
号百を第2のアンドゲート回路5に供給するように構成
される。
上記スイッチ3は、4個の固定接点3a〜3dと1個の
可動接点3eを有し、第1の固定接点3aは直接に、第
3の固定接点3Cは順接続ダイオード9を介して、それ
ぞれ第1のアンドゲート回路4の一方の入力端に共通に
結合されている。また、第2の固定接点3bは直接に、
第3の固定接点3cは別の順接続ダイオード10を介し
てそれぞれ第2のアンドゲート回路5の一方の入力端に
共通に接続されている。第4の固定接点4dはいずれの
アンドゲート回路4・5にも接続されずに接地されてい
る。なお、各固定接点3a〜3dにはそれぞれその固定
接点3a〜3dが可動接点3eに接続されたときに所定
の電圧を保持するように接地抵抗112〜Ildを介し
て接地される。
可動接点3eを有し、第1の固定接点3aは直接に、第
3の固定接点3Cは順接続ダイオード9を介して、それ
ぞれ第1のアンドゲート回路4の一方の入力端に共通に
結合されている。また、第2の固定接点3bは直接に、
第3の固定接点3cは別の順接続ダイオード10を介し
てそれぞれ第2のアンドゲート回路5の一方の入力端に
共通に接続されている。第4の固定接点4dはいずれの
アンドゲート回路4・5にも接続されずに接地されてい
る。なお、各固定接点3a〜3dにはそれぞれその固定
接点3a〜3dが可動接点3eに接続されたときに所定
の電圧を保持するように接地抵抗112〜Ildを介し
て接地される。
上記キャリア発振器1は、第1のゲート信号Gを人力し
て開かれる第1のアンドゲート回路4の他方の入力端と
、第2のゲート信号百を入力して開かれる第2のアンド
ゲート回路5の他方の入力端とに接続される。なお、上
記結合回路8は、電力線7にコンデンサ12を介して結
合されている。
て開かれる第1のアンドゲート回路4の他方の入力端と
、第2のゲート信号百を入力して開かれる第2のアンド
ゲート回路5の他方の入力端とに接続される。なお、上
記結合回路8は、電力線7にコンデンサ12を介して結
合されている。
一方、受信部は、第1図(2)に示すように、前記電力
線7から電源のゼロクロス点でrHJとなるようなリセ
ット信号Rおよび電源電圧に同期し、互いに位相が反転
した二つのゲート信号G・百とを作りだす信号形成回路
21と、同じく前記電力線7からキャリアをピックアッ
プする結合回路22と、これに順次結合された低周波成
分をカットするためのコンデンサ23、増幅回路24、
位相ロッキング回路(PLL)25を備えている。また
、このPLL25の出力端はダイオード26を介してコ
ンデンサからなる積分回路27に接続され、さらに、こ
の積分回路27の出力を正相入力端に入力する比較回路
28が接続される。この比較回路28の負相入力端には
基準電圧設定回路29から所定のレベルの基準電圧が人
力される。この基準電圧は、例えば、積分回路27の出
力電圧が一定しベルを越えた時オンとなる様に設定され
る。また、上記積分回路27の容量は、電源の半周期の
20%程度にわたり連続してキャリアを入力したPLL
25が出力する電気量程度にすればよい。さらに、上記
積分回路27を電源の半周期ごとにリセフトするために
、上記リセット信号Rを入力して積分回路27の両端を
短絡させるリセット回路30が設けられる。上記比較回
路28の出力端は2個のアンド回路31・32の各一方
の入力端に接続され、第1のアンド回路31の他方の入
力端には第1のゲート信号Gが、第2のアンド回路32
の他方の入力端には第2のゲート信号百が入力される。
線7から電源のゼロクロス点でrHJとなるようなリセ
ット信号Rおよび電源電圧に同期し、互いに位相が反転
した二つのゲート信号G・百とを作りだす信号形成回路
21と、同じく前記電力線7からキャリアをピックアッ
プする結合回路22と、これに順次結合された低周波成
分をカットするためのコンデンサ23、増幅回路24、
位相ロッキング回路(PLL)25を備えている。また
、このPLL25の出力端はダイオード26を介してコ
ンデンサからなる積分回路27に接続され、さらに、こ
の積分回路27の出力を正相入力端に入力する比較回路
28が接続される。この比較回路28の負相入力端には
基準電圧設定回路29から所定のレベルの基準電圧が人
力される。この基準電圧は、例えば、積分回路27の出
力電圧が一定しベルを越えた時オンとなる様に設定され
る。また、上記積分回路27の容量は、電源の半周期の
20%程度にわたり連続してキャリアを入力したPLL
25が出力する電気量程度にすればよい。さらに、上記
積分回路27を電源の半周期ごとにリセフトするために
、上記リセット信号Rを入力して積分回路27の両端を
短絡させるリセット回路30が設けられる。上記比較回
路28の出力端は2個のアンド回路31・32の各一方
の入力端に接続され、第1のアンド回路31の他方の入
力端には第1のゲート信号Gが、第2のアンド回路32
の他方の入力端には第2のゲート信号百が入力される。
第1のアンド回路31の出ツノ端はパルスの立ち上がり
でトリガされるリトリガタイプの第1のワンショットマ
ルチバイブレーク(OMV)33と、パルスの立ち上が
りでトリガされるリトリガタイプの第2のワンショット
マルチハイブレーク(OMV)35と、第2の出力用ア
ンド回路36の第3の入力端に個別的に直接接続される
。第1のOMV33の正転出力端Qは第1の出力用アン
ド回路34の一方の入力端に接続され、反転出力端ては
第3の出力用アンド回路37の第1の入力端にそれぞれ
接続される。また、第2のOMV35の正転出力端Qは
第2の出力用アンド回路36の第1の入力端に接続され
る。
でトリガされるリトリガタイプの第1のワンショットマ
ルチバイブレーク(OMV)33と、パルスの立ち上が
りでトリガされるリトリガタイプの第2のワンショット
マルチハイブレーク(OMV)35と、第2の出力用ア
ンド回路36の第3の入力端に個別的に直接接続される
。第1のOMV33の正転出力端Qは第1の出力用アン
ド回路34の一方の入力端に接続され、反転出力端ては
第3の出力用アンド回路37の第1の入力端にそれぞれ
接続される。また、第2のOMV35の正転出力端Qは
第2の出力用アンド回路36の第1の入力端に接続され
る。
第2のアンド回路32の出力端は第1の出力用アンド回
路34の他方の入力端と、パルスの立ち上がりでトリガ
されるリトリガタイプの第3のワンショットマルチバイ
ブレーク(OMV)38と、第3の出力用アンド回路3
7の第2の入力端と、パルスの立ち上がりでトリガされ
るリトリガタイプの第4のワンショットマルチバイブレ
ーク(OMV)39に直接個別的に接続される。第3の
OMV38の反転出力端−d−が第2の出力用アンド回
路36の第2の入力端に接続され、第4のOMV39の
正転出力端Qが第3の出力用アンド回路37の第3の入
力端に接続される。上記第1ないし第3の出力用アンド
回路34・36・37は、それぞれ出力端40・41・
42を有する。
路34の他方の入力端と、パルスの立ち上がりでトリガ
されるリトリガタイプの第3のワンショットマルチバイ
ブレーク(OMV)38と、第3の出力用アンド回路3
7の第2の入力端と、パルスの立ち上がりでトリガされ
るリトリガタイプの第4のワンショットマルチバイブレ
ーク(OMV)39に直接個別的に接続される。第3の
OMV38の反転出力端−d−が第2の出力用アンド回
路36の第2の入力端に接続され、第4のOMV39の
正転出力端Qが第3の出力用アンド回路37の第3の入
力端に接続される。上記第1ないし第3の出力用アンド
回路34・36・37は、それぞれ出力端40・41・
42を有する。
上記の構成において、第1図(1)の送信部では、スイ
ッチ3の可動接点3eを第1の固定接点3aに接続する
と、第1のアンドゲート回路4の他方の入力端がrHJ
となり、第1のゲート信号Gに同期して電源の正の半周
期にキャリアが第1のアンドゲート回路4から出力され
る。このキャリアはオア回路6と結合回路8とを介して
電力線7に印加され、第2図(3)に示すように、電源
電圧に重畳される(正半周期重畳モード)。
ッチ3の可動接点3eを第1の固定接点3aに接続する
と、第1のアンドゲート回路4の他方の入力端がrHJ
となり、第1のゲート信号Gに同期して電源の正の半周
期にキャリアが第1のアンドゲート回路4から出力され
る。このキャリアはオア回路6と結合回路8とを介して
電力線7に印加され、第2図(3)に示すように、電源
電圧に重畳される(正半周期重畳モード)。
スイッチ3の可動接点3eを第2の固定接点3bに接続
すると、第2のアンドゲート回路5の他方の入力端がr
HJとなり、第2のゲート信号百に同期して電源の負の
半周期にキャリアが第2のアンドゲート回路5から出力
され、第2図(4)に示すように、負の半周期にキャリ
アを重畳された電源電圧が電力線7を介して伝送される
ことになる(負半周期重畳モード)。
すると、第2のアンドゲート回路5の他方の入力端がr
HJとなり、第2のゲート信号百に同期して電源の負の
半周期にキャリアが第2のアンドゲート回路5から出力
され、第2図(4)に示すように、負の半周期にキャリ
アを重畳された電源電圧が電力線7を介して伝送される
ことになる(負半周期重畳モード)。
スイッチ3の可動接点3eを第3の固定接点3Cに接続
すると、第1および第2のアンドゲート回路4・5の各
他方の入力端がrHJとなり、第1のアンドゲート回路
4から電源の正の半周期にキャリアが出力されるととも
に、電源の負の半周期に第2のアンドゲート回路5から
キャリアが出力される。両アンドゲート回路4・5の出
力はオア回路6に入力され、電源の全周期にわたって連
続するキャリアがオア回路6から出力され、第2図(5
)に示すように全周期にわたりキャリアを重畳された電
源電圧が電力Ss7を介して伝送されることになる(全
周期重畳モード)。
すると、第1および第2のアンドゲート回路4・5の各
他方の入力端がrHJとなり、第1のアンドゲート回路
4から電源の正の半周期にキャリアが出力されるととも
に、電源の負の半周期に第2のアンドゲート回路5から
キャリアが出力される。両アンドゲート回路4・5の出
力はオア回路6に入力され、電源の全周期にわたって連
続するキャリアがオア回路6から出力され、第2図(5
)に示すように全周期にわたりキャリアを重畳された電
源電圧が電力Ss7を介して伝送されることになる(全
周期重畳モード)。
スイッチ3の可動接点3eを第4の固定接点3dに接続
すると、両アンドゲート回路4・5の各他方の入力端が
Il]となるために、第2図(6)に示すように、全周
期にわたってキャリアが重畳されない(無重畳モード)
。
すると、両アンドゲート回路4・5の各他方の入力端が
Il]となるために、第2図(6)に示すように、全周
期にわたってキャリアが重畳されない(無重畳モード)
。
キャリアの重畳状態によって種類が異なる4種類の信号
を受ける第1図(2)の受信部では、結合回路22によ
り電力線7からビックアンプされ、コンデンサ23で低
周波信号成分を除去されたキャリア信号が、PLL25
に人力され、PLL25によってキャリアの有無が検出
される。すなわち、キャリアが入力されるとPLL25
の出力が所定のキャプチャレンジにわたって「H」とな
り、キャリアの存在が検出されることになる。例えば、
第3図(1)に示すような電源の正の半周期にキャリア
が重畳されている場合、PLL25の出力は第3図(2
)に示すように、電源の正の半周期で「H」、負の半周
期でrLJとなるPLL25出力が得られる。リセット
信号Rにより区分されるPLL25の出力、すなわちデ
ータ長は電源の半周期であるので、PLL25のキャプ
チャレンジを非常に小さくし、コンデンサ23のカット
オフ周波数を適当に設定することによって、電力線7に
混入したノイズを十分に低減または除去できる。
を受ける第1図(2)の受信部では、結合回路22によ
り電力線7からビックアンプされ、コンデンサ23で低
周波信号成分を除去されたキャリア信号が、PLL25
に人力され、PLL25によってキャリアの有無が検出
される。すなわち、キャリアが入力されるとPLL25
の出力が所定のキャプチャレンジにわたって「H」とな
り、キャリアの存在が検出されることになる。例えば、
第3図(1)に示すような電源の正の半周期にキャリア
が重畳されている場合、PLL25の出力は第3図(2
)に示すように、電源の正の半周期で「H」、負の半周
期でrLJとなるPLL25出力が得られる。リセット
信号Rにより区分されるPLL25の出力、すなわちデ
ータ長は電源の半周期であるので、PLL25のキャプ
チャレンジを非常に小さくし、コンデンサ23のカット
オフ周波数を適当に設定することによって、電力線7に
混入したノイズを十分に低減または除去できる。
PLL25の出力は、第3図(4)に示されるように、
電源の正の半周期の間に逐次積分回路27に積分され、
この積分量が電源の半周期の約20%にわたる期間のキ
ャリアに対応するPLL25の出力の積分量以上になる
と比較回路28にPLL25の出力が伝達され、第3図
(5)に示すように比較回路28がHとなる。積分回路
27は電源のゼロクロス点に同期して半周期ごとにrH
Jとなるリセット信号R[第3図(3)〕を人力するリ
セット回路30によって短絡され、そのたびに比較回路
28の出力の入力は一部rLJとなり、再度積分回路2
7電源の半周期の約20%にわたる期間のキャリアに対
応するPLL25の出力の積分量以上になると比較回路
28の出力がrHJになる。
電源の正の半周期の間に逐次積分回路27に積分され、
この積分量が電源の半周期の約20%にわたる期間のキ
ャリアに対応するPLL25の出力の積分量以上になる
と比較回路28にPLL25の出力が伝達され、第3図
(5)に示すように比較回路28がHとなる。積分回路
27は電源のゼロクロス点に同期して半周期ごとにrH
Jとなるリセット信号R[第3図(3)〕を人力するリ
セット回路30によって短絡され、そのたびに比較回路
28の出力の入力は一部rLJとなり、再度積分回路2
7電源の半周期の約20%にわたる期間のキャリアに対
応するPLL25の出力の積分量以上になると比較回路
28の出力がrHJになる。
電源の正の半周期にキャリアが重畳されている場合には
、比較回路28の出力は第3図(5)に示すように、電
源の正の半周期の開始のゼロクロス点から例えばその半
周期の20%遅れた時点でrHJになり、電源の正の半
周期の終了のゼロクロス点で「L」になるパルスとなる
。第1のアンド回路31の出力はこのパルスに同期して
I’l」となるが、第2のアンド回路32の出力は電源
の全周期にねたりrLJである。
、比較回路28の出力は第3図(5)に示すように、電
源の正の半周期の開始のゼロクロス点から例えばその半
周期の20%遅れた時点でrHJになり、電源の正の半
周期の終了のゼロクロス点で「L」になるパルスとなる
。第1のアンド回路31の出力はこのパルスに同期して
I’l」となるが、第2のアンド回路32の出力は電源
の全周期にねたりrLJである。
電源の負の半周期にキャリアが重畳されているときには
、比較回路28の出力は例えば電源の負の半周期の開始
のゼロクロス点から例えばその半周期の20%遅れた時
点でrHJになり、電源の負の半周期の終了のゼロクロ
ス点でr I−Jになるパルスとなる。従って、第2の
アンド回路32の出力はこのパルスに同期してrHJと
なるが、第1のアンド回路31の出力は電源の全周期に
わたり「L」である。
、比較回路28の出力は例えば電源の負の半周期の開始
のゼロクロス点から例えばその半周期の20%遅れた時
点でrHJになり、電源の負の半周期の終了のゼロクロ
ス点でr I−Jになるパルスとなる。従って、第2の
アンド回路32の出力はこのパルスに同期してrHJと
なるが、第1のアンド回路31の出力は電源の全周期に
わたり「L」である。
電源の全周期にキャリアが重畳されているときには、電
源の正の半周期に第1のアンド回路31から上記パルス
が出力され、電源の負の半周期に第2のアンド回路32
から上記パルスが出力されることになる。
源の正の半周期に第1のアンド回路31から上記パルス
が出力され、電源の負の半周期に第2のアンド回路32
から上記パルスが出力されることになる。
電源の正の半周期にキャリアが重畳されている場合、第
2のアンド回路32の出力が電源の全周期にねたりrL
Jであるので、第1および第3のの出力用アンド回路3
4・37の各出力は電源の全周期にねたりrLJである
。これに対して、第1のアンド回路31の出力を入力す
る第2のOMV35の出力Qは第1のアンド回路31か
ら出力される最初のパルスの立ち上がりで「H」に切り
変わり、第3のOMV38の反転出力Qは電源の全周波
数にわたり「■]」であるから、第2の出力用アンド回
路36の出力は第1のアンド回路31から出力されるパ
ルスに同期してrHJとなる。
2のアンド回路32の出力が電源の全周期にねたりrL
Jであるので、第1および第3のの出力用アンド回路3
4・37の各出力は電源の全周期にねたりrLJである
。これに対して、第1のアンド回路31の出力を入力す
る第2のOMV35の出力Qは第1のアンド回路31か
ら出力される最初のパルスの立ち上がりで「H」に切り
変わり、第3のOMV38の反転出力Qは電源の全周波
数にわたり「■]」であるから、第2の出力用アンド回
路36の出力は第1のアンド回路31から出力されるパ
ルスに同期してrHJとなる。
このように第2の出力用アンド回路36の出力のみが「
r(」となることにより、キャリアの重畳状態が正の半
周期にキャリアが重畳される正半周期重畳モードである
ことが判別される。
r(」となることにより、キャリアの重畳状態が正の半
周期にキャリアが重畳される正半周期重畳モードである
ことが判別される。
電源の負の半周期にキャリアが重畳されている場合、第
1のゲート信号を入力する第1のアンド回路31の出力
は電源の全周期にわたって「L」となり、第1の○MV
33の正転出力端Qの出力が電源の全周期にねたりrL
Jとなるので、第1の出力用アンド回路34の出力はr
LJとなる。
1のゲート信号を入力する第1のアンド回路31の出力
は電源の全周期にわたって「L」となり、第1の○MV
33の正転出力端Qの出力が電源の全周期にねたりrL
Jとなるので、第1の出力用アンド回路34の出力はr
LJとなる。
また、第2の○MV35の出力Qも同様に電源の全周期
にわたってrLJとなるので、第2の出力用アンド回路
36の出力もrLJとなる。これに対し、第1のOMV
330反転出力百は電源の全周期にねたりr HJとな
り、第4のOMV39の出力Qは第2のアンド回路32
から出力される最初のパルスの立ち上がり以降rHJと
なるので、第3の出力用アンド回路37の出力−d−は
第2のアンド回路32から出力されるパルスに同期して
rHJとなる。
にわたってrLJとなるので、第2の出力用アンド回路
36の出力もrLJとなる。これに対し、第1のOMV
330反転出力百は電源の全周期にねたりr HJとな
り、第4のOMV39の出力Qは第2のアンド回路32
から出力される最初のパルスの立ち上がり以降rHJと
なるので、第3の出力用アンド回路37の出力−d−は
第2のアンド回路32から出力されるパルスに同期して
rHJとなる。
このように第3の出力用アンド回路37の出力のみがr
HJとなることにより電源へのキャリアの重畳状態が負
の半周期にキャリアが重畳される負半周期重畳モードで
あることが判別される。
HJとなることにより電源へのキャリアの重畳状態が負
の半周期にキャリアが重畳される負半周期重畳モードで
あることが判別される。
電源へのキャリアの重畳が全周期にわたる全周期重畳モ
ードであるときには、第1のアンド回路31から出力さ
れる最初のパルスの立ち上がりで第1のOMV33の反
転出力量が「L」に切り変えられる。従って、第3の出
力用アンド回路37の出力はrLJとなる。また、第3
のOMV38の出力量は第2のアンド回路32から出力
される最初のパルスの立ち上がりでrLJに切り換わる
ので、第2の出力用アンド回路36の出力もrLJとな
る。これに対して、第1のOMV33の正転出力Qがr
HJに切り変えられるので、第1の出力用アンド回路3
4の出力は電源の負の半周期内で第2のアンド回路32
の出力に同期してrHJとなる。
ードであるときには、第1のアンド回路31から出力さ
れる最初のパルスの立ち上がりで第1のOMV33の反
転出力量が「L」に切り変えられる。従って、第3の出
力用アンド回路37の出力はrLJとなる。また、第3
のOMV38の出力量は第2のアンド回路32から出力
される最初のパルスの立ち上がりでrLJに切り換わる
ので、第2の出力用アンド回路36の出力もrLJとな
る。これに対して、第1のOMV33の正転出力Qがr
HJに切り変えられるので、第1の出力用アンド回路3
4の出力は電源の負の半周期内で第2のアンド回路32
の出力に同期してrHJとなる。
このように第1の出力用アンド回路34の出力のみがr
HJとなることによって電源へのキャリアの重畳状態が
全周期にキャリアが重畳される全周期重畳モードである
ことが判別できる。
HJとなることによって電源へのキャリアの重畳状態が
全周期にキャリアが重畳される全周期重畳モードである
ことが判別できる。
電源へのキャリアの重畳状態が全周期にわたりキャリア
が重畳されない無重畳モードであるときには、第1のO
MV33の正転出力QがrLJになるので第1の出力用
アンド回路34の出力が「L」になり、第2のOMV3
5の出力がrLJになるので第2の出力用アンド回路3
6の出力がrLJになり、第4のOMV39の出力がr
L’Jになるので第3の出力用アンド回路37の出力も
「L」になる。
が重畳されない無重畳モードであるときには、第1のO
MV33の正転出力QがrLJになるので第1の出力用
アンド回路34の出力が「L」になり、第2のOMV3
5の出力がrLJになるので第2の出力用アンド回路3
6の出力がrLJになり、第4のOMV39の出力がr
L’Jになるので第3の出力用アンド回路37の出力も
「L」になる。
このように全部の出力用アンド回路の出力がrLJとな
ることによりキャリアの重畳状態が無重畳モードである
ことが判別できる。
ることによりキャリアの重畳状態が無重畳モードである
ことが判別できる。
このようにして各出力端40〜41に得られる出力は、
例えば出力端41の出力を図示しないモータの正転駆動
指令として、出力端42の出力をそのモータの逆転駆動
指令として、出力端40の出力をそのモータの停止指令
としてそれぞれ利用することができる。
例えば出力端41の出力を図示しないモータの正転駆動
指令として、出力端42の出力をそのモータの逆転駆動
指令として、出力端40の出力をそのモータの停止指令
としてそれぞれ利用することができる。
本発明の電力線搬送方式送受信回路は以上のように、送
信部のモード切換手段によって、交流電源の正の半周期
、負の半周期、全周期にキャリアを重畳し、または全周
期にキャリアを重畳しないことにより4種の信号を電力
線を介して出力し、受信部のモード判別手段によりその
信号の種類を判別できるように構成しである。それ故、
複雑に組み合わされたフィルタ回路やマイクロコンビュ
−タなどを用いない非常に簡単な構成で、例えば信号の
中央が雑音によって欠けるような場合でも、信号の欠損
が例えば80%以下であれば正しく信号を解読できると
いったように、4種類の信号をほとんど雑音の影響を受
けることなく電力線を介して送受信できる等の効果を奏
するものである。
信部のモード切換手段によって、交流電源の正の半周期
、負の半周期、全周期にキャリアを重畳し、または全周
期にキャリアを重畳しないことにより4種の信号を電力
線を介して出力し、受信部のモード判別手段によりその
信号の種類を判別できるように構成しである。それ故、
複雑に組み合わされたフィルタ回路やマイクロコンビュ
−タなどを用いない非常に簡単な構成で、例えば信号の
中央が雑音によって欠けるような場合でも、信号の欠損
が例えば80%以下であれば正しく信号を解読できると
いったように、4種類の信号をほとんど雑音の影響を受
けることなく電力線を介して送受信できる等の効果を奏
するものである。
第1図(1)は本発明の一実施例の送信部の要部の回路
図、第1図(2)は本発明の一実施例の受信部の要部の
回路図、第2図(1)は電源の波形図、第2図(2)は
ゲート信号Gの波形図、第2図(3)〜第2図(6)は
それぞれ正半周期重畳モード、負半周期重畳モード、全
周期重畳モードおよび無重畳モードにおける送信部出力
信号の波形図、第3図(1)は正半周期重畳モードにお
ける受信部入力信号の波形図、第3図(2)はゲート信
号Gの波形図、第3図(3)はリセット信号の波形図、
第3図(4)は基準電圧との関係を示した正半周期重畳
モードにおける積分回路出力の波形図、第3図(5)は
正半周期重畳モードにおける比較回路出力の波形図であ
る。 1はキャリア発振器、2はゲート信号形成回路、3はス
イッチ、4は第1のアンドゲート回路、5は第2のアン
ドゲート回路、6はオア回路、7は電力線、8は結合回
路、9・1oは順接続ダイオード、1la−11dは各
接地抵抗、21は信号形成回路、22は結合回路、23
はコンデンサ、24は増幅回路、25は位相ロッキング
回路、26はダイオード、27は積分回路、28は比較
回路、29は基準電圧設定回路、30はす七ノド回路、
31は第1のアンド回路、32は第2のアン) 回路、
33は第1のワンショットマルチバイブレーク、34は
第1の出力用アンド回路、35は第2のワンショットマ
ルチハイブレーク、36は第2の出力用アンド回路、3
7は第3の出力用アンド回路、38は第3のワンショッ
トマルチバイブレーク、39は第4のワンショア t□
マルチハイフレーク、40〜42は各出力端である。 第2図 第3図 J (1S)
図、第1図(2)は本発明の一実施例の受信部の要部の
回路図、第2図(1)は電源の波形図、第2図(2)は
ゲート信号Gの波形図、第2図(3)〜第2図(6)は
それぞれ正半周期重畳モード、負半周期重畳モード、全
周期重畳モードおよび無重畳モードにおける送信部出力
信号の波形図、第3図(1)は正半周期重畳モードにお
ける受信部入力信号の波形図、第3図(2)はゲート信
号Gの波形図、第3図(3)はリセット信号の波形図、
第3図(4)は基準電圧との関係を示した正半周期重畳
モードにおける積分回路出力の波形図、第3図(5)は
正半周期重畳モードにおける比較回路出力の波形図であ
る。 1はキャリア発振器、2はゲート信号形成回路、3はス
イッチ、4は第1のアンドゲート回路、5は第2のアン
ドゲート回路、6はオア回路、7は電力線、8は結合回
路、9・1oは順接続ダイオード、1la−11dは各
接地抵抗、21は信号形成回路、22は結合回路、23
はコンデンサ、24は増幅回路、25は位相ロッキング
回路、26はダイオード、27は積分回路、28は比較
回路、29は基準電圧設定回路、30はす七ノド回路、
31は第1のアンド回路、32は第2のアン) 回路、
33は第1のワンショットマルチバイブレーク、34は
第1の出力用アンド回路、35は第2のワンショットマ
ルチハイブレーク、36は第2の出力用アンド回路、3
7は第3の出力用アンド回路、38は第3のワンショッ
トマルチバイブレーク、39は第4のワンショア t□
マルチハイフレーク、40〜42は各出力端である。 第2図 第3図 J (1S)
Claims (1)
- 【特許請求の範囲】 1、送信部から電力線に信号波を重畳させて受信部に送
信するものであって、上記送信部に、交流電源の正の半
周期に信号波を重畳させて出力する正半周期重畳モード
と、交流電源の負の半周期に信号波を重畳させて出力す
る負半周期重畳モードと、交流電源の全波に信号波を重
畳させて出力する全波重畳モードと、信号波を重畳しな
いモードとの4つの異なる内容を意味する送信モードを
択一的に切り換えるモード切換手段を設ける一方、受信
部に、上記送信モードを判別するモード判別手段を設け
て、各モードによって異なる4種の信号を判別するよう
に構成したことを特徴とする電力線搬送方式送受信回路
。 2、上記受信回路のモード判別手段は、受信信号を積分
する積分手段と、この積分結果と基準電圧とを比較する
比較手段とで構成されたものである特許請求の範囲第1
項記載の電力線搬送方式送受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15967485A JPS6218839A (ja) | 1985-07-17 | 1985-07-17 | 電力線搬送方式送受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15967485A JPS6218839A (ja) | 1985-07-17 | 1985-07-17 | 電力線搬送方式送受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6218839A true JPS6218839A (ja) | 1987-01-27 |
Family
ID=15698853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15967485A Pending JPS6218839A (ja) | 1985-07-17 | 1985-07-17 | 電力線搬送方式送受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218839A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115612A (en) * | 1976-01-16 | 1977-09-28 | Little Inc A | Power line communication system and communication device |
JPS5544353A (en) * | 1978-09-27 | 1980-03-28 | Hitachi Ltd | Chip crush treatment device |
JPS5691634A (en) * | 1979-12-26 | 1981-07-24 | Ando Katsuji | Remote control system table tap |
-
1985
- 1985-07-17 JP JP15967485A patent/JPS6218839A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115612A (en) * | 1976-01-16 | 1977-09-28 | Little Inc A | Power line communication system and communication device |
JPS5544353A (en) * | 1978-09-27 | 1980-03-28 | Hitachi Ltd | Chip crush treatment device |
JPS5691634A (en) * | 1979-12-26 | 1981-07-24 | Ando Katsuji | Remote control system table tap |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4988972A (en) | Method for transmitting and receiving signals over transmission power lines | |
JP2659936B2 (ja) | 物品監視システム | |
MXPA06013819A (es) | Metodo y aparato para detectar el cableado de fases de un voltaje arbitrario, de fase desconocida, en relacion con un voltaje de fase de referencia. | |
US5184063A (en) | Three phase reversal detection system | |
JPS6218839A (ja) | 電力線搬送方式送受信回路 | |
JPS60152157A (ja) | マイクロプロセツサ−周波数シフト・キ−・デ−タ通信モジユ−ル及びデイジタル情報通信方法 | |
US4510399A (en) | Demodulator circuit for parallel AC power systems | |
EP0090134A1 (en) | Programmable fine frequency detector | |
US4744093A (en) | Method of detecting phase pulse signals from an AC distribution line | |
US4754477A (en) | Key telephone system | |
JP2004328614A (ja) | 不平衡信号補正方法 | |
JPH01273439A (ja) | 信号伝送装置 | |
SU1298691A1 (ru) | Преобразователь сопротивлени изол ции сетей переменного тока с изолированной нейтралью | |
US4547751A (en) | System for frequency modulation | |
JP2003037533A (ja) | 電力線通信装置 | |
SU1213441A1 (ru) | Устройство дл контрол исправности цепей фазовращател | |
SU1141575A1 (ru) | Преобразователь выходных сигналов индуктосина | |
RU2033621C1 (ru) | Устройство автоматического контроля правильности чередования и обрыва фаз и уровня напряжения в трехфазных сетях | |
JP2963848B2 (ja) | Pwm信号によるデータ通信方法およびその装置 | |
SU1095100A1 (ru) | Устройство дл измерени сопротивлени изол ции электрических сетей | |
JPS6336588B2 (ja) | ||
JPH0636238B2 (ja) | 信号伝送路監視装置 | |
JPH06284049A (ja) | 電路を用いたデータ伝送装置 | |
SU943986A1 (ru) | Устройство автоматического прекращени асинхронного хода в энергосистеме | |
SU1765046A1 (ru) | Устройство дл определени местоположени подвижных объектов |