[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS62150772A - Bipolar transistor device and its manufacturing method - Google Patents

Bipolar transistor device and its manufacturing method

Info

Publication number
JPS62150772A
JPS62150772A JP60296349A JP29634985A JPS62150772A JP S62150772 A JPS62150772 A JP S62150772A JP 60296349 A JP60296349 A JP 60296349A JP 29634985 A JP29634985 A JP 29634985A JP S62150772 A JPS62150772 A JP S62150772A
Authority
JP
Japan
Prior art keywords
base region
region
conductivity type
emitter
moat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60296349A
Other languages
Japanese (ja)
Inventor
Hitoshi Yamaguchi
仁 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP60296349A priority Critical patent/JPS62150772A/en
Publication of JPS62150772A publication Critical patent/JPS62150772A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はバイポーラトランジスタ装置およびその製造方
法に係わり、特に、高周波特性に優れたバイポーラトラ
ンジスタ装置およびその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a bipolar transistor device and a method for manufacturing the same, and more particularly to a bipolar transistor device with excellent high frequency characteristics and a method for manufacturing the same.

〈従来の技術〉 第2図(a)乃至(e)は従来のバイポーラトランジス
タ装置の製造方法の各工程を示す断面図であり、該製造
方法においては、まず、n型の半導体基板1の表面を熱
酸化して二酸化シリコン膜2を成長させる(第2図(a
))。続いて、ホトエツチングにより二酸化シリコン膜
2を選択的に除去し、グラフトベース形成予定領域を露
出させる。このグラフトベース形成予定領域にp型の不
純物を導入してグラフトベース領域3を形成する(第2
図(b))。この後、ホトレジスト工程を経て二酸化シ
リコン膜2を選択的に除去し、ベース形成予定領域を請
出させ、p型の不純物を導入してベース領域4を形成す
る(第2図(C))。
<Prior Art> FIGS. 2(a) to 2(e) are cross-sectional views showing each step of a conventional method for manufacturing a bipolar transistor device. is thermally oxidized to grow a silicon dioxide film 2 (see Fig. 2(a)
)). Subsequently, the silicon dioxide film 2 is selectively removed by photoetching to expose the region where the graft base is to be formed. A p-type impurity is introduced into this region where the graft base is to be formed to form the graft base region 3 (second
Figure (b)). Thereafter, the silicon dioxide film 2 is selectively removed through a photoresist process to expose a region where a base is to be formed, and a p-type impurity is introduced to form a base region 4 (FIG. 2(C)).

ベース領域4の形成工程が終了すると、半導体基板1の
表面は再び二酸化シリコン膜2で被われるので、再びホ
トレジスト工程により二酸化シリコン膜2を選択的に除
去してベース領域4中のエミッタ形成予定領域を露出さ
せる(第2図(d))。
When the step of forming the base region 4 is completed, the surface of the semiconductor substrate 1 is covered with the silicon dioxide film 2 again, so the silicon dioxide film 2 is selectively removed by the photoresist step again, and the area in the base region 4 where the emitter is to be formed is removed. (Fig. 2(d)).

続く工程ではエミッタ形成予定領域にn型の不純物を導
入してエミッタ領域5を形成しく第2図(e))、以後
標準的な電極形成工程を経てパイ、ポーラトランジスタ
装置が完成する。
In the next step, an n-type impurity is introduced into the region where the emitter is to be formed to form the emitter region 5 (FIG. 2(e)), and then standard electrode forming steps are carried out to complete the pie/polar transistor device.

〈発明の解決しようとする問題点〉 しかしながら、上記従来のバイポーラトランジスタ装置
にあっては、エミッタ領域5がベース領域4の表面部に
形成されていたので、ベース・エミッタ接合の面積が広
くなり、該ベース・エミッタ接合に起因する寄生容量も
増加しバイポーラトランジスタの高周波特性を向上させ
られないという問題点があった。しかも、エミッタ領域
5をベース領域5の表面部に形成することは、ベース領
域4における表面再結合の影響が大きく、エミッタ電圧
とエミッタ接地電流利得h f eとの良好な直線性が
得難いという問題点もあった。
<Problems to be Solved by the Invention> However, in the conventional bipolar transistor device described above, since the emitter region 5 is formed on the surface of the base region 4, the area of the base-emitter junction becomes large. There is a problem in that the parasitic capacitance caused by the base-emitter junction also increases, making it impossible to improve the high frequency characteristics of the bipolar transistor. Moreover, forming the emitter region 5 on the surface of the base region 5 has a problem in that the influence of surface recombination in the base region 4 is large, and it is difficult to obtain good linearity between the emitter voltage and the emitter grounded current gain h f e. There were also points.

加えて、従来のバイポーラトランジスタ装置の製造方法
は、グラフトベース領域3の形成とベース領域4の形成
とエミッタ領域5の形成とを互いに何等関係のない独立
したホトレジスト工程を経て形成していたので、各ホト
レジスト工程におけるマスク合せの誤差によりエミッタ
領域5の一部が高不純物濃度のグラフトベース領域3内
に及ぶことがあり、かかるグラフトベース領域3とエミ
ッタ領域5との重複を避けるには、ベース領域4を広く
してグラフトベース領域3とエミッタ領域5とを互いに
離隔させなければならなかった。その結果、従来の製造
方法で形成されるバイポーラトランジスタ装置では、各
素子の占有面積が増加するうえ、エミッタ領域3の浅接
合化に伴いベース寄生抵抗rbb’が増大しノイズ特性
が悪化するという問題点もあった。
In addition, in the conventional method for manufacturing a bipolar transistor device, the formation of the graft base region 3, the formation of the base region 4, and the formation of the emitter region 5 were formed through independent photoresist processes that had no relation to each other. Due to mask alignment errors in each photoresist process, a part of the emitter region 5 may extend into the graft base region 3 with a high impurity concentration. 4 had to be widened to separate the graft base region 3 and emitter region 5 from each other. As a result, in bipolar transistor devices formed by conventional manufacturing methods, the area occupied by each element increases, and as the emitter region 3 becomes shallower, the base parasitic resistance rbb' increases and noise characteristics deteriorate. There were also points.

従って、本発明の第1の目的は、高周波特性とノイズ特
性と電流利得hfeの直線性とに優れたバイポーラトラ
ンジスタ装置の構造を提供することであり、上記第1の
目的に牽連する第2の目的は、グラフトベース領域3と
エミッタ領域5との間隔を減少させてもグラフトベース
領域3とエミッタ領域5との重複が生じないバイポーラ
トラジスタ装置の製造方法を提供することである。
Therefore, a first object of the present invention is to provide a structure of a bipolar transistor device that is excellent in high frequency characteristics, noise characteristics, and linearity of current gain hfe. The object is to provide a method for manufacturing a bipolar transistor device in which the graft base region 3 and the emitter region 5 do not overlap even when the distance between the graft base region 3 and the emitter region 5 is reduced.

〈問題点を解決するための手段〉 本願第1発明は、第1導電型の半導体基板の表面部に低
濃度の第2導電型不純物を導入して形成された活性ベー
ス領域と、該活性ベース領域の外周に高濃度の第2導電
型不純物を導入して形成された不活性ベース領域と、前
記活性ベース領域の表面部に第1導電型の不純物を導入
して形成されたエミッタ領域とを有するバイポーラトラ
ンジスタ装置において、前記活性ベース領域と不活性ベ
ース領域との表面および前記エミッタ領域の側面を被う
絶縁膜を設けたことを要旨としており、本願第2発明は
、第1導電型の半導体基板の表面部に第2導電型の不純
物を導入して低不純物濃度の活性ベース領域を形成する
工程と、該活性ベース領域の周辺部と該活性ベース領域
の周辺部に連続する不活性ベース形成予定領域との表面
部を選択的に除去し前記活性ベース領域より浅いモート
を形成する工程と、該モーI−の壁面を酸化し前記モー
トの深さより薄い酸化+11Jを形成する工程と、該酸
化膜を介して第2導電型の不純物を不活性べ一ス形成予
定領域にイオン注入し不活性ベース領域を形成する工程
と、前記酸化膜に囲まれた活性ベース領域の表面部に第
1導電型の不純物を導入しエミッタ領域を形成する工程
とを含むことを目的にしている。
<Means for Solving the Problems> The first invention of the present application includes an active base region formed by introducing a low concentration of second conductivity type impurity into the surface portion of a first conductivity type semiconductor substrate; an inactive base region formed by introducing impurities of a second conductivity type at a high concentration into the outer periphery of the region; and an emitter region formed by introducing impurities of a first conductivity type into a surface portion of the active base region. The gist of the bipolar transistor device is that an insulating film is provided to cover the surfaces of the active base region and the inactive base region and the side surfaces of the emitter region. A step of introducing impurities of a second conductivity type into the surface portion of the substrate to form an active base region with a low impurity concentration, and forming an inactive base continuous to the periphery of the active base region and the periphery of the active base region. a step of selectively removing a surface portion with a planned region to form a moat shallower than the active base region; a step of oxidizing the wall surface of the moat I- to form an oxidation +11J thinner than the depth of the moat; A step of ion-implanting impurities of a second conductivity type into a region where an inactive base is to be formed through a film to form an inactive base region, and implanting a first conductive type into a surface portion of the active base region surrounded by the oxide film. The method is intended to include a step of introducing type impurities and forming an emitter region.

〈作用および効果〉 本願第1発明にあっては、バイポーラトランジスタ装置
の活性ベース領域と不活性ベース領域との表面および前
記エミッタ領域の側面を絶縁膜で被い、活性ベース領域
とエミッタ領域とを活性ベース領域の底面においてのみ
接合させたので、ベース・エミッタ接合の面積を減少さ
せることができ、寄生容量を減少させることができた。
<Operations and Effects> In the first invention of the present application, the surfaces of the active base region and the inactive base region of the bipolar transistor device and the side surfaces of the emitter region are covered with an insulating film, and the active base region and the emitter region are separated. Since the junction was made only at the bottom of the active base region, the area of the base-emitter junction could be reduced, and the parasitic capacitance could be reduced.

従って、該寄生容量の充電時間も短くなり、活性ベース
領域に印加される高周波の信号にも追従することができ
る。さらに、エミッタ領域の側面を絶縁膜で被ったこと
により、活性ベース領域の表面における再結合を減少さ
せることができ、直線的な電圧と電流利得との関係を形
成することができる。
Therefore, the charging time of the parasitic capacitance is shortened, and it is possible to follow high frequency signals applied to the active base region. Furthermore, by covering the sides of the emitter region with an insulating film, recombination at the surface of the active base region can be reduced and a linear voltage-current gain relationship can be formed.

また1本願第2発明にあっては、活性ベース領域より浅
いモートの壁面を酸化し該モートの深さより薄い酸化膜
を形成した後、該酸化膜を介して第2導電型の不純物を
不活性ベース形成予定領域にイオン注入し不活性ベース
領域を形成するので、イオンの通過しなければならない
酸化膜の厚さはモートの底面と側面とでは異なる。その
結果、イオンに付与するエネルギを調整することにより
、モートの底面下にのみ第2導電型の不純物を注入し、
モートの側面に形成された酸化膜の下には不純物が到達
できないようにすることができる。従って、イオン注入
の後、酸化膜に囲まれた活性ベース領域の表面部に第1
導電型の不純物を溝入してエミッタ領域を形成すると、
該エミッタ領域と不活性ベース領域との間には酸化膜の
厚さと略等しい幅の活性ベース領域が介在するようにな
る。
In addition, in the second invention of the present application, after oxidizing the wall surface of the moat shallower than the active base region to form an oxide film thinner than the depth of the moat, impurities of the second conductivity type are inactivated through the oxide film. Since ions are implanted into the region where the base is to be formed to form an inactive base region, the thickness of the oxide film through which ions must pass differs between the bottom and side surfaces of the moat. As a result, by adjusting the energy given to the ions, the second conductivity type impurity was implanted only under the bottom surface of the moat.
It is possible to prevent impurities from reaching under the oxide film formed on the side surface of the moat. Therefore, after ion implantation, the first
When forming an emitter region by grooving conductivity type impurities,
An active base region having a width approximately equal to the thickness of the oxide film is interposed between the emitter region and the inactive base region.

酸化膜の厚さは、マスク合せの精度よりはるかに精密に
制御できるので、エミッタ領域と不活性ベース領域との
重複を生じさせることなくエミッタ領域と不活性ベース
領域との間隔を減少させることができ、素子の占有面積
の減少と、寄生ベース抵抗rbb’の低下によるノイズ
特性の向上を図ることができる。
Because the oxide thickness can be controlled much more precisely than mask alignment, it is possible to reduce the spacing between the emitter and passive base regions without creating overlap between the emitter and passive base regions. Therefore, it is possible to reduce the area occupied by the element and improve noise characteristics by lowering the parasitic base resistance rbb'.

〈実施例〉 第1図(a)乃至(g)は本発明の第1実施例の各工程
を示す断面図であり、まず、n型の半導体基板11の表
面を熱酸化して二酸化シリコン膜12を約5000人成
長させる。続いて、ホトエツチングによりベース形成予
定領域を露出させ、約40乃至50kavのエネルギで
ボロンを1013乃至1014注入してベース領域13
を形成する(第1図(a))。二酸化シリコン膜を全面
的に除去して半導体基板11の表面を露出させた後。
<Example> FIGS. 1(a) to 1(g) are cross-sectional views showing each step of the first example of the present invention. First, the surface of an n-type semiconductor substrate 11 is thermally oxidized to form a silicon dioxide film. 12 to grow to about 5,000 people. Subsequently, the region where the base is to be formed is exposed by photoetching, and 1013 to 1014 boron is implanted at an energy of about 40 to 50kav to form the base region 13.
(Fig. 1(a)). After the silicon dioxide film is completely removed to expose the surface of the semiconductor substrate 11.

半導体基板11の表面を被うポリシリコン膜14を約1
000人波着し、さらに窒化シリコン膜15を約200
0人波着する(第ill (b) )。窒化シリコン膜
15の上にホトレジスト膜を塗布し、これをパターン形
成してベース領域13の中央部を被うマスクを形成する
。このホトレジスト膜をマスクとして窒化シリコン膜1
5とポリシリコン1114とベース領域13の周辺部を
含む半導体基板11を順次エツチングで除去する。かか
るエツチングにより半導体基板11の表面にはベース領
域13より浅いモート16が形成される(第1図(c)
)、この後、窒化シリコン膜15をマスクとしてベース
領域13の周辺部を含む半導体基板11の表面とポリシ
リコン膜14の側面とを熱酸化してモート16の深さよ
り薄い酸化膜17を形成する(第1図(d))。続いて
、約60乃至70kevで半導体基板11のグラフトベ
ース形成予定領域に1014乃至1015のボロンを注
入し、グラフトベース領域18を形成する(第1図(e
))。このイオン注入では、モート16の底面に成長し
た酸化膜17がモート16の側面に成長した酸化膜17
より薄いので(すなわち、酸化+1’J 17の厚さは
熱酸化後のモートの深さより薄い)、イオン注入された
ボロンはモート16の底面に成長した酸化膜17を通過
して半導体基板11に達するものの、モート16の側面
に成長した酸化膜17を通BHX11できない。続く工
程では、ベース領域13中央部の窒化シリコン膜15を
除去し、約30keyで約1011′のn型の不純物を
ベース領域13の中央部に導入してエミッタ領域を形成
する(第1図(f))。上述のように、モート16の側
面に成長した酸化膜17の下にはボロンが到達しないの
で、この領域の不純物濃度は高められておらず、従って
、エミッタ領域19とグラフトベース領域18とは重複
することはない。しかも、酸化膜17の厚さはオングス
トロームの範凹で制御可能なので、エミッタ領域19と
グラフトベース領域18との間隔を極めて小さくするこ
とができる。エミッタ領域19の形成後、酸化膜17に
コンタクトホールを穿設し、アルミニウムを全面に被着
させた後、これをパターン形成してベース電極20とエ
ミッタ電極21とを形成する(第1図(g))。
The polysilicon film 14 covering the surface of the semiconductor substrate 11 is
000 people arrived, and approximately 200 silicon nitride films were deposited.
0 people arrive (No. ill (b)). A photoresist film is applied on the silicon nitride film 15 and patterned to form a mask covering the center of the base region 13. Using this photoresist film as a mask, the silicon nitride film 1 is
5, polysilicon 1114, and the semiconductor substrate 11 including the peripheral portion of the base region 13 are sequentially removed by etching. By such etching, a moat 16 shallower than the base region 13 is formed on the surface of the semiconductor substrate 11 (FIG. 1(c)).
), then, using the silicon nitride film 15 as a mask, the surface of the semiconductor substrate 11 including the peripheral part of the base region 13 and the side surface of the polysilicon film 14 are thermally oxidized to form an oxide film 17 thinner than the depth of the moat 16. (Figure 1(d)). Subsequently, 1014 to 1015 boron is implanted into the region of the semiconductor substrate 11 where the graft base is to be formed at approximately 60 to 70 keV to form the graft base region 18 (see FIG. 1(e)).
)). In this ion implantation, the oxide film 17 grown on the bottom surface of the moat 16 is replaced by the oxide film 17 grown on the side surface of the moat 16.
(i.e., the thickness of oxidation +1'J 17 is thinner than the depth of the moat after thermal oxidation), the implanted boron passes through the oxide film 17 grown on the bottom of the moat 16 and into the semiconductor substrate 11. However, the BHX 11 cannot pass through the oxide film 17 grown on the side surface of the moat 16. In the subsequent step, the silicon nitride film 15 in the center of the base region 13 is removed, and an n-type impurity of about 1011' in about 30 keys is introduced into the center of the base region 13 to form an emitter region (see FIG. 1). f)). As mentioned above, since boron does not reach under the oxide film 17 grown on the side surface of the moat 16, the impurity concentration in this region is not increased, and therefore the emitter region 19 and the graft base region 18 overlap. There's nothing to do. Moreover, since the thickness of the oxide film 17 can be controlled within the range of angstroms, the distance between the emitter region 19 and the graft base region 18 can be made extremely small. After forming the emitter region 19, a contact hole is made in the oxide film 17, aluminum is deposited on the entire surface, and then patterned to form a base electrode 20 and an emitter electrode 21 (see FIG. 1). g)).

かかる#造工程を経て形成されるバイポーラトランジス
タ装置は、エミッタ領域19の側壁が酸化膜17に被わ
れ、ベース領域13とエミッタ領域19との接合面積が
減少する。ベース領域13とエミッタ領域19との接合
面積の減少は寄生容斌の減少となり、バイポーラトラン
ジスタ装置の高周波特性を向上させることができる。ま
た、エミッタ領域19の側壁を酸化膜17シリコン膜1
4で被うことは、ベース領域表面の再結合の減少となり
、電流利得の印加電圧に対する直線性を良くすることが
できる。さらに、上記一実施例の製造方法では、エミッ
タ領域19とグラフトベース領域18との間隔を極めて
小さくすることができるので、ベース領域13の寄生抵
抗を減少させ、ノイズ特性を向上させることができる。
In the bipolar transistor device formed through such a manufacturing process, the side walls of the emitter region 19 are covered with the oxide film 17, and the junction area between the base region 13 and the emitter region 19 is reduced. A reduction in the junction area between the base region 13 and the emitter region 19 results in a reduction in parasitic capacitance, and it is possible to improve the high frequency characteristics of the bipolar transistor device. Further, the side walls of the emitter region 19 are covered with an oxide film 17 and a silicon film 1.
4 reduces recombination on the surface of the base region and improves the linearity of the current gain with respect to the applied voltage. Further, in the manufacturing method of the above embodiment, the distance between the emitter region 19 and the graft base region 18 can be made extremely small, so that the parasitic resistance of the base region 13 can be reduced and the noise characteristics can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)乃至(g)は本発明の一実施例の各工程を
表わす断面図、第2図(a)乃至(e)は従来例の各工
程を表わす断面図である。 11・・・・・・・半導体基板、 13・・・・・・・活性ベース領域、 16・ ・ ・ ・ ・ ・ ・モート、18・・・・
・・・不活性ベース領域、(グラフトベース領域) 19・・・・・・・エミッタ領域。 特許出願人      ローム株式会社代理人   弁
理士  桑 井 清 −(a) (b) (C) 第1図 17:酸1巳馳 (CI) ]7 髪 ]8:今シ占性に一ス頌鳳 (e) 第1図 1つ: 1五・ソ9勺負戚 (f) 第1図 (a) Cb) (C) 第2図 第2図
FIGS. 1(a) to 1(g) are sectional views showing each step of an embodiment of the present invention, and FIGS. 2(a) to 2(e) are sectional views showing each step of a conventional example. 11...Semiconductor substrate, 13...Active base region, 16...Moat, 18...
...Inactive base region, (graft base region) 19...Emitter region. Patent Applicant: ROHM Co., Ltd. Agent, Patent Attorney Kiyoshi Kuwai - (a) (b) (C) Figure 1 17: Acid Ichimichi (CI)] 7 Hair] 8: An ode to Imashii Divination (e) Figure 1 one: 15/So9 negative relation (f) Figure 1 (a) Cb) (C) Figure 2 Figure 2

Claims (2)

【特許請求の範囲】[Claims] (1)第1導電型の半導体基板の表面部に低濃度の第2
導電型不純物を導入して形成された活性ベース領域と、
該活性ベース領域の外周に高濃度の第2導電型不純物を
導入して形成された不活性ベース領域と、前記活性ベー
ス領域の表面部に第1導電型の不純物を導入して形成さ
れたエミッタ領域とを有するバイポーラトランジスタ装
置において、前記活性ベース領域と不活性ベース領域と
の表面および前記エミッタ領域の側面を被う絶縁膜を設
けたことを特徴とするバイポーラトランジスタ装置。
(1) A low concentration of second conductivity is applied to the surface of the first conductivity type semiconductor substrate.
an active base region formed by introducing conductivity type impurities;
an inactive base region formed by introducing impurities of a second conductivity type at a high concentration into the outer periphery of the active base region; and an emitter formed by introducing impurities of a first conductivity type into the surface portion of the active base region. 1. A bipolar transistor device comprising: an insulating film covering surfaces of the active base region and the inactive base region and side surfaces of the emitter region.
(2)第1導電型の半導体基板の表面部に第2導電型の
不純物を導入して低不純物濃度の活性ベース領域を形成
する工程と、該活性ベース領域の周辺部と該活性ベース
領域の周辺部に連続する不活性ベース形成予定領域との
表面部を選択的に除去し前記活性ベース領域より浅いモ
ートを形成する工程と、該モートの壁面を酸化し前記活
性モートの深さより薄い酸化膜を形成する工程と、該酸
化膜を介して第2導電型の不純物を不活性ベース形成予
定領域にイオン注入し不活性ベース領域を形成する工程
と、前記酸化膜に囲まれた活性ベース領域の表面部に第
1導電型の不純物を導入しエミッタ領域を形成する工程
とを含むバイポーラトランジスタ装置の製造方法。
(2) A step of introducing impurities of a second conductivity type into the surface portion of the semiconductor substrate of the first conductivity type to form an active base region with a low impurity concentration; a step of selectively removing a surface portion of an inert base formation planned region that is continuous with the peripheral portion to form a moat shallower than the active base region; and a step of oxidizing the wall surface of the moat to form an oxide film thinner than the depth of the active moat. a step of forming an inactive base region by ion-implanting a second conductivity type impurity into a region where an inactive base is to be formed through the oxide film, and a step of forming an inactive base region surrounded by the oxide film. A method for manufacturing a bipolar transistor device, comprising the step of introducing impurities of a first conductivity type into a surface portion to form an emitter region.
JP60296349A 1985-12-24 1985-12-24 Bipolar transistor device and its manufacturing method Pending JPS62150772A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60296349A JPS62150772A (en) 1985-12-24 1985-12-24 Bipolar transistor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60296349A JPS62150772A (en) 1985-12-24 1985-12-24 Bipolar transistor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JPS62150772A true JPS62150772A (en) 1987-07-04

Family

ID=17832401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60296349A Pending JPS62150772A (en) 1985-12-24 1985-12-24 Bipolar transistor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JPS62150772A (en)

Similar Documents

Publication Publication Date Title
JPH10335646A (en) MOS field effect transistor device and method of manufacturing the same
JP3790282B2 (en) Bipolar transistor and manufacturing method thereof
US5073506A (en) Method for making a self-aligned lateral bipolar SOI transistor
JPS62290173A (en) Manufacture of semiconductor integrated circuit device
JPS62150772A (en) Bipolar transistor device and its manufacturing method
JP3062597B2 (en) Method for manufacturing semiconductor device
JPS63305566A (en) Semiconductor device and its manufacturing method
JPS61201475A (en) Manufacturing method of junction field effect transistor
KR20000076935A (en) Method for Manufacturing a Semiconductor Device
JPS6149469A (en) Manufacture of semiconductor device
JP3179794B2 (en) Method for manufacturing semiconductor device
JP2745946B2 (en) Method for manufacturing semiconductor integrated circuit
JPS61265870A (en) Method for manufacturing field effect transistors
JP2573303B2 (en) Method for manufacturing semiconductor device
JPS6295871A (en) Manufacturing method of semiconductor device
JPS58142575A (en) Manufacturing method of semiconductor device
JPS61184872A (en) Manufacture of semiconductor device
JPS61201465A (en) Transistor manufacturing method
JPS63111667A (en) Manufacture of semiconductor device
JPH05182977A (en) Manufacture of semiconductor device
JPS6015971A (en) Manufacturing method of semiconductor device
JPH01120062A (en) Manufacture of semiconductor device
JPH022628A (en) Bipolar transistor manufacturing method
JPH0198264A (en) Semiconductor device
JPS61185969A (en) Manufacture of semiconductor device