JPS62102655A - 交換機閉塞信号送出方式 - Google Patents
交換機閉塞信号送出方式Info
- Publication number
- JPS62102655A JPS62102655A JP24187985A JP24187985A JPS62102655A JP S62102655 A JPS62102655 A JP S62102655A JP 24187985 A JP24187985 A JP 24187985A JP 24187985 A JP24187985 A JP 24187985A JP S62102655 A JPS62102655 A JP S62102655A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- information
- communication path
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＰＣＭ端局装置における交換機閉塞信号送出方
式に関する。
式に関する。
従来の技術
従来のＰＣＭ端局装置は、各通話盤の信号情報の時分割
出力をワイアードＯＲ接続することにより多重化してい
る為に１通話路盤の未実装により当該通話路へ送出され
る信号情報が固定パターンとなることを利用して対向装
置の当該通話路を閉塞する方法をとっていた。
出力をワイアードＯＲ接続することにより多重化してい
る為に１通話路盤の未実装により当該通話路へ送出され
る信号情報が固定パターンとなることを利用して対向装
置の当該通話路を閉塞する方法をとっていた。
第３図は従来の交換機閉塞信号送出方式の例を示すブロ
ック図で、第４図はその動作を示すタイムチャートであ
る。
ック図で、第４図はその動作を示すタイムチャートであ
る。
第３図において、第１の通話路盤１１から第ｎ（ｎは自
然数）の通話路盤１５の各通話路盤の時分割出力は、抵
抗１６によりブルアツブされ、多重回路１７に供給され
ている。ここで、多重回路１７から切）離された第（ｎ
−＝）の通話路１１１４のは号情報が時分割出力される
第４図の１号１１０のＴｎ −ｓの時間において多重回
路入力はプルアップ抵抗１６により＠Ｈ＃レベルに固定
される。ＣＣＩＴＴ勧告のＧ、 ７３２によれば％Ｉｔ
号情報（Ｃｈａｎｎｅｌ ＡｓｓｏｃｉａｔｅｄＳｉｇ
ｎａｌｌｉｎｇ）の伝送用ビットとして１通話路当り４
ビツト用意されている。
然数）の通話路盤１５の各通話路盤の時分割出力は、抵
抗１６によりブルアツブされ、多重回路１７に供給され
ている。ここで、多重回路１７から切）離された第（ｎ
−＝）の通話路１１１４のは号情報が時分割出力される
第４図の１号１１０のＴｎ −ｓの時間において多重回
路入力はプルアップ抵抗１６により＠Ｈ＃レベルに固定
される。ＣＣＩＴＴ勧告のＧ、 ７３２によれば％Ｉｔ
号情報（Ｃｈａｎｎｅｌ ＡｓｓｏｃｉａｔｅｄＳｉｇ
ｎａｌｌｉｎｇ）の伝送用ビットとして１通話路当り４
ビツト用意されている。
従来の方式においては、この４ビツトのウチ使用してい
るビットを通話路盤の未実装によって前記″″Ｈ”レベ
ルを多重回路１７から論理値＠１＃とじて送出すること
により、対向装置の通話路盤では交換機に対し閉塞信号
を送出していた。
るビットを通話路盤の未実装によって前記″″Ｈ”レベ
ルを多重回路１７から論理値＠１＃とじて送出すること
により、対向装置の通話路盤では交換機に対し閉塞信号
を送出していた。
発明が解決しようとする問題点
しかしながら、上述した従来の交換機閉塞信号送出方式
では、通話路盤の未実装により当該通話路の信号情報タ
イムスロットに送出される１通話路当り４ビツトのすべ
て又は一部のビットを論理値″″１”と“Ｏ”の任意の
組み合わせで送出することや、通話路毎に異なった交換
機閉塞信号を送出することか不可能であった。
では、通話路盤の未実装により当該通話路の信号情報タ
イムスロットに送出される１通話路当り４ビツトのすべ
て又は一部のビットを論理値″″１”と“Ｏ”の任意の
組み合わせで送出することや、通話路毎に異なった交換
機閉塞信号を送出することか不可能であった。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することにある。
問題点を解決するための手段
上記目的を達成する為に１本発明に係る交換機閉塞は号
方式は、各通話路盤が未実装であることを検出する通話
路盤未実装情報検出回路と、通話路毎に対応する交換機
閉塞信号を装置外部から任意に設定記憶する手段と、前
記記憶手段から呼び出した交換機閉塞信号を多重化フレ
ームの当該１号情報タイムスロットに送出する多重回路
とを有して構成される。
方式は、各通話路盤が未実装であることを検出する通話
路盤未実装情報検出回路と、通話路毎に対応する交換機
閉塞信号を装置外部から任意に設定記憶する手段と、前
記記憶手段から呼び出した交換機閉塞信号を多重化フレ
ームの当該１号情報タイムスロットに送出する多重回路
とを有して構成される。
実池例
次に１本発明をその好ましい一実洩例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実権例を示すブロック構成図であり
、第２図はその動作例を示すタイムチャートである。
、第２図はその動作例を示すタイムチャートである。
第１図において、第１の通話路盤１から第ｎの通話路盤
５の時分割出力された言分情報はそれぞれ多重回路１０
にワイヤードＯＲ接続されている。
５の時分割出力された言分情報はそれぞれ多重回路１０
にワイヤードＯＲ接続されている。
更に、通話路盤毎に時分割出力されている信号情報と同
じタイミングで各通話路盤の実装を示すべく、＠Ｌ”レ
ベルが通話路盤未実装検出回路８にワイヤードＯＲ接続
されている。
じタイミングで各通話路盤の実装を示すべく、＠Ｌ”レ
ベルが通話路盤未実装検出回路８にワイヤードＯＲ接続
されている。
ここで第（ｎ−１）の通話路盤４が未実装である場合に
は、第（ｒｌ−＝）の通話路盤の未実装状態を示す第２
図の信号１０４の’ｐｎ−鳳の時間には″″Ｌ＃Ｌ＃レ
ベルされないために、プルアップ抵抗６により通話路盤
未実装検出回路８に″Ｈ”レベルが供給され゛る。通話
路盤未実装検出回路８では該＠Ｈ＃レベルにより第（ｎ
−＝）の通話路盤４が未実装であるために通話不能であ
ることを検出し、予め交換機閉塞信号用メモリ９に書き
込まれていた当該通話路に対応する交換機閉塞１号を呼
び出す。多重回路１０では呼び出された交換機閉塞１号
を第＜ｎ−＞の通話路盤４の言置情報を送出するために
割り当てられている多重化フレームの１号情報タイムス
ロットに挿入し、他通話路盤の情報とともに多重送出す
る。
は、第（ｒｌ−＝）の通話路盤の未実装状態を示す第２
図の信号１０４の’ｐｎ−鳳の時間には″″Ｌ＃Ｌ＃レ
ベルされないために、プルアップ抵抗６により通話路盤
未実装検出回路８に″Ｈ”レベルが供給され゛る。通話
路盤未実装検出回路８では該＠Ｈ＃レベルにより第（ｎ
−＝）の通話路盤４が未実装であるために通話不能であ
ることを検出し、予め交換機閉塞信号用メモリ９に書き
込まれていた当該通話路に対応する交換機閉塞１号を呼
び出す。多重回路１０では呼び出された交換機閉塞１号
を第＜ｎ−＞の通話路盤４の言置情報を送出するために
割り当てられている多重化フレームの１号情報タイムス
ロットに挿入し、他通話路盤の情報とともに多重送出す
る。
発明の詳細
な説明したように、本発明によれば、各通話路盤の未実
装を検出し、予め通話路毎に設定された交換機閉塞信号
を（４号情報タイムスロットに挿入することにより、信
号情報伝送用として通話路当り用意されている４ビツト
を任意のパターンとして送出することか可能となる。
装を検出し、予め通話路毎に設定された交換機閉塞信号
を（４号情報タイムスロットに挿入することにより、信
号情報伝送用として通話路当り用意されている４ビツト
を任意のパターンとして送出することか可能となる。
また、通話路毎に対もした交換機閉塞信号メモリを用意
することで通話路毎に異なったパターンを送出すること
も可能と々る。
することで通話路毎に異なったパターンを送出すること
も可能と々る。
更に、各通話路盤で障害が発生したときにおいても、当
該通話路盤から通話路盤未実装時と同様に通話路盤未実
装検出回路に対し″″Ｈ＃Ｈ＃レベルすれば同様の効果
が期待できる。
該通話路盤から通話路盤未実装時と同様に通話路盤未実
装検出回路に対し″″Ｈ＃Ｈ＃レベルすれば同様の効果
が期待できる。
第１図は本発明の一実瘤例を示すブロック構成図、第２
図は本発明の一実抱例におけるタイムチャート、第３図
は従来の交換機閉塞信号方式の一例を示すブロック図、
第４図はそのタイムチャート、第５図はＣＣＩＴＴ勧告
Ｇ、７３２に従って送出される多重ＰＣＭ茗号言分すタ
イムチャートである。 １％１１・・・第１の通話路盤、２．１２・・・第２の
通話路盤、３．１３・・・第（ｎ−、）の通話路盤、４
．１４・・・第（ｎ−１）の通話路盤、５，１５・・・
第ｎの通話路盤、６゜７．１６・・・プルアップ抵抗、
８・・・通話路盤未実装検出回路、９・・・交換機閉塞
信号用メモリ、１０％１７・・・多重回路、１０１・・
・第１の通話路盤の未実装情報、１０２・・・第２の通
話路盤の未実装情報、１０３・・・第（ｎ−ｓ）の通話
路盤の未実装情報、１０４・・・第（ｒｌ−）の通話路
盤の未実装情報、１０５・・・第ｎの通話路盤の未実装
情報、１０６・・・通話路盤未実装検出回路の入力情報
、１０７・・・第１の通話路盤の出力情報、１０８・・
・第２の通話路盤の出力情報、１０９・・・第（ｎ−＝
）の通話路盤の出力情報、１１０・・・第（ｎ−＝）の
通話路盤の出力情報％ １１１・・・第ｎの通話路盤の
出力情報。
図は本発明の一実抱例におけるタイムチャート、第３図
は従来の交換機閉塞信号方式の一例を示すブロック図、
第４図はそのタイムチャート、第５図はＣＣＩＴＴ勧告
Ｇ、７３２に従って送出される多重ＰＣＭ茗号言分すタ
イムチャートである。 １％１１・・・第１の通話路盤、２．１２・・・第２の
通話路盤、３．１３・・・第（ｎ−、）の通話路盤、４
．１４・・・第（ｎ−１）の通話路盤、５，１５・・・
第ｎの通話路盤、６゜７．１６・・・プルアップ抵抗、
８・・・通話路盤未実装検出回路、９・・・交換機閉塞
信号用メモリ、１０％１７・・・多重回路、１０１・・
・第１の通話路盤の未実装情報、１０２・・・第２の通
話路盤の未実装情報、１０３・・・第（ｎ−ｓ）の通話
路盤の未実装情報、１０４・・・第（ｒｌ−）の通話路
盤の未実装情報、１０５・・・第ｎの通話路盤の未実装
情報、１０６・・・通話路盤未実装検出回路の入力情報
、１０７・・・第１の通話路盤の出力情報、１０８・・
・第２の通話路盤の出力情報、１０９・・・第（ｎ−＝
）の通話路盤の出力情報、１１０・・・第（ｎ−＝）の
通話路盤の出力情報％ １１１・・・第ｎの通話路盤の
出力情報。
Claims (1)
- 複数の通話路情報を多重化するＰＣＭ端局装置において
、単一又は複数の通話路を有する通話路盤が未実装であ
ることを検出する未実装検出手段と、装置外部より任意
に設定可能な各通話路に対応する交換機閉塞信号を記憶
する記憶手段とを具備し、前記未実装検出手段からの情
報により、多重化フレームの当該信号情報タイムスロッ
トへ予め設定された前記交換機閉塞信号を送出すること
を特徴とする交換機閉塞信号送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241879A JPH0681194B2 (ja) | 1985-10-29 | 1985-10-29 | 交換機閉塞信号送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60241879A JPH0681194B2 (ja) | 1985-10-29 | 1985-10-29 | 交換機閉塞信号送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102655A true JPS62102655A (ja) | 1987-05-13 |
| JPH0681194B2 JPH0681194B2 (ja) | 1994-10-12 |
Family
ID=17080896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60241879A Expired - Lifetime JPH0681194B2 (ja) | 1985-10-29 | 1985-10-29 | 交換機閉塞信号送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681194B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504667A2 (de) * | 1991-03-22 | 1992-09-23 | Siemens Aktiengesellschaft | Verfahren und Anordnung zum Übertragen von Alarmhinweisen in einem flexiblen Multiplexsignal-Multiplexer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109442A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Blocking system for connection signal converting device of pcm terminal station equipment |
-
1985
- 1985-10-29 JP JP60241879A patent/JPH0681194B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109442A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Blocking system for connection signal converting device of pcm terminal station equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504667A2 (de) * | 1991-03-22 | 1992-09-23 | Siemens Aktiengesellschaft | Verfahren und Anordnung zum Übertragen von Alarmhinweisen in einem flexiblen Multiplexsignal-Multiplexer |
| EP0504667A3 (ja) * | 1991-03-22 | 1994-02-16 | Siemens Ag |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681194B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI865248A0 (fi) | Tiedonsiirtolaite | |
| KR910000653B1 (ko) | 디지탈 가입자 라인 인터페이스 장치 및 방법 | |
| EP0100614A3 (en) | Distributed digital exchange with improved switching system and input processor | |
| JPS598118B2 (ja) | デイジタルスイツチング装置 | |
| CA2047641A1 (en) | Basic rate interface | |
| SE8502115L (sv) | Telekommunikationssystem for vexelvis overforing av kretsformedlad respektive paketformedlad information | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPS62102655A (ja) | 交換機閉塞信号送出方式 | |
| US5768265A (en) | Duplex signal multiplexing system | |
| GB2213024A (en) | Data transmission system | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| US5408467A (en) | Transmit-receive unit for digital loop carrier transmission systems | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| KR100217939B1 (ko) | 트렁크 지정기능으로 군지연 특성을 개선한 가입자 보드 | |
| JP3115067B2 (ja) | シグナリングデータ伝送方式 | |
| KR870003631A (ko) | 시분할 다중 통신의 통신제어 방식 | |
| JPH04319825A (ja) | 通話路盤状態情報送出回路 | |
| JPS6425699A (en) | Remote installation type line concentrator for electronic exchange | |
| JPS6139661A (ja) | 回線編集装置 | |
| JPH0522289A (ja) | 同報通信制御方式 | |
| JPS60130947A (ja) | 通話路同期接続方式 | |
| JPS60157350A (ja) | デイジタル加入者線搬送方式 | |
| GB1538814A (en) | Method of monitoring parts of a multiplexer/demultiplexer unit | |
| JPS61157198A (ja) | 二線式時分割伝送方式 | |
| KR19980018653A (ko) | 코드화 펄스에 의한 패킷교환 및 변조트레임 채널장치 |