JPS6198381A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、表示制御装置に関するもので、例えば、ド
ツトマトリックス構成の液晶表示パネルに文字又は図形
を描かせる表示制御装置に利用して有効な技術に関する
ものである。

〔背景技術〕

従来より、ドツトマトリックス構成の液晶表示装置が、
例えば、「電子材料１誌の１９８０年ｌＯ月号１頁２１
〜頁４３において公知である。従来のドツトマトリック
ス構成の液晶表示パネルを用いた表示装置では、マイク
ロプロセッサ等により、その表示データを形成してリフ
レッシュメモリに保持させ、これを表示タイミングに従
って繰り返し読み出して表示を行わせるものである。こ
のリフレッシュメモリは、ＲＡＭ　（ランダム・アクセ
ス・メモリ）により構成される。このような表示制御に
おいては、アルファベント文字、数字を表示させる場合
、そのコード化された情報を、そのドツトマトリックス
に対応した表示データに変換する。一方、任意の図形を
描く場合には、その図形のドツトに対応したビット情報
を上記リフレッシュメモリに書込む必要がある。したが
って、文字等と図形との合成された表示を行わせる場合
には、表示方法が異なるため、その制御が極めて難しく
なる。

〔発明の目的〕

この発明の目的は、簡単な構成によって文字と図形とを
合成して表示させることのできる表示制御装置を提供す
ることにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

本願において開示される発明のうち代表的なものの概要
をＷｉ単に説明すれば、下記の通りである。

すなわち、リフレッシュメモリのメモリエリアを分割し
て、単位の表示タイミング期間で文字情報エリアと図形
情報エリアとを交互に指定するアドレスを発生させ、読
み出された信号を合成するようにするものである。

〔実施例〕

第１図には、この発明の一実施例のブロック図が示され
ている。

同図において、液晶表示パネルＬＣＤは、横方向に走査
電極が走っており、縦方向に信号電極が走っており、両
者の交点に表示ドツトが形成され、その明、暗によって
所定の表示が行われる。このようなドツトマトリックス
の液晶表示パネルＬＣＤは、公知であるのでその構造及
び動作原理の詳細な説明を省略する。

上記液晶表示パネルＬＣＤの走査電極には、走査電極駆
動回路Ｒ−ＤＲＶにより、順次選択駆動信号が供給され
る。この走査電極駆動回路Ｒ−Ｄ　　　　　’ＲＶは、
特に制限されないが、１チップの七ノリシック半導体集
積回路装置により構成され、液晶を交流駆動するための
多値パルスの駆動信号を形成する。例えば、このような
走査電極駆動回路Ｒ−ＤＲＶは、■日立製作所から販売
されている品名’ＨＤ４４１００ＨＪのような半導体集
積回路装置を利用すること赤できる。

上記液晶表示パネルＬＣＤの信号電極には、特に制限さ
れないが、１チップモノリシック半導体集積回路装置に
よって構成された信号電極駆動回路Ｃ−ＤＲＶにより形
成された表示信号が供給される。信号電極駆動回路Ｃ−
ＤＲＶは、上記同様な多値パルスの駆動信号を形成する
。この信号電極駆動回路Ｃ−ＤＲＶは、シリアルに供給
された表示データを受けてパラレル信号に変換して各信
号線電極に対応して表示信号を形成するシフトレジスタ
を含んでいる。

表示制御回路Ｃ０ＮＴは、上記表示データとそのタイミ
ング信号を形成する。すなわち、発振回路Ｏ３Ｃにより
形成された基準クロック信号を受けて、上記走査電極駆
動回路Ｒ−ＤＲＶと信号電極駆動回路Ｃ−ＤＲＶに供給
する互いに関連させられた走査電極の走査タイミング信
号と、信号電極の選択タイミング信号と、後述するリフ
レッシュメモリＲＡＭのアドレス信号とを形成する。こ
のアドレス信号に従って読み出された表示データを後述
するような所定の情報処理を行い、上記信号電極駆動回
路Ｃ−ＤＲＶに供給する表示データを形成する。なお、
後述するように表示制御回路Ｃ０ＮＴは、特に制限され
ないが、８ビツトのＡＳＣＩＩ（アスキー）コードを受
け、５×７ドツトで構成される文字、数字の画素データ
に変換する、いわゆるキャラクタゼネレータ（パターン
発生回路）を含んでいる。

リフレッシュメモリＲＡＭは、上記液晶表示パネルに表
示すべき表示文字に対応した文字コード信号又は図形等
の画素データを記憶するものである。すなわち、このリ
フレッシュメモリＲＡＭに書込まれた文字コード又は図
形データに従って繰り返しその表示を行うことによって
、液晶パネルＬＣＤに所定の表示を行わせる。

この実施例では、図形表示にあたりその図形を説明する
ため等に文字を挿入することが多いことから、両者の合
成表示データを簡単に形成するため、上記リフレッシュ
メモリＲＡＭは、文字情報エリアと図形情報エリアの２
つにメモリエリアが分割さている。なお、特に制限され
ないが、このリフレッシュメモリＲＡＭは、読み出し専
用の出力端子を有し、マイクロプロセッサＣＰＵ等から
の書込み／読み出しとは無関係にその読み出しを行うよ
うにさている。

第２図には、上記表示制御回路Ｃ０ＮＴの一実施例のブ
ロック図が示されている。

この実施例においては、特に制限されないが、アドレス
カウンタＡＤＣは、基準クロック信号φを受けて、これ
を計数することにより、リフレッシュメモリＲＡＭのア
ドレス信号を形成する。そして、上述したように、２つ
に分割されたメモリエリアを交互に指定するアドレス信
号を形成するため、その最上位ビットのアドレス信号は
、上記基準クロック信号φにより決定される。すなわち
、アドレスカウンタＡＤＣにより形成されたアドレス信
号の最上位ビットとして上記基準クロック信号φを付加
することにより、例えば、第３図のタイミング図に示す
ように、基準クロック信号φがハイレベル（論理“１”
）の前半周期では、文字情報が書込まれたメモリエリア
を指定するアドレス信号が形成される。このようにして
形成されたアドレス信号Ａ２１により読、み出された文
字コード信号は、例えば、上記基準クロック信号φの立
ち下がりエツジに同期してラッチ回路（レジスタ）Ｒ２
に保持される。そして、このラッチ回路Ｒ２の出力信号
は、パターン発生回路ＲＯＭに供給され、上記文字ドツ
ト情報に変換される。一方、基準クロック信号φがロウ
レベル（論理“０”）の後半周期では、図形情報が書込
まれたメモリエリアを指定するアドレス信号が形成され
る。このようにして形成されたアドレス信号Ａｌｌによ
り読み出された図形情報は、上記基準クロック信号φの
立ち上がりエツジに同期してラッチ回路（し　　　　　
　ｉジスタ）Ｒ１に保持される。以下、上記基準クロッ
ク信号φの１周期毎にアドレスカウンタＡＤＣが＋１の
計数動作を行うので、上記基準クロック信号φの到来毎
に順次歩進され（Ａ２２．Ａ１２及びＡ２３．Ａ１３・
・・のように）、上記分割されたメモリエリアを交互に
選択するアドレス信号を形成するものである。

上記後半周期社おいて、図形情報を読み出している期間
、パターン発生回路ＲＯＭがその文字コード情報を文字
パターン信号に変換する。そして、特に制限されないが
、次の読み出し期間において、上記文字パターン信号と
図形信号とは、オア（ＯＲ）ゲート回路Ｇを通すことに
より、合成されシリアルに上記信号電極駆動回路Ｃ−Ｄ
ＲＶに供給するものである。なお、第３図に示したタイ
ミング信号ＣＬは、１表示区間を示すタイミングであり
、図示しないがこの間に８１ｍのシフトクロック信号が
形成され、上記読み出された表示データがシリアルに送
出される。

〔効　果〕

（１）表示制御回路によってリフレッシュメモリの文字
情報エリアと図形情報エリアとを交互に指定するアドレ
ス信号を発生させてそれぞれの表示情報を読み出して、
これをオア回路等により合成して出力させるという簡単
な構成によって、文字と図形とを同時に表示させること
ができるという効果が得られる。

（２）アドレスカウンタの出力信号と、その入力クロッ
ク信号とを組み合わせることによって、リフレッシュメ
モリの文字情報エリアと図形情報エリアとを交互に指定
するアドレス信号を簡単に形成することができるという
効果が得られる。

（３）上記（２）により、リフレッシュメモリのアドレ
ス管理が極めて容易にできるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、上記２つのメ
モリエリアを指定するアドレス信号は、アドレスカウン
タの出力信号の最下位ビットとして、その人カクロフク
信号を利用するものであってもよい。また、文字と図形
を合成するアオ回路に、例えば、文字又は図形を優先的
に表示される機能を付加するものであってもよい。例え
ば、その表示区間に表示文字が有る場合には、図形情報
を強制的にマスクしたり、又はその逆を行うような機能
を付加するものであってもよい、上記リフレッシュメモ
リとしてのＲＡＭ及び／又は信号電極駆動回路Ｃ−ＤＲ
Ｖは、上記表示制御装置Ｃ０ＮＴに内蔵させるものであ
ってもよい。また、逆に、上記表示制御回路Ｃ０ＮＴに
形成される各回路ブロックをそれぞれ所定の組み合わせ
により、独立した半導体集積回路装置により構成するも
のであってもよい。

〔利用分野〕

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるドツト構成の液晶
表示パネルを用いた表示装置に通１　　　　　　用した
場合について説明したが、それに限定され；・１　　　
　　　おあ、）−ｉ？ｔよい３、よオ装置よ、７．よ、
。３工、陰極線管）を用いたもの等、文字と図形（グラ
ヒイフク）を所定のタイミングに従って表示させる各種
表示装置に広く利用できるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、その表示制御回路の一実施例を示すブロック
図、 第３図は、第２図に示した表示制御回路の動作の一例を
示すタイミング図である。 ＬＣＤ・・液晶表示パネル、Ｒ−ＤＲＶ・・走査電極駆
動回路、Ｃ０ＮＴ・・表示制御回路、Ｃ−ＤＲＶ・・信
号電極駆動回路、ＲＯＭ・・パターン発生回路（リード
・オンリー・メモリ）、ＲＡＭ・・リフレッシュメモリ
　（ランダム・アクセス・メモリ）、ＡＤＣ・・アドレ
スカウンタ、Ｒ１、Ｒ２・・ラッチ回路（レジスタ） ゛　第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、表示すべき文字又は図形の情報を記憶するリフレッ
   シュメモリと、コード化された文字情報が記憶されたメ
   モリエリアとドット構成の図形情報が記憶されたメモリ
   エリアに分割されたリフレッシュメモリのアドレス信号
   を交互に発生するアドレス発生回路と、上記アドレス信
   号によって読み出された文字情報と図形情報とをそれぞ
   れのタイミングで保持する一対のラッチ回路と、上記文
   字情報を保持するラッチ回路の保持情報を受けてドット
   構成の文字パターン信号に変換するパターン発生回路と
   、上記図形情報を保持するラッチ回路の出力信号と上記
   パターン発生回路の出力信号を合成する信号合成回路と
   からなる表示制御回路とを含むことを特徴とする表示制
   御装置。 ２、上記表示装置は、走査電極と信号電極とにより構成
   されるドットマトリックス構成の液晶表示パネルである
   ことを特徴とする特許請求の範囲第１項記載の表示制御
   装置。 ３、上記表示制御回路、１チップの半導体集積回路によ
   り構成され、上記パターン発生回路は、ＲＯＭにより構
   成されるものあることを特徴とする特許請求の範囲第１
   又は第２項記載の表示制御装置。