JPS6194419A

JPS6194419A - アダプテイブ受信装置

Info

Publication number: JPS6194419A
Application number: JP60223443A
Authority: JP
Inventors: イクメ・サリ; リデイ　デイスペルベン
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1984-10-09
Filing date: 1985-10-07
Publication date: 1986-05-13
Also published as: FR2571566A1; FI853856L; IL76629A0; EP0178720A1; AU576127B2; NO853945L; IE57429B1; CA1242502A; EP0178720B1; FI84954B; FI84954C; FR2571566B1; NO169519C; IE852450L; DE3575369D1; US4669092A; FI853856A0; JPH0530333B2; AU4836085A; NO169519B

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は伝送系の伝送路変動に適応するようにしたディ
ジタルデータ受信装置であって、アダプティブイコライ
ザと少なくとも１個のサンプラを含み、入力信号ｘ（ｔ
）から複素サンプルｙｋを所定のレートで発生するアダ
プティブ受信段と、検出した複素シンボルａｋを出力す
る決定回路と、ｙｋとａｋとの差を表わす二次関数Ｊを
最小にすることにより最適サンプリング瞬時を決定する
アダプティブレート再生回路とを具えて成るアダプティ
ブ受信装置に関するものである。

伝送路の直線歪みを補償するために受信側で１シンボル
持続時間づつ離間させた係数タップを有するアダプティ
ブイコライザを用いる高速ディジタル伝送システムの性
能はサンプリング瞬時に大きく左右される。サンプリン
グ瞬時の不良選択はサンプルされた信号のスペクトル帯
の端縁近くに零スペクトルを生じる可能性があり、その
場合には伝送路の等化が困難になる。

アダプティブイコライザは伝送路への適応のために最小
平均二乗誤差基準を用いるのが代表的である。サンプリ
ング瞬時はイコライザの出力側において平均二乗誤差と
するのが好ましい二次関数Ｊが最小になるように選択さ
れる。　６高速伝送システム用のアダプティブイコライ
ザの構成はｒ　ＩＥＥＥ　Ｔｒｎｓａｃｔｉｏｎｓ　ｏ
ｎ　ＣｏｍｍｕｍｉｃａｔｉｏｎＴｅｃｈｎｏｌｏｇｙ
Ｊ　Ｖｏｌ、ＣＯＭ’１９．　ｋ　３．１９７１年６月
、ｐｐ２６８〜２８０のｉｌ、Ｋｏｂａｙａｓｈｉの論
文“ＳｉｍｕｌｔｅｎｅｏｎｓＡｄａｐｔｉｖｅ　Ｅｓ
ｔｉｍａｔｉｏｎ　ａｎｄ　ＤｅＣｉｓｉｏｎ　Ａｌに
ｏｒｉｔｈｍｆｏｒ　Ｃａｒｒｉｒｅ　Ｍｏｄｕｌａｔ
ｅｄ　Ｄａｔａ　Ｔｒａｎｓｍｉｓｓｉｏｎ　５ｙｓｔ
ｅｒｒｌ”に開示されている。

これにはレート及びキャリア再生及びディジタルイコラ
イザの適応を最小平均二乗誤差基準を用いて行うように
した受信機構成が開示されている。

この構成では信号は最初に復調され、断る後にサンプル
され、次いでアダプティブイコライザで処理される。し
かし、最適サンプリング位相を保証するレート再生を行
うために、この既知の受信機構成では入力信号ｘ（ｔ）
を最初に微分し、斯る後にメインパスと並列に、第２サ
ンプラとメインアダプティブイコライザと同一の特性を
有する第２アダプテイブイコライザを用いて同一の原理
に従って処理する。更に相関回路をこのレート再生ルー
プの出力側に設けて選択した平均二乗誤差関数を最小に
すると共にサンプリング瞬時の位相を調整する。

このことは実際には受信機の構造が２倍複雑になること
を意味するため、この受信機構成は現実に使用すること
は困難であることが確かめられている。

本発明の目的は回路の構造を２倍も複雑にすることなく
、且つ計算及びｘ（ｔ）を微分する信号処理を必要とす
ることな（レート再生を行うようにすることにある。

この目的のために、本発明は頭書に記載のアダプティブ
受信装置において、前記アダプティブ再生回路は、一一次クロックを発生する発振器と、 −一次クロックの周期の２倍の周期を有すると共に時間
的にＴ、及びＴ２づつ離間した順次の立上り縁を有し、
２つのサンプリング瞬時τ及びτ＋Δτ（ここでτは一
次クロックのサンプリング瞬時、Δτは一定値である）
を交互に発生する二次クロックに従って一次クロックを
整形する手段と、−二次関数Ｊを計算し、瞬時τ及びτ
＋Δτ間におけるその変化の符号を決定する手段と、−
一次クロックの位相を二次関数Ｊの変化の符号に応じて
補正する手段と、を具えるものとしたことを特徴とする。

データ伝送システムの受信装置はヘースパンド信号ｘ　
（ｔ）を発生する復調器を具えている。この信号ｘ　（
ｔ）は受信段においてサンプラ及びアダプティズイコラ
イザで処理された後に、一般に複素サンプルであるサン
プルｙｋを発生する。これらサンプルｙｋは斯かる後に
決定回路に供給され、検出シンボルａｋを出力する。し
かし、サンプリング瞬時に応じて、検出シンボルａｋの
決定において生ずる誤差が著しく大きくなり得る。この
誤差を低減するために、サンプルｙｋとシンボルａｋと
し、この勾配をサンプリング瞬時を制御して最小にする
。

第１の二次関数Ｊは、例えば、ｅｋ＝）’＋　　ａｍの
ような誤差ｅｋの平均二乗値：（１１，Ｊ　＝Ｅ　（１ｅｋｌ　”　）であり、ここで
記号１・ｌは絶対値、記号Ｅ（・）は平均値を表す。

この関数Ｊを最小にするために勾配アルゴリズムの確立
形を用いる。Ｊの勾配：ａτ は使用できないが、その不偏推定量はであり、ここでΔτは小時間差でり、τ□及びτト１は
一次クロックの２個の順次のサンプリング瞬時であって
１τつ一τ１．１）Δτであり、前者は後者から後述す
る式（７）による制御により導出される。

この勾配推定量から連続関数ｇ（ｔ）が導かれ、これは＋４１　ｇ（ｔ）　　＝　Ｓ９．１（企、）；但しｔ　
ｆＥ　Ｉ　ＫＴ、　（Ｋ＋１）Ｔ　Ｉで定義され、ここ
でＴは伝送のシンボル持続時間であり、５９７（・）゛
は符号関数を示す。

実際には関数Ｓ、ｆｉ（・）は実行を簡単にするために
導入したものであるが、本発明を何ら限定するものでな
い。信号ｇ（ｔ）は低域通過フィルタでろ波された後に
一次りロ゛ツクを発生する発振器を制御する。

この低域通過フィルタの出力はε（ｔ）　−ｆ（ｔ）零
ｇ（ｔ）であり、ここでｆ（ｔ）はフィルタのインパル
ス応答を示し、本は畳込みを示す。ろ波を行なわない場
合には式はε（ｔ）　＝　ｇ（ｔ）になる。

実際には帯域通過フィルタを用いて捕そく期間中と定常
状態中の動作の良好な兼合いを与えるようにする。ルー
プフィルタと称されているこのフィルタは当業者に公知
のフエーズロ・ツクループに使用されている慣例のクラ
スのフィルタに属する。

信号ε（１）は−次クロックを発生する発振器を制御し
、この−次クロックの位相φ（１）　は次式１式％（１
）に従って変化し、ここでｋは発振器の利得定数である。

この発振器により発生される一次クロックの第に番シン
ボル周期中の位相変化はになる。実際にはこの変化はΔτに対して僅がである。

これがため、２個の順次の瞬時τに４１及びτ。

は次式：の関係になる。

第２の二次関数Ｊは、例えば、ｆ８）　Ｊ　＝　Ｅ　（ｆｋ）であり、ここでｆｋ＝　１ｙｘｌ”　　１ａｋ１２であ
る。

式（３）の場合と同様にして次式：が得られる。

この式（９）を弐（４）の項ｇｋに代入することにより
順次の瞬時τ１．１とτ、の関係式（７）を用いること
ができる。

本発明は、サンプリング処理を略々一定の差τア＋Δτ
−τに一１ＣＩ−Δτを有する２個の順次のサンプリン
グ瞬時に行う。これがため、瞬時τ５−１　とτに＋Δ
τにおいて第１の二次関数に従って順次の誤差ｅｋ−１
及びｅｔが、又は第２の二次関数に従ってｆｋ−１及び
ｆｅ　　が現われ、これにより式（７）と式（３）又は
（９）を用いて順次のサンプリング瞬時を決定すること
ができる。これは−次クロックの位相を式（３）又は（
９）の符号に依存する信号により補正することにより行
われる。斯かる後にこのように補正された一次クロック
に正しい波形を与えてサンプラの動作を制御する二次ク
ロックを発生させる。

第１の実施例では、アダプティブ受信装置はディジタル
アダプティブイコライザの前段にあるサンプラを制御す
る二次クロックを発生する手段を含むものとする。

第２の実施例では、アダプティブ受信装置はアナログア
ダプティブイコライザの後段にあるサンプラを制御する
二次クロックを発生する手段を含むものとする。

第３の実施例では、アダプティブ受信装置はアダプティ
ブアナログイコライザの後段にある２個のサンプラを制
御する、２つの時間シフト信号に分かれる二次クロック
信号を発生する手段を含むものとする。

図面につき本発明を説明する。

第１図は本発明アダプティブ受信装置の、ディジタル処
理の場合に好適な実施例を示す。ベースバンド信号ｘ（
ｔ）　（複素信号とすることができる）はアダプティブ
受信段１１に入力し、この受信段には決定回路１４が後
続する。アダプティブレート再生回路１２はサンプルｙ
ｋと検出されたシンボルａｋからアダプティブ受信段１
１の動作レートを決定する。この好適実施例においては
アダプティブ受信段１１は第６図に示すようにサンプラ
１１１（本例ではアナログ−ディジタル変換器）と、こ
れに後続するディジタルアダプティブイコライザ１１２
とから成る。アダプティブ受信段１１（第１図）はサン
プルｙｋ　（？ｊｆ素サンプルとすることができる）を
発生する。決定回路１４を用いてこれらサンプルから検
出シンボルａｋ、を得る。この決定処理はサンプルｙｋ
の系列と検出シンボルａ５の系列との間に誤差を生ずる
。この系列ｙアと系列ａｋとの差を決定し、この差の二
次関数Ｊを計算し、斯かる後にその順次の変化の符号を
決定する。計算装置１３は系列ｙｋとａｋを受信し、第
１計算段１３１において関数Ｊを計算し、斯かる後に第
２計算段１３２において関数Ｊの変化の符号を決定する
。これら変化の符号に応じて補正回路１２３が発振器１
２２に作用する補正信号を発生する。発振器１２２は一
次りロック信号ＨＩを接続ライン１２４を経てアダプテ
ィブ受信段１１に供給すると共に整形回路１２１にも供
給し、この整形回路１２］　は二次クロックＨ５を発生
ずる。

第２図は一次クロックから二次クロックを形成するメカ
ニズムの一例を説明するクロック信号系列を示す。第３
図はこれらクロック信号を発生する回路の一例のブロッ
ク図を示す。−次クロックＨ，（接続ライン１２４）は
遅延素子６２で遅延されてその出力端子６６にクロック
Ｈ２を発生する。選択回路６３はクロック旧及び旧の各
々の２周期から１周期を交互に消去してクロック信号Ｈ
３及びＨ４を各別の出力端子６７及び６８に発生する。

次にこれらクロック信号を合成して二次クロックＨ６（
接続ライン１２５）を形成する。この二次クロックＨ５
は一次クロックの２倍の周期を有すると共に時間Ｔ１及
びＴ２づつ離間した順次の立上り縁を有し、２個のサン
プリング瞬時τ及びτ＋Δτを発生する。これは、−次
クロックＨ１の規則正しい周期Ｔに対し期間Ｔ、が値Δ
τだけ長く、期間Ｔ２が値Δτだけ短いということと同
じである。

二次関数Ｊが前記の式（１）又は（８）により定義され
る場合には、計算装置１３は予想される複素値ｙｋ及び
ａｋの全部について予め計算した二次関数Ｊの変化の符
号の値をストアする固定メモリで構成することができ、
このメモリをｙｋ及びａｋの複素値でアドレスして読出
すようにする。

しかし、関数Ｊが弐（１１で定義される場合には、第１
計算段１３１をｅｋ＝Ｙｋ−ａｗの計算を行う減算器と
二乗回路、例えば乗算器とをもって構成することができ
る。更に、ｅ、の実数部（ｅ′。

で示す）が正のときは関数Ｊに対して実数部のみを採る
ことができる。この第２の場合には、関数Ｊの変化の符
号を第２計算段１３２で決定する。これは例えば第５図
に□示す計算回路である。この目的のために、第１計算
段１３１から出る情報を遅延素子５０を経て比較器５１
の一方の入力端子に供給する。比較器５１の他方の入力
端子は第１計算段１３１の出力を直接受信する。これが
ため、比較器５１の両入力端子には遅延された情ＩＩｅ
’、□と次の遅延されてない情報ｅ’＋＋が同時に到達
する。この比較器は２個の出力端子を有し、それぞれｅ
’に−１＜ｅ　’ｋ又はｅ’に−１＞ｅ’にのときにア
クティブ状態になる。これら出力のアクティブ状態又は
非アクテイブ状態は２個のメモリ素子５２．５３にスト
アされる。これらメモリ素子はｅ′、及びｅ′に−１の
それぞれの符号がともに正のときにクロックＨ３の立上
り縁を有効化することにより得られるクロック信号Ｈ６
によりエネーブルされる。これはバリデーション素子５
７により行われる。これらメモリ素子５２及び５３の出
力５４及び５５は一次クロック補正装置１２３に作用す
る。この補正装置は第４図に示すように、例えば低域通
過フィルタ６１が後続する演算増幅器６０により構成さ
れる。この演算増幅器は例えば５ＩＧＮＥＴＩＣＳ社製
のタイプＬＦ３５６とする。低域通過フィルタ６１の特
性はプルインレンジを定めると共に発振器の位相雑音を
制限するように決定する。補正は発振器１２２に作用し
、この発振器は例えばモトローラ社のタイプＭＣ１６４
Ｂとする。

この発振器はその出力端子１２４から例えば３５ＭＨｚ
□の周波数を有する一次クロックを発生する。

第２の実施例ではアダプティブ受信段１１は第７図に示
すようにサンプラ１１１が後続するアナログアダプティ
ブイコライザ１１５で構成する。

第８図に示す第３の実施例では、アダプティブ受信段１
１をアナログアダプティブイコライザ１１５と、これに
後続する一方のチャンネル内の第１サンプラ１１６及び
他方のチャンネル内の第２サンプラ１１３とで構成する
。第８図において、第３図に示す素子と同一の素子は同
一の符号で示す。−次クロックを整形する手段１２１は
本例では第８図の遅延素子６２に減縮される。本例では
サンプリングクロック信号は第２図に示すクロック信号
Ｈ６及びＨ２（第３図の接続線１２４及び６６に発生す
る）である。その他の動作原理は第１の実施例について
述べたのと同様である。誤差ｅａ（又はｅいは瞬時ｋに
おけるサンプラ１１３（又は１１６）の出力のサンプル
と該瞬時に決定されたシンボルとの差である。

【図面の簡単な説明】

第１図は本発明アダプティブ受信装置の一実施例のブロ
ック図、第２図はクロック信号の波形図、第３図は二次クロックを発生する回路のブロソり図、第４図は一次クロックの位相を補正する手段の実施例の
ブロック図、第５図はｅｋの実数部ｅ′、が２個の順次の瞬時中正で
あるときに該実数部のみから二次関数Ｊの変化の符号を
決定する手段の実施例のブロック図、第６図はディジタルアダプティブイコライザを用いるア
ダプティブ受信段の実施例のブロック図、第７図はアナ
ログアダプティブイコライザを用いるアダプティブ受信
段の実施例のブロック図、第８図はアナログアダプティ
ブイコライザを用いるアダプティブ受信段の他の実施例
のブロック図である。１１・・・アダプティブ受信段１２・・・アダプティブレート再生回路１３・・・計算
装置　　　　１４・・・決定回路１２１・・・整形装置
　　　１２２・・・発振器１２３・・・補正装置　　　
１３１・・・第１計算段１３２・・・第２計算段１１１．１１３．１１６・・・サンプラ１１２・・・デ
ィジタルアダプティブイコライザ１１５・・・アナログ
アダブチ、イブイコライザ６２・・・遅延素子　　　　
６３・・・選択回路６４・・・合成回路　　　　６０・
・・演算増幅器６１・・・低域通過フィルタ５０・・・遅延素子　　　　５１・・・比較器５２．５
３・・・メモリ素子　５７・・・バリデーション素子１
（、・・・−次クロック　　Ｈ２・・・二次クロンク嘴
−−− （〕

Claims

【特許請求の範囲】１、伝送系の伝送路変動に適応するようにしたディジタ
ルデータ受信装置であって、アダプティブイコライザと
少なくとも１個のサンプラを含み、入力信号ｘ（ｔ）か
ら複素サンプルｙ＿ｋを所定のレートで発生するアダプ
ティブ受信段と、検出した複素シンボルａ＿ｋを出力す
る決定回路と、ｙ＿ｋとａ＿ｋとの差を表わす二次関数
Ｊを最小にすることにより最適サンプリング瞬時を決定
するアダプティブレート再生回路とを具えて成るアダプ
ティブ受信装置において、前記アダプティブレート再生
回路は、一次クロックを発生する発振器と、一次クロックの周期の２倍の周期を有すると共に時間的にＴ＿１及びＴ＿２づつ離間した順次の立
上り縁を有し、２つのサンプリング瞬時τ及びτ＋Δτ
（ここでτは一次クロックのサンプリング瞬時、Δτは
一定値である）を交互に発生する二次クロックに従って
一次クロックを整形する手段と、 −二次関数Ｊを計算し、瞬時τ及びτ＋Δτ間における
その変化の符号を決定する手段と、−一次クロックの位
相を二次関数Ｊの変化の符号に応じて補正する手段と、を具えるものとしたことを特徴とするアダプティブ受信
装置。２、特許請求の範囲第１項記載のアダプティブ受信装置
において、前記二次関数Ｊとその変化の符号を計算する
手段は固定メモリで構成し、該メモリには予想される複
素値ｙ＿ｋ及びａ＿ｋの全ての組合わせについて予め計
算した二次関数Ｊの変化の符号の値を記憶しておき、該
メモリをｙ＿ｋ及びａ＿ｋの複素値でアドレスして読出
すようにしたことを特徴とするアダプティブ受信装置。３、特許請求の範囲第１項に記載のアダプティブ受信装
置において、前記二次関数Ｊを誤差ｅ＿ｋ＝ｙ＿ｋ−ａ
＿ｋの平均二乗値Ｊ＝Ｅ｛｜ｅ＿ｋ｜＾２｝とし（ここ
で、｜ｅ＿ｋ｜はｅ＿ｋの絶対値を示し、記号Ｅ｛・｝
は平均値を表す）、且つＪの変化をｅ＿ｋの実数部から
、該実数部が２個の順次の瞬時において正であるときに
のみ決定する場合には、前記二次関数Ｊ及びその変化の
符号を計算する手段は、 −入力端子に複素サンプルｙ＿ｋ及び検出シンボルａ＿
ｋを受信し、出力端子にｅ＿ｋ＝ｙ＿ｋ−ａ＿ｋを発生
する減算器と、 −誤差ｅ＿ｋの実数部ｅ′＿ｋを一次クロックの１周期
だけ遅延させる遅延素子と、 −遅延通路の誤差ｅ′＿ｋ＿−＿１と直接通路の誤差ｅ
′＿ｋを同時に受信する比較器及びｅ′＿ｋ＿−＿１と
ｅ′＿ｋの比較の結果を蓄積する２個のメモリ素子と、 −一次クロックからその２周期毎にその一周期を除去し
て取り出したクロックをｅ′＿ｋ＿−＿１及びｅ′＿ｋ
が両方とも正のときにのみ有効化させてこれにより前記
メモリ素子をエネーブルするバリデーション素子とで構
成したことを特徴とするアダプティブ受信装置。４、特許請求の範囲第１〜３の何れかに記載のアダプテ
ィブ受信装置において、二次クロックはディジタルアダ
プティブイコライザの前段のアナログ−デジタル変換器
から成るサンプラを制御することを特徴とするアダプテ
ィブ受信装置。５、特許請求の範囲第１〜３の何れかに記載のアダプテ
ィブ受信装置において、二次クロック信号はアナログア
ダプティブイコライザの後段のサンプラを制御すること
を特徴とするアダプティブ受信装置。６、特許請求の範囲第１〜３の何れかに記載のアダプテ
ィブ受信装置において、二次クロックは２個の時間シフ
トクロックに分割されてアナログアダプティブイコライ
ザの後段の２個のサンプラを制御することを特徴とする
アダプティブ受信装置。