[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6179374A - Picture processing system - Google Patents

Picture processing system

Info

Publication number
JPS6179374A
JPS6179374A JP59200498A JP20049884A JPS6179374A JP S6179374 A JPS6179374 A JP S6179374A JP 59200498 A JP59200498 A JP 59200498A JP 20049884 A JP20049884 A JP 20049884A JP S6179374 A JPS6179374 A JP S6179374A
Authority
JP
Japan
Prior art keywords
coded
binary
picture
ternary
element data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59200498A
Other languages
Japanese (ja)
Other versions
JP2584732B2 (en
Inventor
Hiroshi Tanioka
宏 谷岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59200498A priority Critical patent/JP2584732B2/en
Publication of JPS6179374A publication Critical patent/JPS6179374A/en
Application granted granted Critical
Publication of JP2584732B2 publication Critical patent/JP2584732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimiles In General (AREA)
  • Storing Facsimile Image Data (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To apply multi-value in pseudo way to a binary-coded picture signal and to attain gradation reproduction faithful to an original by converting a binary-coded noticed picture element data into an intermediate level picture element data based on the binary-coded picture element data and plural binary- coded noticed picture element data adjacent to the said binary-coded noticed picture element data. CONSTITUTION:When the equipment is in the copying machine mode, an SW1 is thrown to a ternary-coding circuit 7 and the digital picture signal is subject to ternary-coding by two threshold values. Further, ternary-coded signals Sig1, Sig2 are inputted to a laser beam printer (LBP) by a changeover switch SW2 and an original picture is dot-reproduced in the 3 kinds of white/black/gray densities. Further, when the equipment is in the picture storage mode, the SW1 is thrown to the binary-coding circuit 2, its binary-coded output signal is coded by a coding circuit 3 and stored in a file equipment 4. Further, the coded picture data read from the file equipment 4 is converted into pseudo ternary-coded signals Sig1' and Sig2' similarly as the plural modes and the image is reproduced by the LBP8.

Description

【発明の詳細な説明】 [技術分野1 本発明はデジタル複写機、ファクシミリ等の画像処理装
置に適用される画像処理方式に関し、特に2値化画像信
号を基にこれを多値化する画像処理方式に関するもので
ある。
Detailed Description of the Invention [Technical Field 1] The present invention relates to an image processing method applied to image processing devices such as digital copying machines and facsimile machines, and in particular to image processing that converts a binary image signal into multiple values based on it. It is related to the method.

[従来技術] 従来のデジタル複写機は固体撮像素子(CCD)等で読
み取った画像信号を6〜8 bitディジタル信号に量
子化し、プリンタ能力に応じた信号階調処理を行なって
いた。即ち、白と黒の2値再生しかできないプリンタに
は1つの閾値を用いて2値化処理が施され、白と黒と灰
の3値再生が可能なプリンタには2つの閾値を用いて3
値化処理が施される。ところで、述した3 (fi再生
可能なプリンタを有している場合でも、例えば画像読取
データを画像ファイルに格納する場合、あるいはファク
シミリ装置として伝送するような場合には画像データを
3値化(2ビツト)するよりも2値化(lヒツト−)す
る方が扱う情報量も少なく、実情にあう。故に一度2値
されたデータはプリンタが3値再生能力を有しながらも
2値再生せざるを得ないのが実情であった。
[Prior Art] A conventional digital copying machine quantizes an image signal read by a solid-state image sensor (CCD) or the like into a 6-8 bit digital signal, and performs signal gradation processing according to the printer capability. That is, a printer that can only perform binary reproduction of white and black is subjected to the binarization process using one threshold value, and a printer that is capable of ternary reproduction of white, black, and gray is subjected to the binary conversion process using two threshold values.
Value processing is performed. By the way, even if you have a printer that is capable of reproducing fi files (as mentioned in 3), image data must be ternarized (2 Binarization (l-bit) handles less information than binary data, which suits the actual situation.Therefore, even though printers have the ability to reproduce 3-value data, once the data has been converted into 2-value data, it cannot be reproduced in 2-value data. The reality was that they were not able to obtain the desired results.

[目的] 本発明は」−述した従来技術に鑑みて成されたものであ
り、その目的とする所は、2値化画像信号を疑似的に多
値化する新しい方式を提案することにより、原稿に忠実
な階調再生を可能とすることにある。
[Objective] The present invention has been made in view of the above-mentioned prior art, and its purpose is to propose a new method for pseudo-multi-leveling a binary image signal. The purpose is to enable gradation reproduction that is faithful to the original.

[実施例] 以下、添付図面に従って本発明の実施例を詳細に説明す
る。
[Examples] Examples of the present invention will be described in detail below with reference to the accompanying drawings.

第1図は本発明の実施例を適用したり−ダプリンタ装置
のブロック構成図である。図において、lはCCDで読
み取った画像信号をA/D変換して出力する画像読取部
、2は該デジタル画像信号を1つの閾値で2値化する2
値化回路、3は該2値化信号をモデファイトホフマン(
MH)方式で符号化する符号化回路、4は例えば光ディ
スクより成るファイル装置、5はファイル装置4がら読
み出したMH符号化データを2値化帖号に復号する復号
化回路、6は本発明により2値化信号を疑似3値化(2
ビツト)信号Sigド、 Sig 2 ’に変換する疑
似3値化回路、7はデジタル画像信号を2つの閾イfi
 −c 3イ+t’i化(2ヒツト) 信号Sig I
FIG. 1 is a block diagram of a printer apparatus to which an embodiment of the present invention is applied. In the figure, l is an image reading unit that A/D converts the image signal read by the CCD and outputs it, and 2 is the image reading unit that binarizes the digital image signal using one threshold value.
The digitizing circuit 3 converts the binarized signal into a modified Hofmann (
4 is a file device consisting of, for example, an optical disk; 5 is a decoding circuit that decodes MH encoded data read from the file device 4 into a binary code; 6 is a decoding circuit according to the present invention; Pseudo-ternarization of binary signal (2
7 is a pseudo ternarization circuit that converts the digital image signal into two threshold signals Sig and Sig2'.
-c 3i+t'i conversion (2 hits) Signal Sig I
.

Sig 2に変換する3値化回路、8は例えば白と黒と
灰の3階調記録方式のレーザビームプリンタ(LBP)
である。
A ternarization circuit that converts to Sig 2, 8 is a laser beam printer (LBP) with a 3-gradation recording method of white, black, and gray, for example.
It is.

今、装置が複写機モードであればSWIは3値化回路7
側に接続され、デジタル画像信号は2つの閾値によって
3値化される。更に該3値化信号Sig 1. Sig
 2は切換SW2により(LBP)に入力され、原稿画
像は、白、黒、灰の3種の濃度でドツト再生される。ま
た、装置が画像蓄積モードであれば、SWlは2値化回
路2側に接続され、その2値化出力(1ビツト)信号は
符号化回路3で符号化され、ファイル装置4に格納され
る。また後にファイル装置4より読み出されるた符号化
画像データは、復号化回路5により2値画像信号に複合
化され、疑似3値化回路6により前述複写モードの場合
と同様の疑似3値化(2ビツト)信号Sigビ、 Si
g 2 ’に変換され、疑似3値化回路6側に接続され
たSW2を介してLBP8により像再生される。
Now, if the device is in copying machine mode, SWI is ternary circuit 7
The digital image signal is ternarized by two threshold values. Furthermore, the ternary signal Sig1. Sig
2 is input to (LBP) by the switch SW2, and the original image is reproduced in dots in three densities: white, black, and gray. Furthermore, when the device is in the image storage mode, SWl is connected to the binarization circuit 2 side, and its binarized output (1 bit) signal is encoded by the encoding circuit 3 and stored in the file device 4. . The encoded image data later read out from the file device 4 is decoded into a binary image signal by the decoding circuit 5, and pseudo-ternarized (binary) by the pseudo-ternarization circuit 6 in the same manner as in the copy mode described above. bit) signal Sig bit, Si
g 2 ′, and the image is reproduced by the LBP 8 via the SW 2 connected to the pseudo ternarization circuit 6 side.

第2図は一例として3値化信号Sig 1.  Sig
 2とレーザビームドツトとの関係を示す図である。
FIG. 2 shows, as an example, a ternarized signal Sig1. Sig
2 is a diagram illustrating the relationship between laser beam dots and laser beam dots.

図中において、Sig 1. Sig 2は夫々3値化
回路7の出力を示し、LBP8は該信号の組合せで3通
りの濃度を形成するためのビームドツトを発生させる。
In the figure, Sig 1. Sig 2 indicates the output of the ternary circuit 7, and LBP 8 generates beam dots for forming three densities by combining these signals.

画素lの場合は両信号Sig 1.  Sig 2が共
にHIGHレベルであるためレーザビームは1画素分点
灯(ON)L、完全黒のlドツト画素を再生する。画素
2の場合は両信号がSig 1. 51g2が共にLO
Wレベルであるためレーザビームは1画素分消灯(OF
F)L、完全内の1ドツト画素を再生する。画素3の場
合は信号Sig IがHIGHレベルで、かつSig 
2がLOWレベルであるので、レーザは1ドツトの前半
のみ点灯する。従って画素1の場合に比べて半分相当の
光エネルギーしかドラムを照射しないことになり、実質
灰色のドツト画素が再生される。以」二の如く、LBP
8は1ドツト画素に対応するビーム制御をその前半を信
号Sig lのHIGHレベルで点灯し、後半を信号S
ig 2のHIGHレベルで点灯することにより3通り
のエネルギーを切り換えてドラムに乍えるという方式を
採用している。
In the case of pixel l, both signals Sig 1. Since both Sig 2 are at HIGH level, the laser beam lights up (ON) L for one pixel, reproducing a completely black L dot pixel. In the case of pixel 2, both signals are Sig 1. 51g2 both LO
Since it is at W level, the laser beam is turned off by one pixel (OF
F) Regenerate one dot pixel within L, complete. In the case of pixel 3, signal Sig I is at HIGH level and Sig
Since dot 2 is at LOW level, the laser lights only the first half of one dot. Therefore, compared to the case of pixel 1, only half the light energy is irradiated onto the drum, and a substantially gray dot pixel is reproduced. It's like 2, LBP
8 is a beam control corresponding to one dot pixel, the first half of which is lit at the HIGH level of the signal Sigl, and the second half of which is lit by the signal S.
By turning on the ig 2 at HIGH level, you can switch between three different types of energy and apply it to the drum.

第3図は疑似3値化回路の動作真理値を示す図である。FIG. 3 is a diagram showing the operational truth values of the pseudo ternarization circuit.

今、3値化する注目画素データをP(0)とし、その直
前の画素データなP(、−1)、直後の画素データをP
 (1)とすれば、注目画素データP(0)は8通りの
状態に置かれる。疑似3値化回路6はこれらを入力条件
として注目画素データP(0)の疑似3値化出力信号S
igビ、51g2’(図では白をO1黒を1、灰を1/
2で示した)を出力する訳である。今、入力2値化デー
タの配列H(P (1)  、 P’(0)  。
Now, the pixel data of interest to be ternarized is P(0), the pixel data immediately before it is P(, -1), and the pixel data immediately after it is P(, -1).
(1), the pixel data of interest P(0) is placed in eight different states. The pseudo ternarization circuit 6 uses these as input conditions to generate a pseudo ternarization output signal S of the target pixel data P(0).
ig bi, 51g2' (in the diagram, white is O1, black is 1, gray is 1/
2) is output. Now, the input binary data array H(P(1), P'(0)).

P(−1))について、黒を図の1、白を図のOで表記
すれば、注目画素データP(0)が安定した白から黒へ
、又は黒から白への変化点である場合はH(1,1,0
)、H(0,1,1)、H(0,0,l)、H(1,0
,0)の4通りあるが、本実施例では注目画素データP
(0)が黒でありしかも白から黒(又は黒から次の白)
の変化点である場合のみ疑似3値化出力51g1. 5
1g2′を灰色レベル(1/2)に変換することにする
Regarding P(-1)), if black is expressed as 1 in the figure and white is expressed as O in the figure, when the pixel data of interest P(0) is a stable change point from white to black or from black to white. is H(1,1,0
), H(0,1,1), H(0,0,l), H(1,0
, 0), but in this embodiment, the pixel data of interest P
(0) is black, and from white to black (or from black to the next white)
Pseudo ternary output 51g1. 5
Let us convert 1g2' to gray level (1/2).

第4図は第3図の疑似3値化動作を実現する一実施例の
回路図である。図において、最新の2値化データP(1
)がDタイプフリップフロップ(F/F)10のデータ
入力であるときに、FFl0の出力Qはその直前の注目
画素データP(0)。
FIG. 4 is a circuit diagram of an embodiment for realizing the pseudo ternarization operation of FIG. 3. In the figure, the latest binarized data P(1
) is the data input of the D-type flip-flop (F/F) 10, the output Q of FF10 is the immediately preceding target pixel data P(0).

FFIIの出力Qは更にその1つ前のデータP(−1)
を保持している。今、上述の配列H(1、l 、 0)
が発生したときはインバータ14によりNANDゲート
15の入力は全てHIGHレベルとなり、その出力にL
OWレベルを得る。
The output Q of FFII is the previous data P (-1)
is held. Now, the above array H(1, l, 0)
When this occurs, all the inputs of the NAND gate 15 become HIGH level due to the inverter 14, and the output becomes L.
Obtain OW level.

一方、配列H(0、1、l)が発生したときはインバー
タ16によりNANDゲート17の出力は同様にLOW
レベルを得る。従って、ANDゲート18の出力は」二
連する配列H(0,1,1)とH(1、l 、 0)が
生じた場合のみLOWレベルとなり、これをF/F13
のクリア端子に接続することによりその出力Qを強制的
にリセットすることができる。ここで注目画素データP
(0)をF/F12及びF/F13のデータ入力端子に
接続しておけば、次のクロックタイミング(図示せず)
でF/F12の出力QはHIGHレベルになり、F/F
13の出力QはLOWレベルになる。こうして形成され
る2ビツトデータのうちF/F12の出力Qは前述した
Sig 1  ′に相当し、 F/F13の出力Qは配
列H(0,1,1)、H(,1,1,0)が発生した時
のみその出力が強制的にLOWレベルに保たれる51g
2’に相当し、その結果、黒画素形成する代りに灰色レ
ベルの状態を発生ぎせることか出来る。
On the other hand, when the array H (0, 1, l) occurs, the output of the NAND gate 17 is similarly LOW by the inverter 16.
get level. Therefore, the output of the AND gate 18 becomes a LOW level only when two consecutive arrays H (0, 1, 1) and H (1, l, 0) occur, and this is sent to the F/F 13.
By connecting to the clear terminal of , the output Q can be forcibly reset. Here, the pixel data of interest P
(0) to the data input terminals of F/F12 and F/F13, the next clock timing (not shown)
The output Q of F/F12 becomes HIGH level, and the F/F
The output Q of No. 13 becomes LOW level. Of the 2-bit data thus formed, the output Q of the F/F 12 corresponds to the above-mentioned Sig 1', and the output Q of the F/F 13 is the array H(0, 1, 1), H(, 1, 1, 0 51g whose output is forcibly kept at LOW level only when ) occurs.
2', and as a result, instead of forming a black pixel, a gray level state can be generated.

尚、図の一点鎖線で囲まれる変換回路部は非常にシンプ
ルな回路であり、本実施例ではこの部分をP L A 
(Programable Logic Array)
で構成している。該PLAは本実施例に示すアルゴリズ
ム以外のものに対しても容易に対応できるものである。
The conversion circuit section surrounded by the dashed line in the figure is a very simple circuit, and in this embodiment, this section is
(Programmable Logic Array)
It consists of The PLA can easily be applied to algorithms other than those shown in this embodiment.

第5図は第3図の疑似3値化動作を実現するもう1つの
実施例の回路図である。同図の構成が第4図のものと異
なる所は、NANDゲート17の出力をF/F12のク
リア端子に、またNANDゲー)15の出力をF/F1
3のクリア端子に夫々接続したことである。こうすると
配列Hが(0゜1.1)のときは51g1′がHIGH
で、51g2′がLOWとなり、ビーム走査方向を右に
とった第2図で言えば同じ灰色でも1画素の前半が黒く
なり後半は白くなる。よって直後の画素データP(−1
)において黒の連続性が保たれる。また配列Hが(1、
1、O)のときは51g1′がLOWで、51g2′が
HIGHとなり、同様にして灰色画素の前半が白くなり
後半は黒くなる。よって直前の画素データP (1)に
おいて黒の連続性が保たれる。本発明の目的は一つには
疑似3値再生された、特に文字にやわらかさを持たせる
ことにあり、つまり数画素幅を有する黒線部のエツジ部
を灰色再生することに有る。従って上述するアルゴリズ
ムの変形として注目画素データP(0)をはさむ前後4
画素データにより灰色の判定をすることも考えられる。
FIG. 5 is a circuit diagram of another embodiment for realizing the pseudo ternarization operation of FIG. 3. The difference in the configuration in this figure from that in Figure 4 is that the output of NAND gate 17 is connected to the clear terminal of F/F 12, and the output of NAND gate 15 is connected to F/F1.
This is because they were connected to the clear terminals of No. 3, respectively. In this way, when array H is (0°1.1), 51g1' will be HIGH
Then, 51g2' becomes LOW, and if we look at FIG. 2 in which the beam scanning direction is set to the right, even with the same gray color, the first half of one pixel becomes black and the second half becomes white. Therefore, the immediately following pixel data P(-1
), black continuity is maintained. Also, array H is (1,
1, O), 51g1' is LOW, 51g2' is HIGH, and in the same way, the first half of the gray pixel becomes white and the second half becomes black. Therefore, black continuity is maintained in the immediately preceding pixel data P (1). One object of the present invention is to give softness to pseudo-ternary-reproduced characters, in particular, to reproduce the edges of black line parts having a width of several pixels in gray. Therefore, as a modification of the above algorithm, 4 before and after the pixel data of interest P(0)
It is also possible to determine gray based on pixel data.

今、この配列Hを(P(2)。Now, define this array H as (P(2).

P (1)  、P (0)  、P (−1)  、
P (−2) )とし、その疑似3値化出力信号の配列
をM(S(2)  、S (1)  、S (o)  
、S (−1)  、5(−2)) とすれば、H(1
,1,1,0,0)の場合はM(1,1,1/2.0.
O)、またH(0、0、1、l 、 1)の場合はM 
(0、O。
P (1), P (0), P (-1),
P (-2)), and the array of pseudo ternary output signals is M(S(2), S(1), S(o)
, S (-1) , 5(-2)) then H(1
, 1, 1, 0, 0), then M(1, 1, 1/2.0.
O), or M in the case of H(0, 0, 1, l, 1)
(0, O.

]/2,1.1)とすることができる。こうすれば1〜
2画素幅の黒線は、そのエッヂ部を3値化せず鮮明に強
調し、それより幅の広い場合にのみ3値化する効果が有
る。
]/2, 1.1). If you do this, 1~
A two-pixel wide black line has the effect of clearly emphasizing its edge portion without ternarizing it, and ternarizing it only when it is wider than that.

また上述した本実施例ではエッヂ部の判定を一次元方向
でのみ行なっているが、同様の回路と、2ライン分のラ
インメモリを用いれば2次元V方向での処理も可能であ
り、より原稿に忠実な3値化が可能となることは明らか
である。
In addition, in this embodiment described above, edge portions are determined only in one-dimensional direction, but by using a similar circuit and a line memory for two lines, processing in two-dimensional V direction is also possible, which makes it easier to process the original. It is clear that faithful ternarization is possible.

また本実施例は、2値データ源をファイル装置4の出力
例で示したが、例えば本発明を適用したファクシミリ装
置の受信モードにおいても同様にして適用することが可
能である。
Further, in this embodiment, the binary data source is shown as an output example of the file device 4, but the present invention can be similarly applied to, for example, the receiving mode of a facsimile machine to which the present invention is applied.

第6図は疑似4値化する実施例の回路を示す図である。FIG. 6 is a diagram showing a circuit of an embodiment for pseudo-four-value conversion.

4値を黒の1と白のOに加えその中間の273レベル及
び1/3レベルとすれば、注目画素データP (0)を
含む5画素の配列Hより以下のアルゴリズムに従い、中
間濃度の、1/3.2/3レベルを発生できる。
If the 4 values are 1 for black and O for white, and the 273 level and 1/3 level between them, then from the array H of 5 pixels including the pixel of interest P (0), according to the following algorithm, the intermediate density, Can generate 1/3.2/3 level.

H(0,0,0,1,1)→M (0,0,1/3,1
.1)H(0,0,1,1,攻)→M (0,0,2/
31.*)H(1,1,0,0,0)→M (1,1,
1/3,0.0)H(木、l、1,0.O)→M (*
、1.2/3,0.0)*印は1.0の何れでも良いこ
とを意味する。図においてF/F21〜24はF/F2
1に入力れる2値画像データを順次遅延させる回路であ
り、NANDゲート30〜33はそれぞれ図中に示す」
−記4通りのエッチ検出ゲートを構成する。その結果A
NDゲート34の出力は注目画素データP(0)がOで
あり、しかも4値(173レベル)に変換すべき配列時
にLOWレベリとなり、同様にANDゲート35出力は
注目画素データp (o)が1であり、しかも4値(2
73レベル)に変換すべき場合にのみLOWレベルとな
る。今、1/3レベルに変換すべき配列Hが生じたとす
ると、ANDゲート34及び36の出力がLOWレベル
となり F/F38 、  F/F39をクリアし、そ
の出力51g2” 、  Sig 3”はLOWレベル
となり、逆にF/F37はプリセットされるため、その
出力51g1”はHIGHレベルとなる。従ってレーザ
ビーム21は該注目画素データP(0)に対してSig
ビ′のみの信号により、つまりI/3のエネルギーで1
ドツトを再生し、その結果1/3レベルの像再生が可能
となる。同様にして273レベルへの変換時は、注目画
素データP (0)が1である為、Sigビ’ 、  
Sig 2”はHIGHレベルとなり、51g3”はA
NDゲート35出力及びANDゲート36出力がLOW
レベルとなる為、F/F39がクリアされ、その結果L
OWとなる。つまりレーザビームはSig 1 . S
ig 2 ″によって2/3 レベルの像再生が可能と
なる。
H (0, 0, 0, 1, 1) → M (0, 0, 1/3, 1
.. 1) H (0, 0, 1, 1, attack) → M (0, 0, 2/
31. *) H (1, 1, 0, 0, 0) → M (1, 1,
1/3, 0.0) H (wood, l, 1, 0. O) → M (*
, 1.2/3, 0.0) * means that any value of 1.0 is acceptable. In the figure, F/F21 to F24 are F/F2
1, and NAND gates 30 to 33 are shown in the figure, respectively.
- Configuring etch detection gates in four ways. The result A
The output of the ND gate 34 is LOW level when the pixel data of interest P(0) is O and is to be converted into 4-value (173 level), and similarly, the output of the AND gate 35 is LOW when the pixel data of interest P(0) is O. 1, and four values (2
It becomes LOW level only when it should be converted to 73 level). Now, if an array H to be converted to 1/3 level is generated, the outputs of AND gates 34 and 36 become LOW level, clearing F/F38 and F/F39, and the outputs 51g2" and Sig 3" are at LOW level. On the other hand, since the F/F 37 is preset, its output 51g1" becomes HIGH level. Therefore, the laser beam 21 outputs Sig for the target pixel data P(0).
With a signal of only B′, that is, with an energy of I/3,
The dots are reproduced, and as a result, image reproduction at 1/3 level becomes possible. Similarly, when converting to 273 level, since the pixel data of interest P (0) is 1, Sig Bi',
Sig 2” becomes HIGH level, 51g3” becomes A
ND gate 35 output and AND gate 36 output are LOW
level, F/F39 is cleared and as a result L
It becomes OW. In other words, the laser beam is Sig 1 . S
ig 2 ″ enables 2/3 level image reproduction.

し効果] 以上説明した如く本発明によれば、2値データを疑似的
に予信化して像再生するので、3値以」二のデータを扱
うことによる情報量及び処理待間の増大をまねくことな
く、高画質が得られる。またそのハードウェア構成も簡
単であるから、コスト的にも高速処理にも適する非常に
有効な方式と言える。
[Effects] As explained above, according to the present invention, binary data is pseudo-predicted to reproduce an image, which leads to an increase in the amount of information and processing time due to handling data with more than 3 values. You can get high image quality without any trouble. Furthermore, since the hardware configuration is simple, it can be said to be a very effective method suitable for cost and high-speed processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を適用したリーグプリンタ装置
のブロック構成図、 第2図は一例として3値化信号Sig I、  Sig
 2とレーザビームドツトとの関係を示す図、第3図は
疑似3値化回路の動作真理値を示す図、 第4図は第3図の疑似3値化動洋を実現する一実施例の
回路図、 第5図は第3図の疑似3値化動作を実現するもう1つの
実施例の回路図、 第6図は疑似4値化する実施例の回路を示す図である。 ここで、1・・・読取部、2・・・2値化回路、3・・
・符号化回路、4・・・ファイル装置、5・・・復号化
回路、6・・・疑似3値化回路、7・・・3値化回路、
8・・・レーザビームプリンタ(LBP)である。
FIG. 1 is a block diagram of a league printer device to which an embodiment of the present invention is applied, and FIG. 2 shows an example of ternary signals Sig I, Sig
2 and a laser beam dot, FIG. 3 is a diagram showing the operation truth value of the pseudo ternarization circuit, and FIG. 4 is an example of realizing the pseudo ternarization circuit shown in FIG. 3. FIG. 5 is a circuit diagram of another embodiment that implements the pseudo-ternarization operation shown in FIG. 3, and FIG. 6 is a diagram showing a circuit of an embodiment that performs pseudo-four-value conversion. Here, 1...reading section, 2...binarization circuit, 3...
- encoding circuit, 4... file device, 5... decoding circuit, 6... pseudo ternarization circuit, 7... ternarization circuit,
8... Laser beam printer (LBP).

Claims (1)

【特許請求の範囲】[Claims] 2値化注目画素データと該2値化注目画素データに隣接
してゆく複数の2値化画素データに基づき、前記2値化
注目画素データを中間レベル画素データに変換すること
を特徴とする画像処理方式。
An image characterized in that the binarized pixel data of interest is converted into intermediate level pixel data based on the binarized pixel data of interest and a plurality of binarized pixel data adjacent to the binarized pixel data of interest. Processing method.
JP59200498A 1984-09-27 1984-09-27 Image processing method Expired - Fee Related JP2584732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200498A JP2584732B2 (en) 1984-09-27 1984-09-27 Image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200498A JP2584732B2 (en) 1984-09-27 1984-09-27 Image processing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3234360A Division JP2755316B2 (en) 1991-09-13 1991-09-13 Image processing device

Publications (2)

Publication Number Publication Date
JPS6179374A true JPS6179374A (en) 1986-04-22
JP2584732B2 JP2584732B2 (en) 1997-02-26

Family

ID=16425317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200498A Expired - Fee Related JP2584732B2 (en) 1984-09-27 1984-09-27 Image processing method

Country Status (1)

Country Link
JP (1) JP2584732B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386961A (en) * 1986-09-30 1988-04-18 Toshiba Corp Recorder
JPH11205684A (en) * 1998-01-19 1999-07-30 Casio Comput Co Ltd Image pickup device and method for driving imaging device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS521175A (en) * 1975-06-23 1977-01-06 Rockwell International Corp Improved support for harness frame
JPS57121370A (en) * 1981-01-21 1982-07-28 Ricoh Co Ltd Method for smoothing picture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS521175A (en) * 1975-06-23 1977-01-06 Rockwell International Corp Improved support for harness frame
JPS57121370A (en) * 1981-01-21 1982-07-28 Ricoh Co Ltd Method for smoothing picture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386961A (en) * 1986-09-30 1988-04-18 Toshiba Corp Recorder
JPH11205684A (en) * 1998-01-19 1999-07-30 Casio Comput Co Ltd Image pickup device and method for driving imaging device

Also Published As

Publication number Publication date
JP2584732B2 (en) 1997-02-26

Similar Documents

Publication Publication Date Title
US5319463A (en) Arrangement and method of preprocessing binary picture data prior to run-length encoding
US4349846A (en) Picture processing method
JPS59223073A (en) Picture processor
US3902008A (en) Data transmission system
JPS6043703B2 (en) Binary signal facsimile data compression method
JP2635308B2 (en) Image processing device
US5243446A (en) Adaptive clumped dithering with clump plane separation
JPS6043715B2 (en) Narrowband still image transmission method
JPS6179374A (en) Picture processing system
US4905002A (en) Delta modulation encoder/decoder method and system
JPS59225675A (en) Method and apparatus of facsimile transmission
JP2889546B2 (en) Image processing method
JP2755316B2 (en) Image processing device
JPS6027465B2 (en) image transmission device
JP3373874B2 (en) Image processing device
JP3259989B2 (en) Binary and multi-valued mixed coded image data restoration method and apparatus
JP2851662B2 (en) Image processing device
JPS6031383B2 (en) Image processing method
JPH0134420B2 (en)
JPH01137378A (en) Picture processing system
JPS58215165A (en) Linear density converting system
JP2685791B2 (en) Halftone fax machine
JPS61146068A (en) Deciding method for image area
JPS60185467A (en) Line drawing processing method
JPH04217166A (en) Image data processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees