[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6178565A - Dc arc welding power source device - Google Patents

Dc arc welding power source device

Info

Publication number
JPS6178565A
JPS6178565A JP19918184A JP19918184A JPS6178565A JP S6178565 A JPS6178565 A JP S6178565A JP 19918184 A JP19918184 A JP 19918184A JP 19918184 A JP19918184 A JP 19918184A JP S6178565 A JPS6178565 A JP S6178565A
Authority
JP
Japan
Prior art keywords
pair
current
output
circuit
alternately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19918184A
Other languages
Japanese (ja)
Inventor
Seishi Kajimura
梶村 征志
Takeshi Taisaku
多井作 猛
Yutaka Nakane
中根 豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OSAKA DENKI KK
Osaki Electric Co Ltd
Original Assignee
OSAKA DENKI KK
Osaki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OSAKA DENKI KK, Osaki Electric Co Ltd filed Critical OSAKA DENKI KK
Priority to JP19918184A priority Critical patent/JPS6178565A/en
Publication of JPS6178565A publication Critical patent/JPS6178565A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K9/00Arc welding or cutting
    • B23K9/06Arrangements or circuits for starting the arc, e.g. by generating ignition voltage, or for stabilising the arc
    • B23K9/067Starting the arc
    • B23K9/0671Starting the arc by means of brief contacts between the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Arc Welding Control (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To disuse the provision of the third coil on high frequency transformer and to reduce a power consumption by constituting so as to control the magnetic deviation of a high frequency transformer only by the controlling circuit of a weak current. CONSTITUTION:A DC arc welding power source device drives a high frequency transformer 7 with conducting alternately a pair of switching elements 9, 10 and controls the output current and voltage feeding to a load. Besides the converting means 11 converting the current flowing at the conductive time of the switching element into a voltage signal, a pair of sample and hold circuits 12, 13 storing with taking out the current value flowing in the switching element from the converting means 11, the pulse width regulating circuit 15 outputting the pulse signal of two phases parts regulating the conductive time of the switching element and the logical circuit 16 outputting an actuation signal to the sample and hold circuits 12, 13 simultaneously with the conductive time together with conducting alternately a pair of switching elements with outputting alternately said pulse signal on each phase are provided.

Description

【発明の詳細な説明】 産業上のFll用分野 本発明は、直流アーク溶接電dg装置の改良に係り、特
に一対のスイッチング素子の導通時間をパルス幅制御に
より制御して、高周波変圧器に生じる偏磁を抑制するよ
うにしたものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an improvement of a DC arc welding electric DG device, and in particular controls the conduction time of a pair of switching elements by pulse width control to reduce the amount of electricity generated in a high frequency transformer. This is designed to suppress biased magnetism.

従来の技術 一対のスイッチ/り素子を交互に導通させて高周波数変
圧2=を駆動して負荷に供給する出力電流、出力電圧を
フィードバック制御するようにした直流アーク溶接′、
ヒ諒″装置において、1i’il I、ill波圧圧器
一1〆に1しる偏磁を抑;1.II !I’るようにし
、たちのは、特開昭59−67773号に見るようにす
でに公知である。
Conventional technology Direct current arc welding in which a pair of switches/elements are alternately turned on to drive a high frequency transformer 2 to feedback control the output current and output voltage supplied to the load.
In this device, the biased magnetization of the wave pressure device is suppressed; 1.II! This is already known.

すなわち、このものは高周波変圧器のコアに、新たに三
次を綿を設け、譲高周波変圧器の一次巻線に接続された
2石のスイッチングトランジスタまたは該高周波変圧器
の二次巻線に接続された2石の整流グイオートを流れる
電流の電流差を検出し、この(★出14流差によって上
記三次巻線を駆動し、偏磁によって生ずる直流磁束を三
次巻線による直tA i≦1束により打ち消すように構
成されたちのこある。
That is, in this case, a tertiary layer is newly added to the core of the high frequency transformer, and a two-stone switching transistor is connected to the primary winding of the high frequency transformer or the secondary winding of the high frequency transformer. The current difference between the currents flowing through the two rectifiers is detected, and the tertiary winding is driven by this current difference, and the DC magnetic flux generated by the biased magnetization is reduced by the direct tA i≦1 flux of the tertiary winding. There is this thing that is configured to cancel it out.

Lつ)るに、このような溝、9のは、高周波変圧器の:
1アに祈たに設けた三次を線に電流を通しる方法を4川
しているために、実際の製作にあたって装置器よ大型化
し、使用時には大きな制ilD用電力を要することはさ
けら机ず、特にその場合におけi、電力消費は溶接時の
入電lkを制御することがら無視てきない問題となって
いる。
In general, such grooves, 9, are used in high frequency transformers:
Since there are four ways to pass current through the tertiary wire installed in 1A, it is inevitable that the equipment will be larger in actual production and require a large amount of control power for ILD when in use. First, especially in this case, power consumption is a problem that cannot be ignored since the input current lk during welding is controlled.

発明が解決しようとする問題点 不発190.L、叡」の11情に鑑みC1iil )夕
さり1.にもので、その解決課題は装置の小型軽量化と
、消費電力の大幅な減少化、及びより精度の高い制il
装置を提供するごとにある。
Problems that the invention attempts to solve 190. In view of the 11 feelings of "L, Ei" C1iil) Evening sun 1. The problem to be solved is to make the device smaller and lighter, significantly reduce power consumption, and provide more accurate control.
Each device is provided.

問題点を解決するための手段 本発明によれば、上記課題は、次の如き構成を備えた直
流アーク溶接電S装置を提供することによって解決され
る。
Means for Solving the Problems According to the present invention, the above problems are solved by providing a DC arc welding electric S device having the following configuration.

すなわら、この装置は、一対のスイッチング素子を交互
に導通させること器こより高側$、数変圧器を駆動して
負荷に供給する出力を流、出力電圧をフィードバック制
御するようにした直流アーク溶接電源装置の改良であっ
て、特に (a)上記−幻のスイッチング素子の各々の導通時に流
れるT4fLを電圧信号に変換する電流/を圧変喚手段
と、 (b)上記各々のスイッチノブ素子の導通時に開明して
作動され、上記各々のスイッチノブ素子を流れる電流値
を上記電ft/電圧変換手段より取り出して記憶する一
対のす/プルホールド回路と、(c)1記−・対のす7
プルホ一ルド回路からの出力(9号の誤シシをなくすた
めに、上記各々のスイッチング)f、E−の導通時間を
規定する2相分のパルス18号を出力するパルス幅制御
回路と、(d)このパルス[II御回路から出力される
2和沖のペルス(9号を各相銀に交互に出力して、上記
・月のスイ・チング素子を交互にf#通させるとともに
、これっのΔ!導通時同期して上記一対のサン−・°ル
ホ ルド回路に作千〕1信号を出力する論理回路上をO
イえたことを要旨とするするらのごある。
In other words, this device uses a DC arc that alternately conducts a pair of switching elements, drives several transformers to supply the output to the load, and feedback-controls the output voltage. This is an improvement of a welding power supply device, which particularly includes (a) a voltage converting means for converting the current T4fL flowing when each of the above-mentioned phantom switching elements is turned on into a voltage signal, and (b) each of the above-mentioned switch knob elements. (c) a pair of pull-hold circuits which are opened and activated when conduction and extracts and stores the current value flowing through each of the switch knob elements from the voltage/voltage converting means; 7
A pulse width control circuit that outputs a two-phase pulse No. 18 that defines the conduction time of f and E- from the output from the pull-hold circuit (in order to eliminate the error No. 9, the above-mentioned switching); d) This pulse [No. 9 of the Niwa Oki output from the II control circuit is output alternately to each phase silver, and the above-mentioned moon switching element is alternately passed through f#, and this ∆! When conductive, connect the logic circuit that outputs the 1 signal to the above pair of sample hold circuits in synchronization.
Here is a summary of what happened.

装置。Device.

発明のり1果 、l:発明の141??によれば、箭周$変圧器の偏磁
を弱電流の制jJn回路のみで制御する構成を採用して
いるので、従来例のように高周波変圧器に三次巻線を設
けるような不都合はなく、しかも消費電力を著しく軽減
できる利、へがある。
Invention glue 1 result, l: 141 of invention? ? According to the above, the configuration is such that the biased magnetization of the transformer is controlled only by a weak current control circuit, so there is no inconvenience like installing a tertiary winding in the high frequency transformer as in the conventional example. Moreover, it has the advantage of significantly reducing power consumption.

また、弱電流の制御回路はスイッチノブ素子を交互に導
通させる高周波回路部と分離して構成されるので、絶縁
処理もPJI単に行っことができる。
Furthermore, since the weak current control circuit is configured separately from the high frequency circuit section that alternately turns on the switch knob elements, insulation processing can be performed simply by PJI.

さらに、一対のサンプルホールド回路を用いてスイッチ
ング素子を流れる電流を取り出している構成なので、平
均値を検出する従来方式に比べて制御の動作速度が速く
、スビイーディでよりt#度の高い制御ができる。
Furthermore, since the configuration uses a pair of sample and hold circuits to extract the current flowing through the switching element, the control operation speed is faster than the conventional method that detects the average value, and it is possible to perform control with a higher degree of T# in a faster manner. .

また、各スイッチング素子を流れる電流を共通の1を流
/電圧変換手段より取り出し、一対のサンプルホールド
回路を介して検出しているので、アイソレーションもi
!i+車になり、ノステム全体としても制御誤差の少な
い溶接電源装置が得られる。
In addition, since a common current flowing through each switching element is taken out from the current/voltage conversion means and detected via a pair of sample and hold circuits, isolation is also achieved.
! It becomes an i+ car, and Nostem as a whole can obtain a welding power supply device with less control error.

発明の実施例及び作用 以下に、添付図を参照しながら、本発明装置の望ましい
一実施例を詳細に説明する。
EMBODIMENTS AND OPERATIONS OF THE INVENTION A preferred embodiment of the apparatus of the present invention will be described in detail below with reference to the accompanying drawings.

第1図はクレームに対応させた全体の構成を示すブロッ
ク線図、第2図は第1図に示されたブロック線図を更に
詳細に示した図である。
FIG. 1 is a block diagram showing the overall configuration corresponding to the claims, and FIG. 2 is a diagram showing the block diagram shown in FIG. 1 in more detail.

第1図を参照して説明すると、lは消耗電極、2は溶接
時に生しる溶接アーク、3は被7容接部材となる母材、
4は負荷に供給される電圧を検出すろに6−ビ電1l−
ilill iゴn時に使用さ4る電圧検出2”r−5
゛ユ(”III+ !二供給さnる上流?検出するため
定電流制御0時二二使川用4る。こ7A検出器、6:!
整流l1を用いて溝成された整iAI!!回路、8:よ
下請コイルを用いて溝成さ机1こ平滑回路を示す。
Referring to FIG. 1, l is a consumable electrode, 2 is a welding arc generated during welding, 3 is a base material that becomes a welded member,
4 is a voltage detecting voltage supplied to the load.
4 voltage detection 2”r-5 used during illumination
゛Yu ("III+! Two upstream? Constant current control for detection 0:22 Sagawa 4. This 7A detector, 6:!
Rectifier iAI created using rectifier l1! ! Circuit 8: Shows a smoothing circuit using a subcontracted coil.

−[た、7!:I猜周$l変圧器、9.lO5ま互いに
tII捕′、−灯のパワートラン/スフなとをプノノエ
ブル]妾伏して構成されたスイッチング素子、I9はス
1′7千、ツク素子9.10を駆動するための直疏電l
〜、11はスイッチングAコアー’1.10の+1通時
に、Ay′Lる電流を電圧信号に変I口出力する電流/
′心電圧1Q手段、12.13はスイッチング素子9.
 10の導通時に開明して作動される一対のサンプルホ
ールド回路、14はサンプルホールド回路+2゜1.3
の出力(3号の誤差分を増幅する誤差増幅器、15は誤
差増幅器14の出力信号に応した幅の2相力のパルス信
号を出力するパルス輻制i11回路、16はパルス幅凄
11イ回路15より出力される2相分のパルス信号を各
相銀に交互に出力してサンプルホールド回路1213と
、ドライバ回路17に作動(3号を交互に出力する論理
回路、:8:;スイッチング素子9.10を交互にスイ
ッチング勤イ「させるためにトライバ回路17によって
駆動されるドライブトラメスである。
-[T-7! :I Sushu $l transformer, 9. 105 and tII capture each other, - the power transformer of the lamp/sufuna] is a switching element constructed by concubining, I9 is a direct current for driving the switch element 9.10.
~, 11 is the current output from the I port by converting the current Ay'L into a voltage signal when +1 of the switching A core '1.10 is passed.
'Heart voltage 1Q means, 12.13 is a switching element 9.
A pair of sample and hold circuits that are activated when 10 is turned on, 14 is a sample and hold circuit +2°1.3
output (an error amplifier that amplifies the error of No. 3, 15 is a pulse convergence I11 circuit that outputs a two-phase power pulse signal with a width corresponding to the output signal of the error amplifier 14, and 16 is a pulse width I11 circuit) The pulse signals for two phases outputted from 15 are alternately output to each phase silver to operate the sample hold circuit 1213 and the driver circuit 17 (logic circuit that alternately outputs No. 3, :8:; switching element 9 .10 is a drive train driven by a driver circuit 17 to alternately switch the motors.

図に見るように、本発明装置は、一対のスイッチング素
子9.10と高周波変圧器7を組合わせたインバータ回
路をパルス幅制御により駆動する方式を用いたものであ
る。
As shown in the figure, the device of the present invention uses a method of driving an inverter circuit, which is a combination of a pair of switching elements 9 and 10 and a high frequency transformer 7, by pulse width control.

ここに、サンプルホールド回路12.13は論理回路1
6から送られて来る作動(2号により交互に作動され、
スイッチング素子9.IOのJJl111時に同期して
、電流/電圧圧損手段11より電流を取り出し、記憶す
る。
Here, sample and hold circuits 12 and 13 are logic circuits 1
Operation sent from No. 6 (alternately activated by No. 2,
Switching element 9. In synchronization with the IO JJ111 time, current is taken out from the current/voltage pressure loss means 11 and stored.

そして誤差増幅器14では、サンプルホールド回路12
と13の出力の誤差が増幅され、この増幅された誤差信
号は後段のパルス幅−制御回路15に入力される。
In the error amplifier 14, the sample hold circuit 12
The error in the outputs of and 13 is amplified, and this amplified error signal is input to the pulse width control circuit 15 at the subsequent stage.

パルス幅制御回路15では、人力した誤差信号に応した
幅ををした2相分のパルス信号が出力される。
The pulse width control circuit 15 outputs a two-phase pulse signal having a width corresponding to the manually input error signal.

二の]°、゛レヌ(1−号7=、4−発明装置にわいて
2ま、什)ルれ ゛1ト回路1213の出力信号と逆に
な’= 161係ごパルス寸畠か1見定さ机ており、例
えば12の方乃・13よりも大きい出力レベルとなるよ
うな1合には、12の出力信号と灯心した側が逆に小ξ
イ輻のパルスになるように規定されている。
2]°, ゛renu (1-No. 7 =, 4-Inventive device 2,  ) ゛1 It is opposite to the output signal of the circuit 1213' = 161 engagement pulse size or 1 For example, in a case where the output level is higher than 12 and 13, the output signal of 12 and the side where the wick is centered are small ξ.
It is specified to be a pulse of radiation.

また、12.13の出力レベルが同じ大きさの時1、)
、自行は同一幅のパルス信号が出力される。
Also, when the output level of 12.13 is the same size, 1,)
, a pulse signal of the same width is output for the own line.

パルス幅制御回路15から出力される上記した2川分の
パルス信号が、次の論理回路16に送らTしると、ここ
では、送・)れて来たパルス信号が各用分毫−二交互に
出力されて、それぞれサンプルホールド回路12.13
の作動信号及びドライバ回路17の作動信号として出力
される。
When the above-mentioned two pulse signals output from the pulse width control circuit 15 are sent to the next logic circuit 16, the sent pulse signals are divided into two alternate cycles for each purpose. are output to sample and hold circuits 12 and 13 respectively.
and the driver circuit 17.

これりの情果、両者のスイッチング素子9. 10をイ
・すれるτCa!値にS差を生した時には、流れる電流
の大きい方のスイッチング素子の導通時間が短< !1
11整されて(他方は、通電時間が長くなる)、両者の
スイッチング素子を通しる電流値の誤差がなくなるよう
に制illされて高周波変圧2ニアのコアに偏磁を生し
るのが抑制される。
The result of this is that both switching elements9. τCa that makes 10! When a difference S occurs in the values, the conduction time of the switching element through which the larger current flows is shorter. 1
11 (on the other hand, the energization time becomes longer), and it is controlled so that there is no error in the current value passing through both switching elements, and the generation of biased magnetism in the core of the high frequency transformer 2 is suppressed. be done.

次に、第2図を参咳して、本発明装置の構成を更に詳細
に説明する。
Next, referring to FIG. 2, the configuration of the apparatus of the present invention will be explained in more detail.

第2図は、第1図のブロック線図を更に詳細に説明する
図である。
FIG. 2 is a diagram illustrating the block diagram of FIG. 1 in more detail.

この図において詳細に表された構成部分を説明すると、
誤差増幅器14は、同一特性を有する一対のもの141
.142を徂合わせて構成されており、各々の;1差増
I!l器141.142の入力は互いに反転関係になる
ようにしてサンプルホールド回路12.13からの出力
信号を入力している。
To explain the components shown in detail in this figure,
The error amplifier 14 is a pair of amplifiers 141 having the same characteristics.
.. It is composed of 142, each with an increase of 1! The output signals from the sample and hold circuits 12 and 13 are inputted to the inputs of the L units 141 and 142 in an inverse relationship to each other.

また、パルス幅制御回路15は、同一特性を有した一対
のコンパレーク151.152と三角波発生器+53を
組合わせて構成されており、コンパレータ151.15
2では、三角波発生回路153から出力される三角波信
号を71にして、この店準信号が各誤差項1tai器1
41.142からの誤差信号と別の制御信号発生回路2
0から発生された制御信号の加算された加′J!L信号
とか比較されている。
The pulse width control circuit 15 is constructed by combining a pair of comparators 151 and 152 with the same characteristics and a triangular wave generator +53.
2, the triangular wave signal output from the triangular wave generating circuit 153 is set to 71, and this standard signal is used for each error term 1tai unit 1.
Error signal from 41.142 and another control signal generation circuit 2
The summed addition of control signals generated from 0′J! It is compared with the L signal.

このt二め、ごのパルス幅制御回路15においては、第
3図、第4図に示さ入ているように、誤疋増輻h141
.1.42かζ出力される誤差信号レヘルが大きくなる
に連れて出力パルス(3号のパルス軸が小さくなり、逆
にこれらの誤差増幅器141゜142から出力される誤
差信号レベルが小さくなイ、に連れて出力パルス信号の
パルス軸が大きくなっている。
In this second pulse width control circuit 15, as shown in FIGS. 3 and 4, the erroneous pulse width increase h141
.. 1.42 or ζ As the output error signal level increases, the output pulse (pulse axis of No. 3) becomes smaller, and conversely, the error signal level output from these error amplifiers 141 and 142 becomes smaller. The pulse axis of the output pulse signal becomes larger as the time increases.

パルス幅制御回路15から出力されるパルス信号は、後
段の論理回路16に送られる。
The pulse signal output from the pulse width control circuit 15 is sent to the logic circuit 16 at the subsequent stage.

この論理回路16は、Dフリップフロップ162を用い
て構成されており、コンパレータ151゜152の出力
パルスをNORゲート+61を通過させてクロックパル
スを形成しており、またそのQ、■出力信号を2人力A
NDゲート163.164の一方の人力信号としており
、さらに各々のへNDゲー)163.164の他方の人
力信号としてコノパレ〜り151.152から出力され
るパルス信号を入力させている。
This logic circuit 16 is constructed using a D flip-flop 162, passes the output pulses of the comparators 151 and 152 through a NOR gate +61 to form a clock pulse, and also converts the Q, Human power A
A human input signal is input to one of the ND gates 163 and 164, and a pulse signal outputted from the Konopare 151 and 152 is input to each of the ND gates 163 and 164 as the other input signal.

また、このDフリップフロ7ブ204は、そのて出力を
D人力信号にJIi還させている。
Further, this D flip-flop 7 block 204 returns the output to the D human input signal JIi.

そして、これらの2つのANDゲート163.164か
ら交互に発生されるパルス信号は、それぞれ上記したサ
ンプルホールド回路12.13に作動信号として人力さ
れており、さらにトライバ回路17にも駆動信号として
人力されている。
The pulse signals alternately generated from these two AND gates 163 and 164 are input to the sample and hold circuits 12 and 13 described above as actuation signals, and are also input to the driver circuit 17 as drive signals. ing.

なお、トライバ回路17の出力端には、ドライバトラン
ス18を設けてあり、このドライバトランス18により
上記した一対のスイッチング素子9.10を駆動するよ
うにしである。
Note that a driver transformer 18 is provided at the output end of the driver circuit 17, and the driver transformer 18 drives the pair of switching elements 9 and 10 described above.

次に、第3図、第4図を用いて回路の動作を説明する。Next, the operation of the circuit will be explained using FIGS. 3 and 4.

高周波変圧2=7のコアに偏磁を生していない場合には
、スイッチング素子9.IOを通して流れる電流が等し
くなっている。
If the core of the high frequency transformer 2=7 does not have biased magnetism, the switching element 9. The currents flowing through IO are equal.

このため、サンプルホールド回路i2.13の出力は同
一レベルとなり、誤差増幅器141.142の出力はい
ずれも零レベルになる。
Therefore, the outputs of the sample and hold circuits i2.13 are at the same level, and the outputs of the error amplifiers 141 and 142 are both at the zero level.

このため、コンパレーク151.152かり出力される
パルス信号のパルス軸は同一となるので、ANDゲート
163.164から交互に出力される出力パルスも同一
幅となって、作動信号としてサンプルホールド回路12
.13に交互に送られると同時にドライバ回路17にも
送られて各々のスイッチング素子9.】Oを交互に4通
させる。
Therefore, since the pulse axes of the pulse signals output from the comparators 151 and 152 are the same, the output pulses alternately output from the AND gates 163 and 164 also have the same width, and are sent to the sample and hold circuit 12 as actuation signals.
.. 13 and at the same time, it is also sent to the driver circuit 17 to each switching element 9. ] Have them repeat O in 4 turns.

この結果、スイッチング素子9,10の導通時間はいず
れも同一になり、各々を流れる電流が零となり、高周波
変圧7のコアに偏磁を生しるのが有効に防止される。
As a result, the conduction times of the switching elements 9 and 10 become the same, the current flowing through each becomes zero, and the occurrence of biased magnetism in the core of the high frequency transformer 7 is effectively prevented.

以上の場合における(a)〜(h)の各部分のクイミ/
グチャ=トを第3図に示す。
The requirements for each part of (a) to (h) in the above cases/
The Guchat is shown in Figure 3.

次に、高周波変圧2S1のコアに偏磁を生した場合、今
、特にスイッチング素子9を通して流れる電流がスイッ
チング素子■0を通しる電流よりも大きくなった場合に
ついて考えると、サンプルホールド回路12の出力がサ
ンプルホールド回路13の出力よりも太き(なり、誤差
増幅2i141の出力レヘルがプラス、誤差増幅n I
 42の出力レヘルがマイナス(この場合、両者の出力
は互いに反転関係にある)になる。
Next, if biased magnetization occurs in the core of the high-frequency transformer 2S1, and especially considering the case where the current flowing through the switching element 9 becomes larger than the current flowing through the switching element 0, the output of the sample and hold circuit 12 is thicker than the output of the sample and hold circuit 13 (becomes), the output level of the error amplification 2i 141 is positive, and the error amplification n I
The output level of 42 becomes negative (in this case, both outputs are in an inverse relationship to each other).

この結果、コンパレータ151より出力される信号のパ
ルス幅は、コンパレーク152より出力される信号のパ
ルス幅より小さくなる。そして、これらのパルスがNO
Rゲート161に送られて、Dフリップフロップ162
のクロックパルスが形成され、ANDゲー)163.1
64から;よりンプルホールド回路12.13とドライ
バ回路17に交互に作動信号、駆動(3号が送られる。
As a result, the pulse width of the signal output from comparator 151 becomes smaller than the pulse width of the signal output from comparator 152. And these pulses are NO
Sent to R gate 161 and D flip-flop 162
clock pulses are formed, AND game) 163.1
From 64; the operation signal and drive (No. 3) are sent alternately to the sample hold circuits 12 and 13 and the driver circuit 17.

これらの結果、スイッチング素子9は幅の小さいパルス
で駆動され、その導通時間がスイッチング素子lOのJ
q導通時間りも短く制御されるので、スイッチング素子
9を通して流れる電流が減少することになり、両スイッ
チング素子9.10を通しる電流が均等化されて偏磁は
抑v1される。
As a result, the switching element 9 is driven by a pulse with a small width, and its conduction time is reduced by the J of the switching element lO.
Since the q conduction time is also controlled to be short, the current flowing through the switching element 9 is reduced, the currents passing through both switching elements 9 and 10 are equalized, and biased magnetism is suppressed v1.

以上の場合における(a)〜(h)の各部にお°する動
作を示すタイミングヂャートを第4図に示す。
FIG. 4 shows a timing chart showing the operations of each part (a) to (h) in the above case.

なお、スイッチング素子9を流れる電流値がスイッチン
グ素子10を通しる電流よりも小さくなった場合は、上
記した動作と反対の動作をなし、偏Gitが抑制される
、ことはいうまでもない。
It goes without saying that when the current value flowing through the switching element 9 becomes smaller than the current passing through the switching element 10, the operation opposite to the above-described operation is performed, and the biased Git is suppressed.

本発明装置は、上記した太b’を例以外にも種々の変形
が可能なことはいうまでもない。
It goes without saying that the apparatus of the present invention can be modified in various ways other than the above-mentioned example of thick b'.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明装置のクレーム対応図、第2図はm1図
に示したmWを更に具体的に示したブロック線図、第3
図、第4図はいずれも、第2図に示した(a)〜(hl
各部分の動作を示すタイミングチャートである。 (符号の説明) 図に8いて、7は高周波変圧器、9.10はスイッチン
グ素子、11は電流/電圧変換手段、12.13はサン
プルホールド回路、14は誤差増幅器、15はパルス幅
−制御回路、16は論理回路である。
Fig. 1 is a claim correspondence diagram of the device of the present invention, Fig. 2 is a block diagram showing mW shown in Fig. m1 in more detail, and Fig. 3
Both Figures 4 and 4 are from (a) to (hl) shown in Figure 2.
5 is a timing chart showing the operation of each part. (Explanation of symbols) In the figure 8, 7 is a high frequency transformer, 9.10 is a switching element, 11 is a current/voltage conversion means, 12.13 is a sample and hold circuit, 14 is an error amplifier, and 15 is a pulse width control The circuit 16 is a logic circuit.

Claims (1)

【特許請求の範囲】 一対のスイッチング素子を交互に導通させて高周波変圧
器を駆動して負荷に供給する出力電流、出力電圧を制御
するようにした直流アーク溶接電源装置において、 (a)上記一対のスイッチング素子の各々の導通時に流
れる電流を電圧信号に変換する電流/電圧変換手段と、 (b)上記各々のスイッチング素子の導通時に同期して
作動され、上記各々のスイッチング素子を流れる電流値
を上記電流/電圧変換手段より取り出して記憶する一対
のサンプルホールド回路と、(c)上記一対のサンプル
ホールド回路からの出力信号の誤差をなくすために、上
記各々のスイッチング素子の導通時間を規定する2相分
のパルス信号を出力するパルス幅制御回路と、 (d)このパルス幅制御回路から出力される2相分のパ
ルス信号を各相毎に交互に出力して、上記一対のスイッ
チング素子を交互に導通させるとともに、これらの導通
時に同期して上記一対のサンプルホールド回路に作動信
号を出力する論理回路とを備えたことを特徴とする直流
アーク溶接電源装置。
[Scope of Claims] A DC arc welding power supply device configured to control output current and output voltage supplied to a load by driving a high-frequency transformer by alternately conducting a pair of switching elements, comprising: (a) the pair of switching elements described above; (b) current/voltage converting means for converting the current flowing when each of the switching elements is conductive into a voltage signal; (c) a pair of sample-and-hold circuits that are extracted from the current/voltage conversion means and stored; (d) a pulse width control circuit that outputs pulse signals for each phase, and (d) alternately outputs pulse signals for two phases output from this pulse width control circuit for each phase to alternately switch the pair of switching elements. A DC arc welding power supply device comprising: a logic circuit that outputs an operating signal to the pair of sample and hold circuits in synchronization with the conduction of these circuits.
JP19918184A 1984-09-21 1984-09-21 Dc arc welding power source device Pending JPS6178565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19918184A JPS6178565A (en) 1984-09-21 1984-09-21 Dc arc welding power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19918184A JPS6178565A (en) 1984-09-21 1984-09-21 Dc arc welding power source device

Publications (1)

Publication Number Publication Date
JPS6178565A true JPS6178565A (en) 1986-04-22

Family

ID=16403487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19918184A Pending JPS6178565A (en) 1984-09-21 1984-09-21 Dc arc welding power source device

Country Status (1)

Country Link
JP (1) JPS6178565A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252445A (en) * 1986-04-04 1986-11-10 Matsushita Electric Ind Co Ltd Controller of home use air conditioning apparatus
JPS63194589U (en) * 1987-06-04 1988-12-14
EP1369982A2 (en) * 2002-06-05 2003-12-10 Omron Corporation Electric power conversion device with push-pull circuitry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223659A (en) * 1984-04-20 1985-11-08 Toa Seiki Kk Control device for high frequency power source for welding machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223659A (en) * 1984-04-20 1985-11-08 Toa Seiki Kk Control device for high frequency power source for welding machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252445A (en) * 1986-04-04 1986-11-10 Matsushita Electric Ind Co Ltd Controller of home use air conditioning apparatus
JPS63194589U (en) * 1987-06-04 1988-12-14
EP1369982A2 (en) * 2002-06-05 2003-12-10 Omron Corporation Electric power conversion device with push-pull circuitry
EP1369982A3 (en) * 2002-06-05 2005-02-02 Omron Corporation Electric power conversion device with push-pull circuitry

Similar Documents

Publication Publication Date Title
JP2008263748A (en) Inverter power supply device
JPS6178565A (en) Dc arc welding power source device
US4017786A (en) Transformer saturation control circuit for a high frequency switching power supply
US7683709B1 (en) Low frequency power amplifier employing high frequency magnetic components
JP3030612B2 (en) Power saving device
JPH06351239A (en) Voltage converter
JPS6032574A (en) Inverter device
JPH01175842A (en) Inclined magnetic field generating power supply
JPH09252584A (en) High output generating circuit
JPH0739487Y2 (en) AC arc welding machine
JPS61295877A (en) Pwm inverter
KR850001948B1 (en) Alternating current arc welding machine
JPH0152880B2 (en)
JPH06160438A (en) Method for detecting output current of inverter
JP2002010645A (en) Voltage-control method and unit
JPS58215970A (en) Switching power source
JP2000116135A (en) Switching power converter
JP2533422B2 (en) DC resistance welding apparatus and welding current control method thereof
JPH10285951A (en) Transformer for inverter output circuit
JPS5934080Y2 (en) X-ray tube filament heating circuit
JPS63195991A (en) Radio frequency heater
JPH0246176A (en) Output voltage detecting circuit for inverter device
JPH0335791B2 (en)
JP2005276701A (en) Control method and device of inverter for induction heating
JPH01144599A (en) X-ray high-voltage device