[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6142281A - Controller of thyristor converter - Google Patents

Controller of thyristor converter

Info

Publication number
JPS6142281A
JPS6142281A JP16070184A JP16070184A JPS6142281A JP S6142281 A JPS6142281 A JP S6142281A JP 16070184 A JP16070184 A JP 16070184A JP 16070184 A JP16070184 A JP 16070184A JP S6142281 A JPS6142281 A JP S6142281A
Authority
JP
Japan
Prior art keywords
angle
waveform
current
value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16070184A
Other languages
Japanese (ja)
Other versions
JPH0667209B2 (en
Inventor
Masahiro Tobiyo
正博 飛世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59160701A priority Critical patent/JPH0667209B2/en
Publication of JPS6142281A publication Critical patent/JPS6142281A/en
Publication of JPH0667209B2 publication Critical patent/JPH0667209B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To perform the capacity of a thyristor converter at the maximum by always obtaining the maximum adequate firing angle by actually measuring the commutation superposing angle. CONSTITUTION:A microprocessor 6 produces the processed content stored in a memory 8 through a bus line 7 to process to input and output. If a current control is employed, the microprocessor 6 calculates to compare a current command value with a current feedback value input through a converter 5, a rectifier 11 and an A/D converter 10, and delivers an output to a gate pulse generator 9. The generator 9 outputs a gate pulse to a thyristor converter 2. A counter 12 measures the commutation superposing angle, the maximum adequate firing angle is obtained by the microprocessor 6 on the basis of the measured result to correct the upper firing angle limit of the gate pulse.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はサイリスタ変換器の制御装置に係シ、特に、転
流重なシ角を実測して点弧角を決定し、これをもってサ
イリスタ変換器を動作させてなるのでその能力を最大限
にひき出すに好適なサイリスタ変換器の制御装置に関す
るものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a control device for a thyristor converter, and in particular, the firing angle is determined by actually measuring the angle at which commutation overlaps. The present invention relates to a control device for a thyristor converter that is suitable for maximizing the performance of the thyristor converter.

〔発明の背景〕[Background of the invention]

サイリスク変換器の運転において転流重な夛角が発生す
ることは周知のとおシである。この転流重なシ角がサイ
リスタ変換器のインバータ運転時において転流失敗を発
生させる要因となっておシ、一般の制御装置においては
、この転流重なシ角によシ減少する転流余裕角を確保す
るため、サイリスタの点弧角を制限する制御(一般にα
(あるいはβ)リミッタ制御と呼んでいる)を行ってい
る。
It is well known that a large angle of commutation occurs in the operation of a SiRisk converter. This large angle of commutation is a factor that causes commutation failure during inverter operation of a thyristor converter. Control to limit the firing angle of the thyristor (generally α
(or β) limiter control).

かかるサイリスタ変換器の点弧角を制限する制御は、例
えば、特公昭58−49116 「無整流子電動機の制
御装置」に開示されているように、負荷電流の大きさに
よp変化する転流余裕角の大きさを必要最小限に制御す
るようにしたものがある。
The control to limit the firing angle of such a thyristor converter is, for example, a commutation method that changes p depending on the magnitude of the load current, as disclosed in Japanese Patent Publication No. 58-49116 ``Control Device for a Commutatorless Motor''. There is one in which the size of the margin angle is controlled to the necessary minimum.

しかしながら、前記制御装置による点弧角を制限する制
御は、転流余裕角そのものの制御でおってサイリスタレ
オナード装置に代表される通常のインバータ運転の制御
方式と異なること、また、交流電源には主に他のサイリ
スタ変換器による波形歪が存在することなどの問題点が
あり、これらを満足する点弧角上限値を制限する制御装
置が要望されている。
However, the control to limit the firing angle by the control device is a control of the commutation margin angle itself, which is different from the control method for normal inverter operation such as the thyristor Leonard device. There are problems such as the presence of waveform distortion due to other thyristor converters, and there is a need for a control device that limits the upper limit value of the firing angle that satisfies these problems.

ところで、サイリスタ変換器の点弧角を制限する制御に
必要な情報は、電源電圧、電源波形、インピーダンス、
回路電流等を挙げることができる。
By the way, the information necessary for controlling the firing angle of the thyristor converter is the power supply voltage, power waveform, impedance,
Examples include circuit current.

かかる制御を行う制御装置が、上記情報のうち常時認識
しているものは、一般に、回路電流のみである。このた
め、他の情報は、装置設計時の設計値に余裕(最悪値を
考慮)を加えるというようにせざるを得ないため、必要
以上に余裕が発生し、装置が出し得る能力を制限して使
用しているのが実情である。
Among the above information, the control device that performs such control generally always recognizes only the circuit current. For this reason, for other information, it is necessary to add a margin (considering the worst value) to the design value at the time of device design, which creates an unnecessarily large margin and limits the ability of the device. The reality is that it is used.

〔発明の目的〕[Purpose of the invention]

本発明は上記実情に鑑みなされたものであシ、その目的
はサイリスタ変換器がもつ能力を最大に発揮できるサイ
リスタ変換器の制御装置を提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to provide a control device for a thyristor converter that can maximize the capabilities of the thyristor converter.

〔発明の概要〕[Summary of the invention]

本発明は、電源接続されたサイリスタ等の電力半導体素
子からなるサイリスタ変換器を点弧制御して負荷に電力
を供給するサイリスク変換器の制御装置において、電流
波形が設定値以下である時点を検出し、ゲートパルスの
出力時点から前記検出時点までの時間を計測し、この計
測時間と、電力半導体素子の点弧角と、回路電流とをも
って回路インピーダンス係数を算出し、この回路インピ
ーダンス係数の値と、あらかじめ設定されている回路イ
ンピーダンス係数の値との差を用いて、該電流制御装置
が出力するゲートパルスの点弧角上限値を補正するよう
にしたことを特徴とする。
The present invention detects a point in time when a current waveform is below a set value in a control device for a thyristor converter that supplies power to a load by controlling the firing of a thyristor converter made of a power semiconductor element such as a thyristor connected to a power source. Then, the time from the output point of the gate pulse to the detection point is measured, and the circuit impedance coefficient is calculated using this measured time, the firing angle of the power semiconductor element, and the circuit current, and the value of this circuit impedance coefficient and , the firing angle upper limit value of the gate pulse outputted by the current control device is corrected using a difference from a preset value of a circuit impedance coefficient.

以下に、本発明に用いられる理論について第10図〜第
12図を参照しながら説明する。
The theory used in the present invention will be explained below with reference to FIGS. 10 to 12.

第10図は、交流電源e1−7が交換側インダクタンス
LAを介してサイリスタu p * V p r tJ
 N IVNからなるサイリスタ変換器の交流端に接続
され、そのサイリスタ変換器の直流端に負荷Mが接続さ
れて構成されたものでおる。
In FIG. 10, the AC power supply e1-7 connects the thyristor up*VprtJ via the exchange side inductance LA.
It is connected to the AC end of a thyristor converter made of NIVN, and the load M is connected to the DC end of the thyristor converter.

第10図の構成した回路において、サイリスタ変換器に
ゲートパルスを与えて転流させたものが第11図で示す
波形図である。ここで、点弧角α、転流重なシ角U、転
流余裕角γとすると、余裕角γは、第11図から理解で
きるように、γ=180°−α−U  ・・・・・・・
・・(1)この余裕角γは、サイリスタ変換器の転流を
正常に行わせるだめの値で、一般にサイリスタのターン
オフ時間を基にして決定している。この値を確保するた
めには点弧角αの最大値α1.工は、α□8≦1806
−(γ+U)  ・・・・・・・・・(2)でなければ
ならない。
The waveform diagram shown in FIG. 11 shows the circuit configured in FIG. 10 in which a gate pulse is applied to the thyristor converter to cause commutation. Here, if the firing angle α, the commutation overlap angle U, and the commutation margin angle γ, the margin angle γ is, as can be understood from FIG. 11, γ=180°−α−U... ...
(1) This margin angle γ is a value required to ensure normal commutation of the thyristor converter, and is generally determined based on the turn-off time of the thyristor. In order to secure this value, the maximum value α1 of the firing angle α must be set. The engineering is α□8≦1806
-(γ+U) Must be (2).

一般に、交流側抵抗分は交流側リアクタンス分と比較す
ると十分小さいので、この交流側抵抗分を省略すると、
転流重なシ角Uは、電源周波数をf[:Hz]、交流側
インダクタンスLム〔H〕9回路電流をI[A)、電流
電圧実効値をE[V:)とすると、 となり、この第(3)式より重なシ角Uは、で表わされ
る。ここで上記の電源周波数f、インダクタンスL人、
電流電圧実効値E1回路電圧■に正しい値を代入できれ
ば、Uは正確に求まり、結果として、第(2)式に示す
α1.!は適切な値とな夛、サイリスタ変換器のもつ能
力を最大に発揮させることができる。
Generally, the AC side resistance component is sufficiently small compared to the AC side reactance component, so if this AC side resistance component is omitted,
The commutating angle U is as follows, where the power supply frequency is f [:Hz], the AC side inductance L [H]9 circuit current is I [A], and the effective current and voltage value is E [V:), According to this equation (3), the overlapping angle U is expressed as follows. Here, the above power supply frequency f, inductance L,
If a correct value can be substituted for the current voltage effective value E1 circuit voltage ■, U can be determined accurately, and as a result, α1. ! If is set to an appropriate value, the ability of the thyristor converter can be maximized.

しかしながら、従来技術では前述したとおり電流■につ
いては制御変数ゆえ正確な値を常時認識しているものの
、他の周波数f、インダクタンスLA、′−圧Eについ
ては供給情報ゆえ設計値を用いざるを得す、設計誤差や
電源電圧誤差(波型歪分を含む)を考慮して余裕をとら
ざるを得なかった。そのため、発生すると思われる転流
重なシ角Uの計算値は実際値よシ大きくせざるを得す、
第(2)式のα1.8は余裕をもたせた小さい値となシ
、結果として、サイリスタ変換器の能力を制限して使用
せざるを得なかった。加えて、実際の供給電源は歪を含
んだ波形であることがほとんどであるため、この傾向が
特に強かった。
However, as mentioned above, in the conventional technology, although the accurate value of the current ■ is always recognized because it is a controlled variable, for other frequencies f, inductance LA, and '-pressure E, design values must be used because of the supply information. However, we had no choice but to take allowances into consideration for design errors and power supply voltage errors (including waveform distortion). Therefore, the calculated value of the angle U with heavy commutation that is expected to occur must be made larger than the actual value.
α1.8 in Equation (2) must be a small value with some margin, and as a result, the thyristor converter has no choice but to be used with its capacity limited. In addition, this tendency was particularly strong because the actual power supply is almost always a distorted waveform.

第12図は、供給される電源電圧波形が、他のサイリス
タ変換器によシ歪んでいる場合において、転流重なシ角
Uが、M(4)式に示す計算値と異なってしまうことを
説明するために用いる図である。
Figure 12 shows that when the supplied power supply voltage waveform is distorted by other thyristor converters, the angle U of commutation overlap differs from the calculated value shown in equation M (4). FIG.

第12図に2いて、(a)は第10図の供給電源電圧e
、−7の波形、(b)は第10図の交流入力電源elの
波型、(C)は(a)の拡大波形。
2 in FIG. 12, (a) is the supply power supply voltage e in FIG.
, -7; (b) is the waveform of the AC input power source el in FIG. 10; (C) is the enlarged waveform of (a).

(d)は第10図のサイリスタUp、サイリスクVNに
印加するゲートパルス、(e)は第10図のサイリスタ
Upに流れる電流波形、(f)は第10図のサイリスタ
Vpに流れる電流波形である。
(d) is the gate pulse applied to thyristor Up and Thyrisk VN in FIG. 10, (e) is the current waveform flowing through thyristor Up in FIG. 10, and (f) is the current waveform flowing through thyristor Vp in FIG. 10. .

なお、(b)のe10波形の点線および(e)のImp
の点線は(a)のe。−7に波形歪のない場合を示す。
Note that the dotted line of the e10 waveform in (b) and the Imp
The dotted line is e in (a). -7 shows the case without waveform distortion.

ここで、第12図(a)に示す歪を含んだ電圧波形の場
合の転流重なシ角Uを求めてみる。便宜上01〜θ、の
区間において歪のない正弦波に対しl/nに低下してい
る場合について求める。
Here, let us find the angle U of commutation overlap in the case of the voltage waveform including distortion shown in FIG. 12(a). For convenience, the case where the distortion is reduced to l/n with respect to a sine wave without distortion in the interval from 01 to θ is calculated.

よく知られているように転流重なシ角Uは、転流時の電
流が転流前の電流と等しくなる時間を角度で表わしたも
のである。
As is well known, the commutation overlap angle U is the time at which the current during commutation becomes equal to the current before commutation, expressed as an angle.

今、αで転流が開始されると、((e)の0点)tを時
間とするとその電流iは (1)  α/ω≦t≦θ1/ωにおいて、であシ、し
たがって、 ・・・・・・・・・(6) となる。
Now, when commutation starts at α (0 point in (e)), if t is time, then the current i is (1) α/ω≦t≦θ1/ω, so,・・・・・・・・・(6)

(11)  θl/ω≦t≦θ2/ωにおいて、であシ
、したがって、 ・・・・・・・・・(8) となる。
(11) If θl/ω≦t≦θ2/ω, it is true, therefore, (8).

1++ )θ2/ω≦t≦π/ωにおいて、・・・・・
・・・・(9) となり、t≧θ2/ωにn=工になるとするとωt=α
+Uで表わせ、 ・・・・・・・・・α0 となる。ω=2πfを代入し、第(8)式の形にすると
、 −1−(CaSO1−CaSO2)(1−)・・・・・
・・・・(11) となる。これを変形すると、 となる。もし、波形歪がないとすると、n=1になるの
で、この条件下では第(lり式は第(4)式に等しくナ
ル。CaSO3〉ωSθ2.n)lであることにより、
歪波形においては第(12式の右辺は第(4)式の右辺
より大となるので、[第(13式のU)〉(第(4)式
のU」となる。
1++ ) θ2/ω≦t≦π/ω,...
...(9) If t≧θ2/ω and n=engine, then ωt=α
Expressed as +U, it becomes α0. Substituting ω=2πf and converting it into the form of equation (8), -1-(CaSO1-CaSO2)(1-)...
...(11) becomes. Transforming this results in . If there is no waveform distortion, n = 1, so under this condition, the (l)th equation is equal to the equation (4) and is null.CaSO3>ωSθ2.n).
In the distorted waveform, the right side of equation (12) is larger than the right side of equation (4), so [U of equation (13)>(U of equation (4)).

以上のことよシ、従来から知られている第(3)式ある
いは第(4)式を用いて転流余裕角Uを推定することは
、電源波形歪の影響で誤差が大きくなシ、実用上大きな
問題である。
Based on the above, estimating the commutation margin angle U using the conventionally known equations (3) or (4) is not practical because the error is large due to the influence of power supply waveform distortion. This is a big problem.

この問題を解消するには、第αυ式の右辺第2項である
(cosar −ClO2(lx  ) (1−” )
ノ値’k、転流電なり角Uを測定することによシ、第(
3)式および第19式よシ求めることができる。
To solve this problem, the second term on the right side of the αυ equation is (cosar −ClO2(lx) (1−”)
By measuring the commutation current angle U and the commutation current angle U, the first (
It can be determined using equation 3) and equation 19.

つまり、回路インピーダンス係数の実測値KRは、第1
9式の右辺を電流工で除算したものを定義すると、 ・・・・・・・・・H となシ、 一方、回路インピーダンス係数の計算値KTは、第(3
)式の右辺を電流工で除算したもので、となる。
In other words, the actual measured value KR of the circuit impedance coefficient is the first
If we define the right-hand side of Equation 9 divided by the electric current, we get ・・・・・・・・・H. On the other hand, the calculated value KT of the circuit impedance coefficient is the (3rd
) is obtained by dividing the right side of the equation by the electric current.

ここでKRは、第(11)式、第03式よシma −c
os  (a−u )=Km I         ・
−−−・−−・−(L!9となシ、ここに点弧角α、実
測転流流電シ角U(測定法は後述)、電流Iを代入すれ
げKRは求まる。ここで求めたKRと計算値Krを用い
て、回路インピーダンスKを次式で求める。
Here, KR is the equation (11), the equation 03, and ma −c
os (au)=Km I・
---・--・-(L!9) Substitute the firing angle α, the measured commutation current angle U (the measurement method will be described later), and the current I to find the current KR.Here, Using the obtained KR and the calculated value Kr, the circuit impedance K is obtained using the following formula.

KmKr +k (Km−Kr )     ・・・・
・・・・・αDここで、kは補正係数で、実測値KRと
計算値に?の差の補正割合を示すもので、波形歪の割合
によるがk = o、 7〜0.8VCするのが望まし
い。また、波形歪のない場合にはk = 1.0とする
ことによシ最適な補正ができる。
KmKr +k (Km-Kr)...
...αD Here, k is a correction coefficient, which is the actual measured value KR and the calculated value? It shows the correction rate for the difference in k = o, although it depends on the rate of waveform distortion, it is desirable to set it to 7 to 0.8 VC. Furthermore, when there is no waveform distortion, optimal correction can be achieved by setting k = 1.0.

第αη式のKを用いれば、次に発生すると思われる転流
重なシ角Uは下記第(1gI式により求めることができ
る。
Using K in the αηth equation, the angle U of the commutation overlap that is expected to occur next can be determined by the following equation (1gI).

u=cos−1(cosa−KI)−α   ・・・・
・・・・・(1樽ことで、第(1)式よシ、 α+u=180’ −γ  ・・・・・・・・・α傷で
あるから、第(3)式、及び第(5)式よシ、ωSα−
COS (α+u);KI     ・・・・・・・・
・■となる。
u=cos-1(cosa-KI)-α...
...(For one barrel, equation (1), α + u = 180' - γ ......Since it is α damage, equation (3) and equation (5) ) formula, ωSα−
COS (α+u); KI・・・・・・・・・
・It becomes ■.

ここで、最小限のr=γminを確保できるα=α、、
□は、 α□工+u=180’−γml。   ・川・す・・(
ハ)であるから、 cosa、、、−ω5(180@−γ=+−)=KI・
・・・・・・・・@ となり、したがって、 cosα□ニーに■−CO3rmlll       
・・・・・・・・・(ト)となる。
Here, α=α, which can ensure the minimum r=γmin,
□ is α □ engineering + u = 180' - γml.・River・Su・(
C), so cosa, , -ω5(180@-γ=+-)=KI・
・・・・・・・・・@ Therefore, cosα□knee ■−CO3rmllll
・・・・・・・・・(G).

これよシ許容される点弧角αの最大値α□8は、αrs
ax =coS−’ (KI−CO5r+++1m )
   ・・・−”Jとなる。γ1.は必要な転流余裕角
、には第(6)式よシ求めた値であシ、■は回路電流で
ある。
The maximum allowable firing angle α□8 is αrs
ax = coS-' (KI-CO5r+++1m)
...-"J. γ1. is the necessary commutation margin angle, and .gamma.1. is the value obtained from equation (6). ■ is the circuit current.

このように転流重なシ角Uを実測することによシ、サイ
リスタ変換器の能力を最大にひき出すことが理解できた
It was understood that by actually measuring the angle U with a heavy commutation in this way, the ability of the thyristor converter can be maximized.

それでは、かかる理論を具体化した実施例について以下
に説明することにする。
Now, an example that embodies this theory will be described below.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第1図は本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

第1図の構成について以下説明する。1は電源トランス
1,2は電力半導体変換素子を用いたサイリスタ変換器
、3は電動機、4は電動機の界磁巻線。
The configuration of FIG. 1 will be explained below. 1 is a power transformer 1, 2 is a thyristor converter using a power semiconductor conversion element, 3 is an electric motor, and 4 is a field winding of the electric motor.

5は変流器、6はマイクロプロセッサ、7はパスライン
、8はメモリ、9はゲートパルス発生器。
5 is a current transformer, 6 is a microprocessor, 7 is a pass line, 8 is a memory, and 9 is a gate pulse generator.

10はアナログディジタル変換器、11は整流器。10 is an analog-to-digital converter, and 11 is a rectifier.

12は転流重なり角を測定するカウンタである。12 is a counter for measuring the commutation overlap angle.

次に第1図に示す装置の動作を簡単に説明する。Next, the operation of the apparatus shown in FIG. 1 will be briefly explained.

マイクロプロセッサ6はメモリ8に蓄えられている処理
内容をパスライン7を通してと9出し、その内容に従っ
て演算や化プロセス信号の入・出力処理を行っている。
The microprocessor 6 outputs the processing contents stored in the memory 8 through the pass line 7, and performs calculations and input/output processing of conversion process signals according to the contents.

電流制御であれば、あらかじめ与えられている&流ぢ1
令値と、変換器5と整流器11及びアナログディジタル
変換器10を通して入力された電流帰還値とを比較演算
し、所定の制御ゲインを乗算しその信号をゲートパルス
発生器9に出力する。ゲートパルス発生器9は与えられ
た信号に見合う点弧角のゲートパルスをサイリスタ変換
器2に出力する。その結果、電源トランス1.変換器5
.サイリスタ変換器2.電動機3を通して電流が流れ、
その電流がまたアナログディジタル変侠器10全通して
入力され、制御が続行される。最終的には、この電流が
電流指令と等しくなるように制#される。なお、転流重
なQ角を測定するカウンタ(ついては、次に説明する。
In the case of current control, it is given in advance & current 1
The control value is compared with the current feedback value input through the converter 5, the rectifier 11, and the analog-to-digital converter 10, multiplied by a predetermined control gain, and the resulting signal is output to the gate pulse generator 9. The gate pulse generator 9 outputs to the thyristor converter 2 a gate pulse having a firing angle corresponding to the applied signal. As a result, power transformer 1. converter 5
.. Thyristor converter 2. A current flows through the electric motor 3,
The current is also input throughout the analog-to-digital converter 10 to continue control. Ultimately, this current is controlled to be equal to the current command. Note that there is a counter for measuring the commutation-heavy Q angle (the counter will be explained next).

第2図は、転流重なり角Uを測定するカウンタ12の構
成を示すブロック図でおp1第3図は第2図の各部の波
形を示した図である。
FIG. 2 is a block diagram showing the configuration of the counter 12 for measuring the commutation overlap angle U, and FIG. 3 is a diagram showing waveforms at various parts in FIG. 2.

第2図の構成において第1図と同一構成要素には第1図
にて説明したものと同一符号を付すことにする。第2図
において、21は交流電源、22は交流側インダクタン
スLA tn:)、 2 aは印加電圧波形のレベルヲ
葆出するレベル検出回路(レベル検出回路23において
、24は電流制限抵抗器。
In the configuration of FIG. 2, the same components as those in FIG. 1 are given the same reference numerals as those explained in FIG. 1. In FIG. 2, 21 is an AC power supply, 22 is an AC side inductance LA tn:), 2a is a level detection circuit for determining the level of the applied voltage waveform (in the level detection circuit 23, 24 is a current limiting resistor).

25は整流回路、26はツェナーダイオード。25 is a rectifier circuit, and 26 is a Zener diode.

27はホトカプラ、28は抵抗器である。)、31は論
理和回路、32は論理積回路、33は信号ホールド回路
、34は反転回路、35はカウンタ、36はディジタル
出力回路である。
27 is a photocoupler, and 28 is a resistor. ), 31 is an OR circuit, 32 is an AND circuit, 33 is a signal hold circuit, 34 is an inversion circuit, 35 is a counter, and 36 is a digital output circuit.

第3図を用いて第2図の動作を説明する。The operation shown in FIG. 2 will be explained using FIG. 3.

第4図(a)は、点弧角α、転流流電9角Uにおける直
流出力電圧eDcの波形、(b)は第2図のサイリスタ
2a(Up)、サイリスタ2d(VN)に印加するゲー
トパルス、(C)は第2図のサイlJスタ2b (UN
 )、”j’(リスク2C(Vp )に印加するゲート
パルス、(d)は第2図のサイリスタ変換器2の交流入
力電源e1の波形、(e)は第2図の44VCおける波
形、(f)は第2図の45における波形、(g)は第2
図の47における波形、(h)は第2図のカウンタ35
の値でおる。第3図において、(a)〜(d)の波形は
従来からの波形であるので説明を省略する。第2図のレ
ベル検出回路23は、第3図(d)の波形のレベルをツ
ェナーダイオード26で検出(第3図(d)の判定レベ
ル)シ、入力電圧がこれ以上のときにホトカプラ27に
電流を流す働きをする。その結果、レベル検出回路23
の出力信号44は、第3図の(e)の如き波形となる。
Figure 4 (a) shows the waveform of the DC output voltage eDc at the firing angle α and the commutated current 9 angle U, and (b) shows the waveform of the DC output voltage eDc applied to thyristor 2a (Up) and thyristor 2d (VN) in Figure 2. Gate pulse, (C) is the size lJ star 2b (UN
), "j' (gate pulse applied to risk 2C (Vp ), (d) is the waveform of the AC input power supply e1 of the thyristor converter 2 in Fig. 2, (e) is the waveform at 44VC in Fig. 2, ( f) is the waveform at 45 in Fig. 2; (g) is the waveform at 45 in Fig. 2;
The waveform at 47 in the figure, (h) is the counter 35 in FIG.
The value is . In FIG. 3, the waveforms (a) to (d) are conventional waveforms, so their explanation will be omitted. The level detection circuit 23 in FIG. 2 detects the level of the waveform in FIG. 3(d) with a Zener diode 26 (judgment level in FIG. 3(d)), and when the input voltage is higher than this level, the photocoupler 27 detects the level of the waveform in FIG. 3(d). It functions to conduct current. As a result, the level detection circuit 23
The output signal 44 has a waveform as shown in FIG. 3(e).

この波形から転流重なり角Uの部分のみをとり出すため
に、回路要素31〜33が設けられている。論理和回路
31は、サイリスタUP、VNゲートパルス41と、サ
イリスタUN、VPゲートパルス42の論理和をとシ、
その出力信号43と出力信号44との論理積を論理積回
路32でとる。第3図(f)はその論理積回路32の出
力である。信号ホールド回路33は、端子Tに印加され
る信号39の立上夛時に端子りに印加される信号をホー
ルドし、端子θ1に出力する回路であシ、端子Cの信号
″1″になったとき出力端子θ五をクリア(ON)にす
る回路である。よって第3図(e)、 (f)に示す信
号44.45および信号44を反転した信号46を端子
り、T、Cに印加するとその出力47は第3図(g)と
なる。カウンタ35は、信号47が”1″のとき、クロ
ック信号48を計数する回路で、信号49によシリセッ
トするものである。よって、カウンタ値は第3図(h)
のようになる。
Circuit elements 31 to 33 are provided to extract only the portion of the commutation overlap angle U from this waveform. The logical sum circuit 31 performs a logical sum of the thyristor UP, VN gate pulse 41 and the thyristor UN, VP gate pulse 42.
The output signal 43 and the output signal 44 are ANDed by the AND circuit 32. FIG. 3(f) shows the output of the AND circuit 32. The signal hold circuit 33 is a circuit that holds the signal applied to the terminal when the signal 39 applied to the terminal T rises, and outputs it to the terminal θ1. This circuit clears (ON) the output terminal θ5 when Therefore, when the signals 44 and 45 shown in FIGS. 3(e) and 3(f) and the signal 46 obtained by inverting the signal 44 are applied to the terminals T and C, the output 47 becomes as shown in FIG. 3(g). The counter 35 is a circuit that counts the clock signal 48 when the signal 47 is "1", and is reset by the signal 49. Therefore, the counter value is as shown in Figure 3 (h).
become that way.

第4図は、第aη式に示す係数Kを求めるだめの処理フ
ローチャートであシ、マイクロプロセッサ6において実
行される。これの起動タイミングは、第2図の信号47
が0”の区間であればよい。
FIG. 4 is a flowchart of a process for determining the coefficient K shown in the aη-th equation, which is executed by the microprocessor 6. The activation timing of this is signal 47 in Figure 2.
It suffices if the range is 0''.

具体的には、電源波形が零点を横切った時点か、あるい
は、第2図の信号47が60″になった時点等を用いれ
ばよい。第3図(h)は前者を起動タイミングとした図
でおる。
Specifically, the time when the power supply waveform crosses the zero point or the time when the signal 47 in FIG. 2 becomes 60'' may be used. FIG. I'll go.

ブロック51において、第2図のカウンタ35の値を読
み込む処8!をする。ブロック52において、カウンタ
値、クロック周波数、電源周波数より転流重なシ角Uを
第(ハ)式で演算する。
In block 51, the value of counter 35 in FIG. 2 is read 8! do. In block 52, a commutating angle U is calculated based on the counter value, clock frequency, and power supply frequency using equation (c).

ここで、  f:電源周波数(Hz) f、;クロック周波数(Hz) n :カウンタ値 ブロック54では、とのUと回路電流■、点弧角a1補
正係数kを用いて第00式、第07)式よp係数Kを求
める。ブロック53は、この演算誤差が大きくなるのを
防止するだめのもので、工が一定値工。よシ小さいとき
、ブロック54をブロック55に切換えて、代わシにに
=K。(一定値)とする。ブロック56では、カウンタ
35をクリアする処理で、第2図のデジタル出力回路3
6からの出力49でクリア処理を行う。
Here, f: Power supply frequency (Hz) f,; Clock frequency (Hz) n: Counter value In the block 54, using U, circuit current ■, firing angle a1 correction coefficient k, formula 00, formula 07 ) Find the p coefficient K using the formula. Block 53 is for preventing this calculation error from increasing, and the calculation is a constant value. When it is small, switch block 54 to block 55 and change to =K. (constant value). In block 56, in the process of clearing the counter 35, the digital output circuit 3 of FIG.
The clearing process is performed using the output 49 from 6.

第5図は電流制御の処理フローチャートで、起動タイミ
ングは特に規定しない。
FIG. 5 is a process flowchart of current control, and the startup timing is not particularly defined.

ブロック61は電流制御演算で与えられた電流指令と回
路′i1を流が等しくなるように点弧角αを演算処理す
る。ブロック62では、第四式で求めたKRと、回路電
流■と用いて第(至)式よりα、、、工を求める処理を
する。ブロック63では、ブロック61で演算した点弧
角αとブロック62で演算したα1.!を比較する処理
を行う。ブロック64では、α〉α□8のとき、α=α
1.工とする処理をする。
Block 61 calculates the firing angle α so that the current command given by the current control calculation and the current in the circuit 'i1 become equal. In block 62, processing is performed to obtain α, . In block 63, firing angle α calculated in block 61 and α1 calculated in block 62 are combined. ! Performs processing to compare. In block 64, when α>α□8, α=α
1. process.

ブロック65では、点弧角αでゲートパルスを発生する
処理をする。これにより、電流側演算で求めた点弧角α
が転流余裕角γ・1・を確保できない値のとき、これを
確保できるαに補正することによシ、正常な転流動作を
行える。
In block 65, processing is performed to generate a gate pulse at the firing angle α. As a result, the firing angle α obtained by the current side calculation is
When is a value that cannot ensure the commutation margin angle γ·1·, normal commutation operation can be performed by correcting this to α that can ensure this.

従来技術においては、前述するα1.!の演算値が設計
誤差や電源電圧誤差(波形正分を含む)を考慮した余裕
のある値を用いていたため、第5図のブロック64で補
正されることが多かったので、サイリスタ変換器のもつ
能力を制限して使用せざるを得なかった。
In the prior art, the above-mentioned α1. ! Because the calculated value used a value with a margin that took into account design errors and power supply voltage errors (including waveform integrals), it was often corrected in block 64 in Figure 5, so the thyristor converter's I had no choice but to use it with limited abilities.

これに対し本実施例を用いれば、常時適正な・α1.!
で判定できるため、サイリスタ変換器のもつ能力をフル
に使用できる。このことは電源電圧の低減を可能にする
ので、 (1)電源トランス容量を低減(約10%)でき、(2
)力率を改善(約10%)でき、 (3)低耐圧(約10%)のサイリスク素子を使用でき
、 (4)サイリスクの転流動作時に発生する各種損失を低
減(約20%)することができる等の効果がある。上記
(1)〜(8)は、電圧にほぼ比例、(4)は電圧の二
乗に比例の関係がある。
On the other hand, if this embodiment is used, α1. !
The ability of the thyristor converter can be used to its full potential. This makes it possible to reduce the power supply voltage, so (1) the power transformer capacity can be reduced (about 10%), and (2)
) The power factor can be improved (approximately 10%), (3) Low withstand voltage (approximately 10%) Cyrisk elements can be used, (4) Various losses that occur during Cyrisk commutation operation can be reduced (approximately 20%). There are effects such as being able to. The above (1) to (8) are approximately proportional to the voltage, and (4) is proportional to the square of the voltage.

なお、本発明は単相回路にて説明したが、三相回路にお
いても同様な処理で同一効果を出すことができる。また
、第2図に示すレベル検出回路23において、ツェナー
ダイオード26を用いて説明したが、同様の効果を発揮
する比較器や、ダイオードの電圧降下を用いてもよい。
Although the present invention has been explained using a single-phase circuit, the same effect can be achieved by performing similar processing in a three-phase circuit. Furthermore, although the Zener diode 26 has been used in the level detection circuit 23 shown in FIG. 2, a comparator that exhibits the same effect or a voltage drop across a diode may also be used.

また、転流重なシ角時間の測定をカウンタで行ったが、
第2図の信号47をディジタル入力しソフト処理のルー
プ回数で等制約に行ってもよい。
In addition, we used a counter to measure the commutation-heavy angle time.
The signal 47 in FIG. 2 may be digitally inputted and software processing may be performed with equal constraints based on the number of loops.

次に、本発明の第2実施例について第6図及び第7図を
用いて説明する。
Next, a second embodiment of the present invention will be described using FIGS. 6 and 7.

第6図が第2図の実施例と異なるところは、レベル検出
器23の入力信号をサイリスタ変換器20入力電圧をサ
イリスタ2a(Up)の両端に変更し、論理積回路32
の論理積信号を43からUg、Vpゲートパルス42に
変更した点にある。
The difference in FIG. 6 from the embodiment in FIG. 2 is that the input signal of the level detector 23 is changed to the input voltage of the thyristor converter 20 to both ends of the thyristor 2a (Up), and the AND circuit 32
The difference is that the AND signal of 43 is changed to Ug, Vp gate pulse 42.

第6図中の番号で第2図と同一番号は同一品である。第
2図の説明に第2図を用いたと同様に第7図を用いて第
6図の動作について説明する。
Numbers in FIG. 6 that are the same as those in FIG. 2 are the same products. The operation in FIG. 6 will be explained using FIG. 7 in the same way as FIG. 2 was used to explain FIG. 2.

第7図(a)〜(C)は第3図と同一である。第7図(
d)は第6図のサイリスタ2a(Up)の両端電圧波形
(第6図のサイリスタ2dの両端も同一波形となる)、
第7図(e)の波形は第6図の44における波形、(f
)は第6図の45における波形、(g)は第6図の47
における波形、(h)は第6図のカウンタ35の値であ
る。第6図44の波形は、第7図(d)の波形を第6図
における回路23でレベル判定したもので、第7図(e
)となる。第6図の45の波形は、第7図(C)信号4
1と、(e)の論理積ゆえ、第7図(f)となる。第6
図の47の波形は第2図の信号ホールド回路33の動作
とlt+j様にして第7図(g)となる。その結果第6
図のカウンタ35の値は、第2図と同様にして第7図(
h)となる。
FIGS. 7(a) to (C) are the same as FIG. 3. Figure 7 (
d) is the voltage waveform across the thyristor 2a (Up) in FIG. 6 (both ends of the thyristor 2d in FIG. 6 have the same waveform),
The waveform in FIG. 7(e) is the waveform at 44 in FIG.
) is the waveform at 45 in Figure 6, (g) is the waveform at 47 in Figure 6
The waveform in (h) is the value of the counter 35 in FIG. The waveform in FIG. 644 is obtained by level-judging the waveform in FIG. 7(d) by the circuit 23 in FIG.
). The waveform 45 in FIG. 6 is the signal 4 in FIG. 7 (C).
1 and (e), the result is FIG. 7(f). 6th
The waveform 47 in the figure becomes the one shown in FIG. 7(g) by changing the operation of the signal hold circuit 33 in FIG. 2 and lt+j. As a result, the 6th
The value of the counter 35 in the figure is set in the same way as in FIG.
h).

以上より、第4図、第5図の処理フローチャートの処理
を行うことにより第2図及び第3図と同一の効果が得ら
れる。ただし、第4図の起動タイミングは、1源波形−
周期に対して1回とする。
As described above, the same effects as in FIGS. 2 and 3 can be obtained by performing the processing shown in the processing flowcharts in FIGS. 4 and 5. However, the startup timing in Figure 4 is 1 source waveform -
Once per cycle.

次に、不発明の第3実施例について第8図及び第9図を
用いて説明する。
Next, a third embodiment of the present invention will be described with reference to FIGS. 8 and 9.

第8図が第2図の実施例と異なるところは、レベル検出
回路23の入力信号を交流側インダクタンス220両端
から取り込むようにすると共に、信号44と46の関係
を作る反転回路34の位置を図示のように変更した点に
ある。第8図中の番号で第2図と同一の番号は同一品で
ある。第2図の説明に第3図を用いたと同様に、第9図
を用いて第8図の動作について説明する。
The difference between FIG. 8 and the embodiment shown in FIG. 2 is that the input signal of the level detection circuit 23 is taken in from both ends of the AC side inductance 220, and the position of the inverting circuit 34 that creates the relationship between the signals 44 and 46 is shown. The changes are as follows. Numbers in FIG. 8 that are the same as those in FIG. 2 are the same products. In the same way that FIG. 3 was used to explain FIG. 2, the operation in FIG. 8 will be explained using FIG. 9.

第9図(a)〜(C)は第3図と同一である。第9図(
d)は、交流電源21から第3図(d)を差し引いた波
形、第9図(e)は第8図のレベル検出回路23の出力
を反転回路34で反転した信号44の波形、(f)は第
8図の45の波形、(g)は第8図の47の波形、(h
)は第8図のカウンタ35の値である。第2図を同様に
して、第8図の信号44.45よシ得られる信号470
波形が第2図の信号47と同一になることによル、得ら
れるカウンタ35の値も第2図と同一になシ、第4図、
第5図の処理フローチャートの処理を行うことによシ、
第2図及び第3図と同一の効果を得ることかできる。
9(a) to (C) are the same as FIG. 3. Figure 9 (
d) is the waveform obtained by subtracting the signal in FIG. 3(d) from the AC power source 21, FIG. 9(e) is the waveform of the signal 44 obtained by inverting the output of the level detection circuit 23 in FIG. ) is the waveform of 45 in Figure 8, (g) is the waveform of 47 in Figure 8, (h
) is the value of the counter 35 in FIG. Similarly to FIG. 2, the signal 470 obtained from the signals 44 and 45 in FIG.
Since the waveform is the same as the signal 47 in FIG. 2, the obtained value of the counter 35 is also the same as that in FIG. 2.
By performing the processing in the processing flowchart of FIG.
The same effect as in FIGS. 2 and 3 can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、転流型なり角を実測
して常時適正なα1.8を求めることができるので、サ
イリスタ変換器の能力を最大に発揮させることができる
As described above, according to the present invention, the commutation type deflection angle can be actually measured and an appropriate α1.8 can be determined at all times, so that the capability of the thyristor converter can be maximized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は電動機制御のハード構成図、第2図は本発明の
第1実施例を示すブロック図、第3図は第2図の各部の
波形を示す波形図、第4図は転流型なり角演算係数の演
算を説明するために示すフローチャート、第5図は電流
制御の処理を説明するために示すフローチャート、第6
図は本発明の第2の実施例を示すブロック図、第7図は
第6図の各部の波形を示す波形図、第8図は本発明の第
3の実施例を示すブロック図、第9図は第8図の各部の
波形を示す波形図、第10図は本発明の詳細な説明する
ために用いる回路を示す回路図、第11図は第10図の
波形の説明図、第12図は同理論の説明図である。 工・・・電源トランス、2・・・サイリスタ変換器、3
・・・電動機、4・・・電動機の界磁巻線、5・・・変
換器、6・・・マイクロプロセッサ、7・・・パスライ
ン、8・・・メモリ、9・・・ゲートパルス発生器、1
o・・・アナログディジタル変換器、11・・・整流器
、12・・・カウンタ、21・・・交流電源、22・・
・交流側インダクタンス、23・・・レベル検出回路、
31・・・論理和回路、32・・・崗理積回路、33・
・・信号ホールド回路、34・・・反転回路、35・・
・カウンタ、36・・・ディジタル出力回路。
Fig. 1 is a hardware configuration diagram of motor control, Fig. 2 is a block diagram showing the first embodiment of the present invention, Fig. 3 is a waveform diagram showing waveforms of each part in Fig. 2, and Fig. 4 is a commutation type. FIG. 5 is a flowchart shown to explain the calculation of the angle calculation coefficient, FIG. 5 is a flowchart shown to explain the current control process, and FIG.
9 is a block diagram showing the second embodiment of the present invention, FIG. 7 is a waveform diagram showing waveforms of each part of FIG. 6, FIG. 8 is a block diagram showing the third embodiment of the invention, The figure is a waveform diagram showing the waveforms of each part in FIG. 8, FIG. 10 is a circuit diagram showing a circuit used for detailed explanation of the present invention, FIG. 11 is an explanatory diagram of the waveforms in FIG. 10, and FIG. is an explanatory diagram of the same theory. Engineering...Power transformer, 2...Thyristor converter, 3
...Electric motor, 4...Motor field winding, 5...Converter, 6...Microprocessor, 7...Pass line, 8...Memory, 9...Gate pulse generation vessel, 1
o... Analog-digital converter, 11... Rectifier, 12... Counter, 21... AC power supply, 22...
・AC side inductance, 23...level detection circuit,
31... Logical sum circuit, 32... Granular product circuit, 33.
...Signal hold circuit, 34...Inversion circuit, 35...
・Counter, 36...Digital output circuit.

Claims (1)

【特許請求の範囲】[Claims] 1、電源に接続されたサイリスタ変換器等の電力半導体
素子からなるサイリスタ変換器を点弧制御して負荷に電
力を供給するサイリスタ変換器の制御装置において、電
源波形が設定値以下である時点を検出し、ゲートパルス
の出力時点から前記検出時点までの時間を計測し、この
計測時間と、電力半導体素子の点弧角と、回路電流とを
もつて回路インピーダンス係数を算出し、この回路イン
ピーダンス係数の値と、あらかじめ設定されている回路
インピーダンス係数の値との差を用いて、該電流制御装
置が出力するゲートパルスの点弧角上限値を補正するよ
うにしたことを特徴とするサイリスタ変換器の制御装置
1. In a control device for a thyristor converter that supplies power to a load by controlling the firing of a thyristor converter made of a power semiconductor element such as a thyristor converter connected to a power supply, the time point when the power supply waveform is below a set value is The circuit impedance coefficient is calculated from the measured time, the firing angle of the power semiconductor element, and the circuit current. A thyristor converter characterized in that the upper limit value of the firing angle of the gate pulse outputted by the current control device is corrected by using the difference between the value of and the value of the circuit impedance coefficient set in advance. control device.
JP59160701A 1984-07-31 1984-07-31 Control device for thyristor converter Expired - Lifetime JPH0667209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59160701A JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59160701A JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Publications (2)

Publication Number Publication Date
JPS6142281A true JPS6142281A (en) 1986-02-28
JPH0667209B2 JPH0667209B2 (en) 1994-08-24

Family

ID=15720599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59160701A Expired - Lifetime JPH0667209B2 (en) 1984-07-31 1984-07-31 Control device for thyristor converter

Country Status (1)

Country Link
JP (1) JPH0667209B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116247952A (en) * 2023-05-08 2023-06-09 国网山西省电力公司临汾供电公司 A three-phase bridge rectifier converter with three-leg power controllable

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116247952A (en) * 2023-05-08 2023-06-09 国网山西省电力公司临汾供电公司 A three-phase bridge rectifier converter with three-leg power controllable

Also Published As

Publication number Publication date
JPH0667209B2 (en) 1994-08-24

Similar Documents

Publication Publication Date Title
US6771522B2 (en) Inverter parallel operation system
US4399395A (en) Line-to-line voltage reconstruction for synchronizing thyristor power converter
US4503375A (en) Method for controlling induction motor and apparatus therefor
KR950013870B1 (en) Neutral Clamp Control Unit
US4449087A (en) Flux feedback firing control for a load commutated inverter
JPH011429A (en) Reactive power regulator
EP0769221B1 (en) Load-commutated synchronous motor drive
US6385066B1 (en) Method and system for detecting a zero current level in a line commutated converter
JPS6142281A (en) Controller of thyristor converter
US6563722B1 (en) System and method for compensating for line imbalances in line commutated converters
JP3206866B2 (en) Inverter dead time compensation method
US6278623B1 (en) System and method for compensating for voltage notches in two-phase phase locked loops
JP2781602B2 (en) Power converter control device and system thereof
JP2745728B2 (en) Inverter control method
JPH06233546A (en) PWM control method for voltage source inverter
JP2930693B2 (en) Control device for superconducting energy storage device
JPS63228992A (en) Inverter controller
JP3252625B2 (en) On delay time compensation method for PWM inverter
JPS5922473B2 (en) Commutation angle control device
JP3230987B2 (en) Control device for power converter
JPH0239195B2 (en)
JP3431488B2 (en) Power converter and DC interconnection system
JPH1141936A (en) Ignition controller for thyristor converter
JPH02134574A (en) Ac voltage detector
JPS6395880A (en) Controlling device for inducting motor