JPS6131899B2 - - Google Patents
Info
- Publication number
- JPS6131899B2 JPS6131899B2 JP54090273A JP9027379A JPS6131899B2 JP S6131899 B2 JPS6131899 B2 JP S6131899B2 JP 54090273 A JP54090273 A JP 54090273A JP 9027379 A JP9027379 A JP 9027379A JP S6131899 B2 JPS6131899 B2 JP S6131899B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- area
- data
- main memory
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明はデイスク・キヤツシユ方式に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a disk cache system.
磁気デイスク装置の処理速度を実効的に向上さ
せる方式の1つに、磁気デイスク装置と情報処理
装置の主メモリ装置との間にキヤツシユと呼ばれ
るバツフアメモリを設けるデイスク・キヤツシユ
方式がある。このキヤツシユ領域は主メモリ装置
の一部に専用領域として設けられ、中央処理装置
から要求されたデータがキヤツシユ領域に存在す
る場合にはMOVE命令を用いてキヤツシユ領域
から、キヤツシユ領域以外の主メモリ領域であつ
て所望のアドレスへこの要求されたデータを転送
する。若し、要求されたデータがキヤツシユ領域
内に存在しない場合には、当該要求されたデータ
を磁気デイスク装置から主メモリの所望のアドレ
スに転送すると共に、この要求されたデータを含
むその近傍のデータを磁気デイスク装置からデイ
スク制御チヤンネルを介してキヤツシユ領域内に
転送し、以後の中央処理装置からのデータ要求に
備えるようになつている。このように、デイス
ク・キヤツシユ方式によると、情報処理装置の処
理速度が著しく向上するが、キヤツシユ領域と主
メモリ領域との間のデータの転送を、中央処理装
置或はデイスク制御チヤンネルのプロセツサの
Move命令を用いて行なつているため次のような
欠点を有している。即ち、第1の欠点は、処理速
度が遅いプロセツサを用いなければならない場合
には、アクセスタイムが長くなり、処理速度の向
上をかえつて阻害する傾向を有することであり、
第2の欠点は、Move命令に使用されるレジスタ
の容量は一般に1〜2バイト程度であるため、要
求されているデータが長い場合には一度に転送を
行なうことができず転送回数が増え、かえつてア
クセスタイムが長くなることである。更に第3の
欠点として、1プロセツサ方式のシステムでは、
デイスク制御チヤンネルがこのMove命令を実行
している間他の中央処理装置又は他のチヤンネル
の命令が実行できないことにある。 One of the methods for effectively increasing the processing speed of a magnetic disk device is a disk cache method in which a buffer memory called a cache is provided between the magnetic disk device and the main memory device of the information processing device. This cache area is provided as a dedicated area in a part of the main memory device, and when data requested by the central processing unit exists in the cache area, it is moved from the cache area to the main memory area other than the cache area using the MOVE instruction. and transfers this requested data to the desired address. If the requested data does not exist in the cache area, the requested data is transferred from the magnetic disk device to the desired address in the main memory, and the nearby data including the requested data is transferred. is transferred from the magnetic disk device to the cache area via the disk control channel in preparation for a subsequent data request from the central processing unit. As described above, the disk cache method significantly improves the processing speed of information processing equipment, but data transfer between the cache area and the main memory area is performed by the central processing unit or disk control channel processor.
Since this is done using the Move command, it has the following drawbacks. That is, the first drawback is that if a processor with a slow processing speed has to be used, the access time becomes long, which tends to hinder the improvement of the processing speed.
The second drawback is that the capacity of the register used for a move instruction is generally about 1 to 2 bytes, so if the requested data is long, it cannot be transferred all at once and the number of transfers increases. On the contrary, the access time becomes longer. Furthermore, the third drawback is that in a single processor system,
The problem is that while the disk control channel is executing this Move instruction, other central processing units or other channel instructions cannot be executed.
本発明の目的は、上記従来技術の欠点を除去し
た、転送速度が速く、システム内の他の処理を中
断させることがないデイスク・キヤツシユ方式を
提供することにある。上記目的を達成するため、
本発明の方式は、情報処理装置の主メモリ領域内
にキヤツシユ専用領域を設け、外部デイスク装置
の内容を所要に応じて該キヤツシユ専用領域内に
メモリするようにしたデイスク・キヤツシユ方式
において、該キヤツシユ専用領域内のデータを該
キヤツシユ専用領域以外の主メモリ領域内のアド
レスに転送する場合に、デイスク制御チヤンネル
を介して転送を行なうことを特徴とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a disk cache method that eliminates the drawbacks of the prior art described above, has a high transfer rate, and does not interrupt other processes within the system. In order to achieve the above purpose,
The method of the present invention is a disk/cache method in which a dedicated cache area is provided in the main memory area of an information processing device, and the contents of an external disk device are stored in the dedicated cache area as required. When data in a dedicated area is transferred to an address in a main memory area other than the cache dedicated area, the data is transferred via a disk control channel.
以下、図示の実施例により本発明を詳細に説明
する。 Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.
図面には、本発明の方式を適用して磁気デイス
クと主メモリとの間のデータ転送を行なうように
した情報処理システム1が示されている。図面に
おいて、2は中央処理装置(CPU)3と主メモ
リ装置4とを主体に構成される情報処理装置本
体、5は本体2の外部メモリとして用いられる磁
気デイスク装置、6は磁気デイスク装置5と本体
2との間のデータ転送を制御するためのデイスク
制御チヤンネルである。デイスク制御チヤンネル
6において、7は中央処理装置3からデータ要求
があつた場合に該要求データに従つてデイスク制
御チヤンネル内の処理動作を制御するチヤンネル
プロセツサ、8は主メモリ4中のキヤツシユ専用
領域4a内に格納されているデータのリストがス
トアされているキヤツシユテーブル、9は該要求
データに従つて、キヤツシユ専用領域4aに対す
る書込み、読出し動作を制御するためのキヤツシ
ユ制御回路、10は転送制御回路、11は転送バ
ツフアである。 The drawings show an information processing system 1 that transfers data between a magnetic disk and a main memory by applying the method of the present invention. In the drawings, reference numeral 2 denotes an information processing device main body mainly composed of a central processing unit (CPU) 3 and a main memory device 4, 5 a magnetic disk device used as external memory of the main body 2, and 6 a magnetic disk device 5. This is a disk control channel for controlling data transfer with the main body 2. In the disk control channel 6, 7 is a channel processor that controls processing operations within the disk control channel according to requested data when a data request is received from the central processing unit 3, and 8 is a cache-dedicated area in the main memory 4. a cache table in which a list of data stored in the cache table 4a is stored; 9 a cache control circuit for controlling write and read operations for the cache exclusive area 4a according to the requested data; 10 a transfer control circuit; The circuit 11 is a transfer buffer.
次に、本発明の方式による動作について説明す
る。中央処理装置3から、磁気デイスク装置5に
対してデータを要求すると、この要求命令はチヤ
ンネルプロセツサ7に入力され、キヤツシユ制御
回路9はキヤツシユテーブル8を参照して、要求
されているデータがキヤツシユ専用領域4a内に
ストアされているか否かのチエツクを行なう。要
求データがキヤツシユ専用領域内にストアされて
いる場合には、転送制御回路10は主メモリ4の
アドレスレジスタ12にこの要求されているデー
タの先頭番地をセツトすると共に、バイトカウン
タ13にデータバイト数をセツトする。そして、
この転送制御回路によりキヤツシユ専用領域内に
ある所望のデータを転送バツフア11内に転送す
る。しかる後、転送制御回路10は要求データを
格納すべき主メモリのアドレスの先頭番地と該要
求データのバイト数とを、夫々、アドレスレジス
タ12とバイカウンタ13とにセツトし、転送バ
ツフア11内のデータを主メモリ内の所望のアド
レスに格納する。この場合、当然のことながら、
転送バツフア11からのデータは、主メモリ4で
あつてキヤツシユ専用領域4a以外の領域に転送
されることになる。このようにして、所望のデー
タがキヤツシユ専用領域にストアされている場合
には、デイスク制御チヤンネル6内の転送バツフ
ア11を介して主メモリ内の所望のアドレスに転
送することができる。従つて、転送バツフア11
の容量を大きく設定しておくことにより要求デー
タの転送時間を著しく短縮することができる。ま
た、要求データのバイト数が非常に大きく転送バ
ツフア11の容量を越えるときには、上で説明し
た転送動作を複数回繰返すことにより要求データ
の転送を実行することができる。 Next, the operation according to the method of the present invention will be explained. When the central processing unit 3 requests data from the magnetic disk device 5, this request command is input to the channel processor 7, and the cache control circuit 9 refers to the cache table 8 and determines the requested data. A check is made to see if it is stored in the cache exclusive area 4a. If the requested data is stored in the cache-only area, the transfer control circuit 10 sets the starting address of the requested data in the address register 12 of the main memory 4, and also sets the number of data bytes in the byte counter 13. Set. and,
This transfer control circuit transfers desired data in the cache exclusive area into the transfer buffer 11. Thereafter, the transfer control circuit 10 sets the starting address of the main memory address where the requested data is to be stored and the number of bytes of the requested data in the address register 12 and the byte counter 13, respectively, and stores the data in the transfer buffer 11. Store the data at the desired address in main memory. In this case, of course,
The data from the transfer buffer 11 will be transferred to an area of the main memory 4 other than the cache exclusive area 4a. In this way, if desired data is stored in the cache-only area, it can be transferred to a desired address in the main memory via the transfer buffer 11 in the disk control channel 6. Therefore, the transfer buffer 11
By setting a large capacity, the transfer time of requested data can be significantly shortened. Furthermore, when the number of bytes of the requested data is very large and exceeds the capacity of the transfer buffer 11, the requested data can be transferred by repeating the above-described transfer operation multiple times.
上述の如く、データの転送時にはMove命令を
使用することなく、転送バツフア11の機能を利
用して所要のデータの転送を行なわせるので、デ
ータをキヤツシユ専用領域4aから主メモリへ転
送する場合に、中央処理装置3又はチヤンネルプ
ロセツサ7を占有することがないので、転送動作
と平行して他の処理を行うことができるので、シ
ステムの効率よい運用を図ることができる。この
ことは、システム1が複数のチヤンネルを有する
場合に、中央処理装置3がデータ転送のために1
つのチヤンネルに占有されることがないことを意
味し、他のチヤンネルは1つのチヤンネルのデー
タ転送の終了を待つことなく自てのジヨブを実行
できる。 As mentioned above, when transferring data, the function of the transfer buffer 11 is used to transfer the required data without using the Move command, so when transferring data from the cache dedicated area 4a to the main memory, Since the central processing unit 3 or the channel processor 7 is not occupied, other processing can be performed in parallel with the transfer operation, so that the system can be operated efficiently. This means that when the system 1 has multiple channels, the central processing unit 3 has only one channel for data transfer.
This means that one channel is not occupied, and other channels can execute their jobs without waiting for one channel's data transfer to finish.
本発明によれば、上述の如く、キヤツシユ専用
領域4aから主メモリへのデータ転送を行う場合
に、Move命令を使用するのと異なり、多量のデ
ータを迅速に転送することができるので、システ
ム全体の処理速度の向上を図ることができる上
に、データの転送中、中央処理装置又はプロセツ
サを占有することがないので、この点からもシス
テム全体の処理速度の向上を図ることができる。 According to the present invention, as described above, when transferring data from the cache exclusive area 4a to the main memory, unlike using the Move instruction, a large amount of data can be transferred quickly, so that the entire system In addition, since the central processing unit or processor is not occupied during data transfer, the processing speed of the entire system can be improved from this point of view as well.
図面は本発明の方式の一実施例のブロツク図で
ある。
1…情報処理システム、2…情報処理装置本
体、3…中央処理装置、4…主メモリ装置、4a
…キヤツシユ専用領域、5…磁気デイスク装置、
6…デイスク制御チヤンネル、8…キヤツシユテ
ーブル、9…キヤツシユ制御回路、10…転送制
御回路、11…転送バツフア。
The drawing is a block diagram of one embodiment of the scheme of the present invention. DESCRIPTION OF SYMBOLS 1... Information processing system, 2... Information processing device main body, 3... Central processing unit, 4... Main memory device, 4a
...cash exclusive area, 5...magnetic disk device,
6... Disk control channel, 8... Cache table, 9... Cache control circuit, 10... Transfer control circuit, 11... Transfer buffer.
Claims (1)
専用領域を設け、外部デイスク装置の内容を所要
に応じて該キヤツシユ専用領域内に記憶するよう
にしたデイスク・キヤツシユ方式において、該キ
ヤツシユ専用領域内のデータを該キヤツシユ専用
領域以外の主メモリ領域内のアドレスに転送する
場合に、デイスク制御チヤンネルを介して転送を
行なうことを特徴とするデイスク・キヤツシユ方
式。1. In a disk/cache system in which a dedicated cache area is provided in the main memory area of an information processing device, and the contents of an external disk device are stored in the dedicated cache area as required, the data in the dedicated cache area is A disk cache method characterized in that when a file is transferred to an address in a main memory area other than the cache exclusive area, the transfer is performed via a disk control channel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9027379A JPS5616256A (en) | 1979-07-18 | 1979-07-18 | Disc cash system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9027379A JPS5616256A (en) | 1979-07-18 | 1979-07-18 | Disc cash system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5616256A JPS5616256A (en) | 1981-02-17 |
JPS6131899B2 true JPS6131899B2 (en) | 1986-07-23 |
Family
ID=13993897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9027379A Granted JPS5616256A (en) | 1979-07-18 | 1979-07-18 | Disc cash system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5616256A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102602362B1 (en) * | 2022-12-19 | 2023-11-20 | 송형태 | General purpose threshing drum for whole grain |
-
1979
- 1979-07-18 JP JP9027379A patent/JPS5616256A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102602362B1 (en) * | 2022-12-19 | 2023-11-20 | 송형태 | General purpose threshing drum for whole grain |
Also Published As
Publication number | Publication date |
---|---|
JPS5616256A (en) | 1981-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4639862A (en) | Computer system | |
JPH08286837A (en) | Control method for external storage sub system and controller therefor | |
JPS6131899B2 (en) | ||
JPS63244152A (en) | Access control system for extended memory device | |
JPS603229B2 (en) | Information processing method | |
JPH04355818A (en) | Data input/output controller | |
JP2823624B2 (en) | I / O interface control method | |
JP3472357B2 (en) | Information processing device | |
JP2599184B2 (en) | DMAC read transfer controller | |
SU590725A2 (en) | Multiplex channel | |
JP2644857B2 (en) | Data transfer method | |
JPS5836373B2 (en) | Access time variable device | |
JPS59172186A (en) | Cache memory control system | |
JPH05334012A (en) | Large capacity disk controller | |
JPS63217460A (en) | Buffer control circuit | |
JPH11345199A (en) | Input/output controller and data prefetching method therefor | |
JPS6113617B2 (en) | ||
JPH05274091A (en) | Magnetic tape device | |
JPH04239954A (en) | Input/output control device | |
JPS6175942A (en) | Disk cache control system | |
JPH04271472A (en) | System for processing data base | |
JPH04342011A (en) | Asynchronous input/output controlling system | |
JPH0424733B2 (en) | ||
JPH04264614A (en) | File input/output control system | |
JPH0520264A (en) | Method for controlling buffer |