JPS61240333A - 入出力割込処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 仮想計算機に対する入出力割込の処理方式である。割込
要求先の仮想計算機が実行中で、且つその割込を許可す
る状態の場合には、仮想計算機制御プログラムの処理を
介すことなく、その仮想計算機に対して、直接に割込を
発生する手段を設ける。

〔産業上の利用分野〕

本発明は、仮想計算機を実行する、計算機システムにお
いて、仮想計算機が発行した入出力処理要求に対する入
出力割込の処理方式に関する。

計算機システムにおいて、仮想計算機制御プログラムの
制御下に、該計算機システム（以下において、実計算機
システムという）とは別の計算機システムを、仮想的に
稼動させるようにした、計算機利用方式が、仮想計算機
方式として知られている。

仮想計算機システムでは、実計算機システムの資源を制
御する場合には、複数の仮想計算機システム間の干渉を
避け、又実計算機と仮想計算機と間の異なる装置アドレ
スの変換等をするために、仮想計算機の実行が、仮想計
算機制御プログラムを仲介して進められる部分があり、
そのような部分の処理の高速化が、仮想計算機の処理効
率上重要である。

〔従来の技術と発明が解決しようとする問題点〕第２図
は計算機システムの一構成例を示すブロック図である。

図において、１は主記憶装置、２は記憶制御装置、３は
中央処理装置、４はチャネル処理装置であり、記憶制御
装置２は中央処理装置３及びチャネル処理装置４の、主
記憶装置１へのアクセスを制御し、又中央処理装置３及
びチャネル処理装置４０間の制御情報を中継する。

チャネル処理装置４は、一般に複数のチャネル装置をそ
の下に接続して共通に制御し、各チャネル装置には、各
種入出力装置が接続される。

仮想計算機システムの一方式において、例えば一定時間
ごとに発生するように設定された割込により、中央処理
装置３で起動される仮想計算機制御プログラム（以下に
、ＶＭモニタという）が、制御下の仮想計算機（以下に
、ＶＭという）の１つを選択して、制御を渡すことによ
り、該ＶＭの実行が開始される。

ＶＭモニタは、ＶＭへ制御を移行するとき、中央処理装
置３の、所定のＩ　ＩＩＪ御レジスタに、そのＶＭの識
別情報を設定する。識別情報は、同時にそのシステムに
存在する各ＶＭを特定するように、ＶＭモニタが各ＶＭ
にユニークに割り当てる情報（例えば番号）である。

ＶＭの実行中に、入出力起動命令が読み出されると、公
知のように、入出力起動命令の実行として、そのＶＭの
識別情報によって定まる制御表により、ＶＭ上の入出力
装置アドレスを実計算機上の入出力装置アドレスに変換
し、又ＶＭの領域にあるチャネルアドレス語を、実計算
機のチャネルアドレス語領域に転送し、以後通常のシス
テムにおける入出力起動命令の実行と同様にして、チャ
ネル処理装置４へ通知される。

チャネル処理装置４は、入出力起動命令を認識すると、
通常のようにチャネルアドレス語を読み出して、入出力
起動処理を開始する。

入出力動作の完了等による、チャネル処理装置４から中
央処理装置３への割込要求は、中央処理装置３の割込制
御機構によって、実計算機の割込として制御されるので
、公知の機構によって、主記憶装置１の所定領域にある
、ギヤネル状態語（以下に、Ｃ８Ｗという）に、チャネ
ル処理装置４から転送される入出力装置アドレス及びそ
の他の状態情報を設定し、入出力割込用のプログラム状
態語（以下に、ｐｓｗという）が中央処理装置３にセッ
トされることにより、ＶＭモニタの入出力割込処理ルー
チンに制御が漱る。

ＶＭモニタの該当ルーチンは、例えば割込要求元の入出
力装置アドレスによって、該入出力装置を割り当てられ
ているＶＭを識別し、そのＶＭが実行中であって、ＶＭ
の割込マスクが割込許可状態であった場合には、そのＶ
Ｍの記憶領域にあるＣＳＷに前記の実計算機のＣ８Ｗを
転送し、要すれば入出力・装置アドレスをＶＭ上の入出
力装置アドレスに変換し、ＶＭの入出力割込用のＰＳＷ
を中央処理装置３にセットすることにより、ＶＭ上に入
出力割込をシミュレートする。

前記で識別したＶＭが、実行中でなかった場合等には、
例えばＣ８Ｗの内容を割込待ち行列に接続して、ＶＭモ
ニタの割込処理を終わる。

割込待ち行列にある割込は、ＶＭモニタが、例えばＶＭ
を切り換えるとき、及びＶＭで割込マスクを更新する特
権命令を実行したとき等に走査し、主記憶装置ｌにロー
ドされている、実行可能なＶＭへの割込があれば、前記
に準じた制御により、ＶＭへの割込をシミュレートする
。

以上の従来の制御方式によれば、入出力割込要求が発生
するごとに、ＶＭモニタによる割込シミュレーションが
必要であり、ＶＭモニタによるオーバヘッドの大きな要
因になる、 〔問題点を解決するための手段〕 第１図は、本発明の構成を示すブロック図であり１．２
１は主記憶装置、２２は記憶制御装置、２３は中央処理
装置、２４はチャネル処理装置である。

１０は、入出力割込要求において、チャネル処理装置２
４からＶＭ識別情報を指定する信号線、１１は実行中の
ＶＭの識別情報を保持するレジスタであり、比較器１２
は、再識別情報の内容を比較して、一致信号を出力する
。

１３は割込受付回路であり、例えばチャネル装置ごとの
割込要求を表示する割込要求線１７と、割込マスクレジ
スタ１６の内容により、受付可否の決定を出力する。

１４は比較器１２と割込受付回路１３との出力の論理積
出力によって、割込制御部１５を起動する。

割込受付部１５は所定の割込処理を実行する。

〔作用〕

前記と同様にして、入出力起動命令の実行により、中央
処理装置２３からチャネル処理装置２４へ、入出力動作
の起動が指令される。このとき、その命令を実行したＶ
Ｍの識別情報がレジスタ１１から、チャネル処理装置２
４へ転送されて、保持されているものとする。

チャネル処理装置２４は、入出力割込要求において、通
常のように割込要求線１７の、要求チャネル装置に該当
する信号をオンにすると共に、信号線１０に割込先ＶＭ
の識別情報を送出する。

割込マスクレジスタ１６とレジスタ１１の識別情報が、
割込要求条件に一致した場合に、割込制御部１５が起動
され、実行中のＶＭに割込を発生させる。

以上により、実行中のＶＭへの入出力割込は、ＶＭモニ
タを介さずに、直接割込が起こるので、割込シミュレー
ションによるオーバヘッドが除かれる。このように実行
中のＶＭに入出力割込要求が発生する機会は多いので、
以上の制御により、ＶＭシステムの性能を改善すること
ができる。

〔実施例〕

第１図のレジスタ１１には、ＶＭの実行開始時に、その
識別情報が、ＶＭモニタによってセットされている。

又、割込マスクレジスタ１６は、公知のように、例えば
制御レジスタの１つを割り当てて、チャネル装置対応の
ビットにより、該チャネル装置からの割込の受付を制御
するものであり、実行中のＶＭの制御プログラムによっ
てセットされる。

本発明により、実計算機ではなく、ＶＭの割込マスクが
、実際に割込マスクレジスタ１６に保持されて、割込受
付を制御する。

割込要求の発生において、割込要求線１７に、割込要求
チャネル装置を示す信号が上げられる。

割込受付回路１３は、割込要求線１７の信号と、割込マ
スクレジスタ１６の内容とを照合して、要求チャネル装
置が割込許可状態であれば、論理積ゲート１４ヘオン信
号を出力する。

比較器１２は、レジスタ１１の識別情報と、信号線１０
で入力される識別情報とを比較し、一致したとき論理積
ゲート１４ヘオン信号を出力し、論理積ゲート１４の再
入力がオンであると、その出力により、割込制御部１５
が起動される。

割込制御部１５は、通常の割込と同様に、チャネル処理
装置２４から転送される情報により、主記憶装置２１上
のＣＳＷを設定し、入出力割込用のＰＳＷを主記憶装置
２１から中央処理装置２５の各レジスタにロードするこ
とにより、割込を実行する。

但し、この場合において、対象とすべきＣ８Ｗ及びＰＳ
Ｗは、実計算機（即ちＶＭモニタ）のそれらではなく、
実行中のＶＭのｃｓｗ、ｐｓｗになるように、割込制御
部１５は、アドレス変換機構２５によって、アクセスア
ドレスを変換し、主記憶装置２１の、現実行中のＶＭの
ｖＭ領域２６内にあるＣ８Ｗ％ｐｓｗにアクセスする。

従って、ＶＭのＰＳＷがロードされて、ＶＭの入出力割
込処理ルーチンが開始され、即ちＶＭへの直接割込が行
われる。

アドレス変換機構２５は、仮想記憶方式における、公知
の変換機構でよく、例えばＶＭ領領域先頭の主記憶アド
レスを加算することにより、変換が実行される。

以上により、入出力割込要求の割込先ＶＭが実行中で、
且つ要求元チャネル装置の割込を許可する状態の場合に
、割込が直接そのＶＭへ実行されるが、入出力割込が、
前記のようにして実行されない場合には、例えば、割込
情報を前記の従来の場合と同様の割込待ち行列に接続し
、後刻ＶＭモニタが割込をシミュレートする。

このために、入出力割込要求があり、前記の割込条件を
満足しないことを条件として、割込待ち処理部２７を起
動し、従来と同様に、ＶＭモニタ領域の所定アドレスに
ある討込待ち行列２８に、この割込要求を接続する。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、計算
機システムにおける、ＶＭに対する入出力割込を、ＶＭ
モニタを介さずに直接実行することが可能になるので、
ＶＭモニタの割込シミュレーションによるオーバヘッド
が減少し、７Ｍシステムの性能を改善するという著しい
工業的効果がある。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロック図、第２図は計算
機システムの一構成例ブロック図である。 図において、 １．２１は主記憶装置、　　２．２２は記憶制御装置、
３．２３は中央処理装置、　４．２４はチャネル処理装
置、１０は信号線、　　　　　１１はレジスタ、１２は
比較器、　　　　　１３は割込受付回路、１５は割込制
御部、　　　１６は割込マスクレジスタ、１７は割込要
求線、　　　２５はアドレス変換機構、２７は割込待ち
処理部 拳２叫

Claims (1)

1. 【特許請求の範囲】 仮想計算機システムの入出力割込要求処理において、 割込先仮想計算機の識別情報を指定する、識別情報指定
   手段（１０）、 実行中の仮想計算機の識別情報を表示する、識別情報表
   示手段（１１）、 該識別情報指定手段（１０）と、該識別情報表示手段（
   １１）との識別情報の比較手段（１２）、該比較手段（
   １２）が一致を検出したことと、該仮想計算機が該割込
   を許可する状態であることとを識別して、該仮想計算機
   に対する割込を発生する手段（１３、１４、１５、１６
   ）を有することを特徴とする入出力割込処理方式。