JPS6122345Y2 - - Google Patents
Info
- Publication number
- JPS6122345Y2 JPS6122345Y2 JP127080U JP127080U JPS6122345Y2 JP S6122345 Y2 JPS6122345 Y2 JP S6122345Y2 JP 127080 U JP127080 U JP 127080U JP 127080 U JP127080 U JP 127080U JP S6122345 Y2 JPS6122345 Y2 JP S6122345Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- muting
- output terminal
- circuit
- mute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
この考案はミユートドライブ回路に関し、特に
音響機器におけるミユーテイング回路のミユート
スイツチ素子を駆動してミユーテイング制御をな
すミユートドライブ回路に関するものである。[Detailed Description of the Invention] This invention relates to a mute drive circuit, and more particularly to a mute drive circuit that performs muting control by driving a mute switch element of a muting circuit in an audio device.
音響機器においては、種々の動作状態にて発生
する不快音を防止したりまたかゝる不快音を生ず
るノイズからスピーカ等を保護するために、いわ
ゆるミユーテイング回路が広く用いられている。
当該ミユーテイング回路のミユーテイング動作期
間は、その動作目的によつてそれぞれ適当な値が
あつてすべて一様ではない。例えば、電源投入時
におけるポツプ音防止のためのミユーテイング動
作期間は回路電源の立上り時間の関係上比較的大
に選定される必要があり、また一方フアンクシヨ
ン切替時のシヨツクノイズ防止のためには比較的
短い期間のミユーテイング動作がさなされれば良
い。かかる種々の要求を満たすべく。同一機器内
に夫々異種のミユーテイング回路を設けること
は、経済的に特策ではなく、よつてミユーテイン
グ動作時間を最大に選定しておき1つのミユーテ
イング回路ですべてのミユート動作を併用せしめ
ている。その結果、ミユート動作が不自然となつ
て聴感上好ましくないものとなつている。 2. Description of the Related Art In audio equipment, so-called muting circuits are widely used to prevent unpleasant sounds generated under various operating conditions and to protect speakers and the like from noises that produce such unpleasant sounds.
The muting operation period of the mutating circuit has an appropriate value depending on the purpose of its operation, and is not uniform. For example, the muting operation period to prevent pop noises when the power is turned on must be selected to be relatively long due to the rise time of the circuit power supply, and on the other hand, to prevent shock noises when switching functions, the muting operation period must be selected to be relatively long. It is sufficient if the muting operation is performed for a short period of time. In order to meet these various demands. It is not economically advantageous to provide different types of muting circuits in the same device, so the muting operation time is selected to be the maximum, and one muting circuit is used for all muting operations. As a result, the mute motion becomes unnatural and undesirable to the auditory sense.
本考案の目的は極めて簡単な構成で種々の目的
に夫々かなつたミユート動作が可能なミユートド
ライブ回路を提供することである。 An object of the present invention is to provide a mute drive circuit that has an extremely simple configuration and is capable of mute operations that meet various purposes.
本考案のミユートドライブ回路は、ミユートド
ライブ出力端子に電源投入時に応答して所定時定
数を有する電圧変化を与える如き時定数回路を設
け、この時定数回路のコンデンサの充電電荷を所
定ミユーテイング制御信号に応答して瞬時に放電
せしめる放電用スイツチ素子を設け、また他のミ
ユーテイング制御信号に応じて導通制御されてコ
ンデンサの充電電荷を放電することなくミユート
ドライブ出力端子の電圧を変化せしめる制御用ス
イツチング素子を設けたものである。 The Mute Drive circuit of the present invention is provided with a time constant circuit that applies a voltage change with a predetermined time constant to the Mute Drive output terminal in response to power-on, and controls the charge in the capacitor of the time constant circuit by a predetermined muting control. A control device is provided with a discharging switch element that instantly discharges in response to a signal, and conduction is controlled in response to another muting control signal to change the voltage of the muting drive output terminal without discharging the charge in the capacitor. A switching element is provided.
以下に本考案を図面に基づき説明する。 The present invention will be explained below based on the drawings.
第1図は本考案の一実施例を示す回路図であ
り、1がミユートドライブ回路であつてそのドラ
イブ出力端子2の出力によりミユートスイツチ3
がオンオフ制御されている信号の断続をなすもの
である。尚、本例においては、このスイツチ3は
Nチヤンネル型JFET(接合型電界効果トランジ
スタ)より成つており、ソース及びドレイン端子
は共に抵坑R1及びR2によつて回路電源+Vccヘプ
ルアツプされている。 FIG. 1 is a circuit diagram showing one embodiment of the present invention, in which 1 is a mute drive circuit, and the output from the drive output terminal 2 causes a mute switch 3 to be activated.
This is the intermittent signal that is controlled on and off. In this example, the switch 3 is composed of an N-channel type JFET (junction field effect transistor), and both the source and drain terminals are pulled up to the circuit power supply +Vcc by resistors R1 and R2 . .
ミユートドライブ出力端子2と回路電源との間
にはコンデンサC1と共に時定数回路を構成する
抵坑素子R3が設けられており、コンデンサC1と
出力端子2との間にはコンデンサC1への充電電
流のみを通す一方向性のダイオードD1が設けら
れている。コンデンサC1の両端間には第1のミ
ユーテイング信号がベースに印加されたバイポー
ラトランジスタQ1が設けられて、コンデンサの
放電用スイツチング素子となつている。このベー
ス端子が第1のミユーテイング制御信号印加端子
4となる。更に出力端子2と接地間には第2のミ
ユーテイング信号がベースに印加されたバイポー
ラトランジスタQ2が設けられて、出力端子2の
電圧制御用スイツチング素子となつている。そし
てこのベース端子が第2のミユーテイング制御信
号印加端子5となる。 A resistive element R3 , which together with a capacitor C1 constitutes a time constant circuit, is provided between the Miut Drive output terminal 2 and the circuit power supply, and a capacitor C1 is provided between the capacitor C1 and the output terminal 2. A unidirectional diode D 1 is provided that passes only the charging current to. A bipolar transistor Q1 , to which a first muting signal is applied to the base, is provided between both ends of the capacitor C1 , and serves as a switching element for discharging the capacitor. This base terminal becomes the first muting control signal application terminal 4. Further, a bipolar transistor Q2 having a base applied with a second muting signal is provided between the output terminal 2 and the ground, and serves as a switching element for controlling the voltage of the output terminal 2. This base terminal becomes the second muting control signal application terminal 5.
第2図は第1図の回路の動作を説明する波形図
であり、同図Aは電源投入時の動作を示してい
る。時刻T0において電源が投入されると、時定
数回路の抵坑R3の一端電圧は実線の如く略縮時
に立上り、この電圧により時定数回路のコンデン
サC1が充電される。従つてミユートドライブ出
力端子電圧は一点鎖線の如く時定数C1・R3をも
つて次第に立上ることになる。ここで、ミユート
スイツチ3のピンチオフ電圧をVpとすれば、ト
ランジスタ3のゲート・ソース間電圧がこのピン
チオフ電圧Vpに達するまでの間(t0〜t1)はトラ
ンジスタ3はオフとなつており、その間電源オン
時のミユート動作がなされることになる。 FIG. 2 is a waveform diagram illustrating the operation of the circuit shown in FIG. 1, and A in the figure shows the operation when the power is turned on. When the power is turned on at time T 0 , the voltage at one end of the resistor R 3 of the time constant circuit rises at approximately the time of compression as shown by the solid line, and the capacitor C 1 of the time constant circuit is charged by this voltage. Therefore, the voltage at the Mute Drive output terminal gradually rises with a time constant C 1 ·R 3 as shown by the dashed line. Here, if the pinch-off voltage of the mute switch 3 is Vp, the transistor 3 is off until the gate-source voltage of the transistor 3 reaches this pinch-off voltage Vp (t 0 to t 1 ); A mute operation is performed when the power is turned on.
次に短時間のミユート動作を必要とするミユー
テイング制御信号が図Bの実線にて示す如く期間
t2〜t3の間入力端子5へ印加されると、その間制
御用トランジスタQ2は導通して出力端子2の電
圧はBの一点鎖線で示すようにその間接地レベル
となつて短時間(t2〜t3)のミユート動作が可能で
あることが判る。この時コンデンサC1の放電用
ダイオードD1により阻止されるので、出力端子
2の電圧は制御入力に瞬時に追従する。 Next, the muting control signal that requires a short muting operation is applied for a period of time as shown by the solid line in Figure B.
When the voltage is applied to the input terminal 5 between t 2 and t 3 , the control transistor Q 2 becomes conductive during that period, and the voltage at the output terminal 2 becomes the ground level as shown by the dashed line B for a short period of time ( t 2 to t3 ) is possible. Since this is blocked by the discharging diode D 1 of the capacitor C 1 , the voltage at the output terminal 2 instantaneously follows the control input.
次に大なるミユーテイング期間を必要とするミ
ユーテイング制御信号が図Cの実線にて示す如く
期間t4〜t5の間入力端子4へ印加されると、コン
デンサC1の電荷はオン状態のトランジスタQ1に
より瞬時に放電され、出力端子2は時刻t4におい
て接地レベルへ遷移してミユートスイツチ3をオ
フに制御する。そして時刻t5においてミユーテイ
ング制御信号がなくなつて後、コンデンサC1は
充電され始めるから、出力端子2の電圧は時定数
C1・R3をもつて除々に立上る。そして時刻t6にお
いてトランジスタ3のゲート・ソース間電圧が
Vpに達するとトランジスタ3は導通状態とな
る。よつて期間t4〜t6の間ミユート動作がなされ
る。 Next, when a mutating control signal that requires a large muting period is applied to the input terminal 4 for a period t 4 to t 5 as shown by the solid line in Figure C, the charge on the capacitor C 1 is transferred to the transistor Q in the on state. 1 , the output terminal 2 transitions to the ground level at time t4 and controls the mute switch 3 to turn off. After the mutating control signal disappears at time t5 , the capacitor C1 starts to be charged, so the voltage at the output terminal 2 changes with a time constant.
It gradually rises with C 1 and R 3 . Then, at time t6 , the gate-source voltage of transistor 3 is
When Vp is reached, transistor 3 becomes conductive. Therefore, the mute operation is performed during the period t 4 to t 6 .
電源オン時のミユート動作期間を入力端子4へ
印加されるミユーテイング制御信号によるミユー
ト動作期間より大にするためには、第3図に示す
如く、ミユートドライブ出力端子2と接地間に一
方向性ダイオードD2とコンデンサC2とを接続し
て電源投入時における時定数回路の時定数をR3
(C1+C2)としてより大に設定すれば可能とな
る。 In order to make the muting operation period when the power is turned on longer than the muting operation period caused by the muting control signal applied to the input terminal 4, as shown in FIG. Connect diode D 2 and capacitor C 2 to set the time constant of the time constant circuit at power-on as R 3
This can be achieved by setting it to a larger value (C 1 +C 2 ).
第4図は本考案の他の実施例を示す回路図であ
り、第1図と同等部分は同一符号をもつて示され
ている。本例においては、更に第3のミユーテイ
ング制御信号を印加する端子6を設け、別に設け
たコンデンサC3の充電々荷をこの制御信号によ
り導通するトランジスタQ3によつて放電せしめ
るようにしたものである。尚、ダイオードD3を
出力端子2とコンデンサC3との間に接続して他
のスイツチングトランジスタQ1,Q2によりコン
デンサC3の放電がなされないようにしている。
そして、時定数C3・R3を適当に選定すればミユ
ート期間が異なる動作を行わしめることが可能と
なる。 FIG. 4 is a circuit diagram showing another embodiment of the present invention, in which parts equivalent to those in FIG. 1 are designated by the same reference numerals. In this example, a terminal 6 to which a third muting control signal is applied is further provided, and the charge of a separately provided capacitor C3 is discharged by a transistor Q3 which is made conductive by this control signal. be. Note that a diode D3 is connected between the output terminal 2 and the capacitor C3 to prevent the capacitor C3 from being discharged by the other switching transistors Q1 and Q2 .
By appropriately selecting the time constants C 3 and R 3 , it is possible to perform operations with different mute periods.
更にミユート期間の異なる動作が必要な場合に
は、同様にコンデンサ、一方向性ダイオード及び
放電用スイツチングトランジスタをそれに応じて
追加すれば種々のミユーテイングが可能となる。
また、本例においても電源投入時のミユート期間
を最大とする必要があれば、第3図に示すように
放電用トランジスタを両端に有しないコンデンサ
を一方向性ダイオードを介して出力端2に接続す
れば良い。 Furthermore, if operations with different muting periods are required, various muting operations can be achieved by adding capacitors, unidirectional diodes, and discharge switching transistors accordingly.
Also in this example, if it is necessary to maximize the mute period when the power is turned on, a capacitor that does not have a discharge transistor at both ends is connected to the output terminal 2 via a unidirectional diode, as shown in Figure 3. Just do it.
尚、上記においては、ミユートスイツチ3とし
てJFETを用いたが他のスイツチング素子を使用
してもよいものであり、更にはバイポーラトラン
ジスタQ1〜Q3をスイツチング素子に用いたが他
の素子に代え得ることは明白である。 In the above, a JFET is used as the miute switch 3, but other switching elements may be used.Furthermore, bipolar transistors Q1 to Q3 are used as switching elements, but other elements can be used instead. That is clear.
本考案によれば、簡単な回路構成でミユート動
作基間の異なるミユーテイング回路が得られるの
で、種々の目的のミユーテイングが可能となる。
更には、応用としてリレーやランプ等のドライブ
回路としても好適となるものである。 According to the present invention, muting circuits with different muting operation bases can be obtained with a simple circuit configuration, so that mutating for various purposes becomes possible.
Furthermore, it is suitable for use as a drive circuit for relays, lamps, etc. as an application.
第1図は本考案の1実施例回路図、第2図A〜
Cは第1図の回路動作を説明するタイミング波形
図、第3図及び第4図は本考案の他の実施例を夫
夫示す回路図である。
主要部分の符号の説明、1……ミユートドライ
ブ回路、2……ミユートドライブ出力端子、Q1
〜Q3……スイツチングトランジスタ、C1〜C3…
…時定数回路のコンデンサ、R3……時定数回路
の抵坑、D1〜D3……一方向性ダイオード。
Figure 1 is a circuit diagram of one embodiment of the present invention, Figure 2A~
C is a timing waveform diagram explaining the circuit operation of FIG. 1, and FIGS. 3 and 4 are circuit diagrams showing other embodiments of the present invention. Explanation of symbols of main parts, 1... Mute drive circuit, 2... Mute drive output terminal, Q 1
~ Q3 ...Switching transistor, C1 ~ C3 ...
... Time constant circuit capacitor, R 3 ... Time constant circuit resistor, D 1 to D 3 ... Unidirectional diode.
Claims (1)
設けられた抵坑素子と、この抵坑素子と共に時定
数回路を構成する少くとも1つのコンデンサと、
このコンデンサへの充電電流のみを通すべく前記
出力端子とコンデンサとの間に設けられた一方向
性素子と、所定ミユーテイング制御信号に応答し
て導通し前記コンデンサの充電電荷を放電する放
電用スイツチ素子と他のミユーテイング制御信号
に応答して導通し前記ミユートドライブ出力端子
電圧を制御する制御用スイツチ素子とを含むミユ
ートドライブ回路。 a resistive element provided between the circuit power supply and the Miut Drive output terminal, and at least one capacitor that constitutes a time constant circuit together with the resistive element;
A unidirectional element is provided between the output terminal and the capacitor to pass only the charging current to the capacitor, and a discharging switch element is made conductive in response to a predetermined muting control signal to discharge the charge in the capacitor. and a control switch element that becomes conductive in response to another muting control signal and controls the voltage of the mute drive output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP127080U JPS6122345Y2 (en) | 1980-01-10 | 1980-01-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP127080U JPS6122345Y2 (en) | 1980-01-10 | 1980-01-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56104219U JPS56104219U (en) | 1981-08-14 |
JPS6122345Y2 true JPS6122345Y2 (en) | 1986-07-04 |
Family
ID=29598155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP127080U Expired JPS6122345Y2 (en) | 1980-01-10 | 1980-01-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6122345Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58169708U (en) * | 1982-05-04 | 1983-11-12 | 三洋電機株式会社 | Muting circuit |
-
1980
- 1980-01-10 JP JP127080U patent/JPS6122345Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56104219U (en) | 1981-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2665736B2 (en) | Power switching amplifier | |
EP0570655A1 (en) | Audio amplifier on-off control circuit | |
CA1149027A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
KR960701506A (en) | CLICK / POP FREE BIAS CIRCUIT | |
JPS6122345Y2 (en) | ||
US20050100177A1 (en) | Mute circuit of an audio device for suppressing audio signals during transients of power switching | |
JPH08213849A (en) | Audio mute circuit | |
US5045718A (en) | Circuit for detecting power supply voltage variation | |
JP3620766B2 (en) | Voltage supply circuit for amplifier | |
JPS6339162B2 (en) | ||
JP4252774B2 (en) | Electric circuit in constant current source system | |
JPH05283998A (en) | Current switch circuit | |
KR920004925B1 (en) | Noise muting and constant voltage control circuit | |
JP3195909B2 (en) | Output circuit | |
JPH11163648A (en) | Sound muting circuit | |
JPH09261024A (en) | Switching circuit | |
JPH0946149A (en) | Audio signal mute circuit | |
KR920005100Y1 (en) | Muting circuit of audio | |
JPH082894Y2 (en) | Power switch circuit | |
KR890006639Y1 (en) | Muting circuit in audio electric appliances | |
KR890000225Y1 (en) | Power supply control circuit with mutting function | |
KR890007289Y1 (en) | Volume reset circuit | |
KR910001300Y1 (en) | Pop noise reduction circuit in time of switching power supply | |
KR940002970B1 (en) | Shock sound preventing circuit | |
JPS6327457Y2 (en) |