JPS61208212A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS61208212A JPS61208212A JP4883485A JP4883485A JPS61208212A JP S61208212 A JPS61208212 A JP S61208212A JP 4883485 A JP4883485 A JP 4883485A JP 4883485 A JP4883485 A JP 4883485A JP S61208212 A JPS61208212 A JP S61208212A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial
- gas
- silicon
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体基板にエピタキシャル層を成長させる方
法に関する。特に両面とも鏡面状態を保存したままエピ
タキシャル成長させる方法に関する。
法に関する。特に両面とも鏡面状態を保存したままエピ
タキシャル成長させる方法に関する。
（従来技術）
従来シリコンエピタキシャル基板は水素還元法あるいは
熱分解法によシ・製造されている。以下に水素還元法に
よるシリコンエピタキシャル基板の製造方法の例につい
て説明する。
熱分解法によシ・製造されている。以下に水素還元法に
よるシリコンエピタキシャル基板の製造方法の例につい
て説明する。
第３図は水素還元法によるエピタキシャル成長装置の構
成を示す（河東田隆：半導体エピタキシー技術（産業図
書））。反応容器１１は高純度の透明石英管である。加
熱用高周波コイル１２は銹導加熱によシリコン結晶１３
の加熱を行うものである。支持台１４はシリコンまたは
グラファイトで作られる。コールドトラップ１５は排気
ガスを吸着する装置である。四塩化シリコン（ｓｉＱｒ
、）は常温で液体であシ、バッジの中に入れ、温度制御
装置１６によシ一定の温度に保ちながらＨｌを通す。５
ＩＣＩＩ４を含むＨ，ガスを高温の反応容器１１に導入
するとＳ ５ｃ１４とＨ３が還元反応を起としシリコン
結晶が基板上に成長する。シリコンエピタキシャル層の
成長は１１５０〜１３００℃ の温度 ′で行な
われる。不純物のドーピング−は液体ま六は気体の不純
物源を用いて行う。ホスフィン（ＰＨ，）ジボラン（Ｂ
＊Ｈｓ ）などをＨｌまたは希ガスで希釈して導入する
。エピタキシデル成長に先だち、シリコンの基板温度を
１２００℃以上の高温にし、しかも５ｉＣ１’４の濃度
を高くするとエピタキシャル成長は起らずに、逆にシリ
コン基板がエツチングされ、シリコン基板の清浄化が行
なわれる。この時支持台１４に接するシリコン基板１３
の裏面の周辺部にガスがまわりこみ周辺部がエツチング
される。その結果シリコン基板の裏面は中央部と周辺部
とで不均一となシ、周辺部が鏡面でなくなる。
成を示す（河東田隆：半導体エピタキシー技術（産業図
書））。反応容器１１は高純度の透明石英管である。加
熱用高周波コイル１２は銹導加熱によシリコン結晶１３
の加熱を行うものである。支持台１４はシリコンまたは
グラファイトで作られる。コールドトラップ１５は排気
ガスを吸着する装置である。四塩化シリコン（ｓｉＱｒ
、）は常温で液体であシ、バッジの中に入れ、温度制御
装置１６によシ一定の温度に保ちながらＨｌを通す。５
ＩＣＩＩ４を含むＨ，ガスを高温の反応容器１１に導入
するとＳ ５ｃ１４とＨ３が還元反応を起としシリコン
結晶が基板上に成長する。シリコンエピタキシャル層の
成長は１１５０〜１３００℃ の温度 ′で行な
われる。不純物のドーピング−は液体ま六は気体の不純
物源を用いて行う。ホスフィン（ＰＨ，）ジボラン（Ｂ
＊Ｈｓ ）などをＨｌまたは希ガスで希釈して導入する
。エピタキシデル成長に先だち、シリコンの基板温度を
１２００℃以上の高温にし、しかも５ｉＣ１’４の濃度
を高くするとエピタキシャル成長は起らずに、逆にシリ
コン基板がエツチングされ、シリコン基板の清浄化が行
なわれる。この時支持台１４に接するシリコン基板１３
の裏面の周辺部にガスがまわりこみ周辺部がエツチング
される。その結果シリコン基板の裏面は中央部と周辺部
とで不均一となシ、周辺部が鏡面でなくなる。
（従来技術の問題点）
シリコンエピタキシャル基板を用いて電気化学エツチン
グ法によ）ダイアフラム型シリコン圧力センナを製造し
、静電接着法を用いてガラス台座を接着する時、シリコ
ン基板の接着面が鏡面でないと接着が困難である。また
接着が不完全であると気密封止が充分でなく、被測定ガ
スが漏洩し正確な圧力測定を行うことができないという
欠点があった。
グ法によ）ダイアフラム型シリコン圧力センナを製造し
、静電接着法を用いてガラス台座を接着する時、シリコ
ン基板の接着面が鏡面でないと接着が困難である。また
接着が不完全であると気密封止が充分でなく、被測定ガ
スが漏洩し正確な圧力測定を行うことができないという
欠点があった。
（発明の目的）
本発明の目的は静電接着時に完全に気密封止が行なえる
様、表裏両面とも鏡面である様な半導体エピタキシャル
基板を製造する方法を提供することにある。
様、表裏両面とも鏡面である様な半導体エピタキシャル
基板を製造する方法を提供することにある。
（発明の構成）
本発明によれば両面とも鏡面研摩した半導体基板の一方
の面をガスエツチングし、そのおとこの面にエピタキシ
ャル層を成長させる半導体基板の製造方法において、前
記ガスエツチングを基板のもう一方の面にこのガスに侵
されない膜が形成された状態で行うことを特徴とする半
導体基板の製造方法が得られる。
の面をガスエツチングし、そのおとこの面にエピタキシ
ャル層を成長させる半導体基板の製造方法において、前
記ガスエツチングを基板のもう一方の面にこのガスに侵
されない膜が形成された状態で行うことを特徴とする半
導体基板の製造方法が得られる。
（実施例）
次に本発明について図面を参照して実施例を説明すも。
第１図は本発明の実施例を示すための単結晶シリコン基
板の断面図である。シリコン基板１は両面とも鏡面研摩
した基板でエピタキシャル層を成長しない側の面（裏面
）に酸化膜２を形成する。酸化膜２は熱酸化法やＣＶＤ
法によ多形成する。膜厚は１０００〜５０００Ａ程度で
良い。裏面に酸化膜を形成したシリコン基板を第３図に
示し走エピタキシャル成長装置の支持台１４に裏面を下
にして並べる。反応容器１１を１１５０〜１３００℃に
加熱し、５１（Ｊ４を含むＨ，ガスを導入するとＳｉＱ
’４と馬が還元反応を起こしシリコンエピタキシャル層
３が基板上に成長する。エピタキシャル成長に先だち、
シリコンの基板温度を１２００℃以上の高温にし、塩化
水素（Ｈα）ガスを流すか、Ｓ １０１１ ａの濃度を
高くするとシリコン基板がエツチングされ表面が清浄化
される。この時、支持台１４に接するシリコン基板の裏
面周辺部にガスがまわシζむが酸化膜で被覆されている
のでエツチングされることはない。従って裏面の鏡面状
態が保たれたまま表面にエピタキシャル層３が成長する
。
板の断面図である。シリコン基板１は両面とも鏡面研摩
した基板でエピタキシャル層を成長しない側の面（裏面
）に酸化膜２を形成する。酸化膜２は熱酸化法やＣＶＤ
法によ多形成する。膜厚は１０００〜５０００Ａ程度で
良い。裏面に酸化膜を形成したシリコン基板を第３図に
示し走エピタキシャル成長装置の支持台１４に裏面を下
にして並べる。反応容器１１を１１５０〜１３００℃に
加熱し、５１（Ｊ４を含むＨ，ガスを導入するとＳｉＱ
’４と馬が還元反応を起こしシリコンエピタキシャル層
３が基板上に成長する。エピタキシャル成長に先だち、
シリコンの基板温度を１２００℃以上の高温にし、塩化
水素（Ｈα）ガスを流すか、Ｓ １０１１ ａの濃度を
高くするとシリコン基板がエツチングされ表面が清浄化
される。この時、支持台１４に接するシリコン基板の裏
面周辺部にガスがまわシζむが酸化膜で被覆されている
のでエツチングされることはない。従って裏面の鏡面状
態が保たれたまま表面にエピタキシャル層３が成長する
。
第２図は第１図で示したシリコンエピタキシャル基板を
用いてダイアフラム型シリコン圧力センサを製造し、ガ
ラス台座を静電接着した時の構造断面図である。シリコ
ン基板１はボロンをドープしたＰ型基板で厚さ２００〜
４００μｍである。エピタキシャル層３は不純物として
リンを導入し九Ｎ型で厚さ１０〜３０μｍである。裏面
は前述した様に酸化膜で被覆してあシ、表面にエピタキ
シャル層を成長させる時、エツチングされない様に保護
しである。拡散抵抗４はボロンの拡散によ多形成した感
圧抵抗である。電気化学エツチング法によ＃）Ｐ形シリ
コン基板の一部をエツチングしてエピタキシャル層３を
残してダイアフラムを形成する。
用いてダイアフラム型シリコン圧力センサを製造し、ガ
ラス台座を静電接着した時の構造断面図である。シリコ
ン基板１はボロンをドープしたＰ型基板で厚さ２００〜
４００μｍである。エピタキシャル層３は不純物として
リンを導入し九Ｎ型で厚さ１０〜３０μｍである。裏面
は前述した様に酸化膜で被覆してあシ、表面にエピタキ
シャル層を成長させる時、エツチングされない様に保護
しである。拡散抵抗４はボロンの拡散によ多形成した感
圧抵抗である。電気化学エツチング法によ＃）Ｐ形シリ
コン基板の一部をエツチングしてエピタキシャル層３を
残してダイアフラムを形成する。
次に、シリコン基板１の裏面の酸化膜をエツチングして
シリコン基板を露出させガラス台座５を静電接着する。
シリコン基板を露出させガラス台座５を静電接着する。
第２図は絶対圧センサの例で基準圧室６は真空である。
シリコン基板１の裏面及びガラス台座５の接着面を鏡面
研摩しておけば完全な気密封止が成され正確々圧力計測
が行なえる。
研摩しておけば完全な気密封止が成され正確々圧力計測
が行なえる。
上記説明においてエピタキシャル成長時の裏面保護膜は
酸化膜としたが窒化膜であっても良い。
酸化膜としたが窒化膜であっても良い。
また膜厚は１０００〜５ｏｏｏＸ としたがこれに限
定されるものではない。更に両面とも鏡面である様なシ
リコンエピタキシャル層の応用はダイアフラム型シリコ
ン圧力センサに限定されるものではなく、他のセンナデ
バイス等に適用することが可能である。
定されるものではない。更に両面とも鏡面である様なシ
リコンエピタキシャル層の応用はダイアフラム型シリコ
ン圧力センサに限定されるものではなく、他のセンナデ
バイス等に適用することが可能である。
（発明の効果）
本発明の方法を用いれば表裏ともに鏡面である半導体エ
ピタキシャル基板が得られる。この基板を用いて実施例
に示したようなダイアクラム型シリコン圧力センナ等を
作れば静電接着によシガラス台座を接着する時完全な気
密封止をすることができる。
ピタキシャル基板が得られる。この基板を用いて実施例
に示したようなダイアクラム型シリコン圧力センナ等を
作れば静電接着によシガラス台座を接着する時完全な気
密封止をすることができる。
第１図１嘘本発明の実施例を示すシリコン基板の断面図
である。第２図は本発明によるシリコン基板の応用例で
あるダイアフラム型シリコン圧力センナの構造断面図で
ある。第３図は従来のエピタキシャル成長装置の構造図
である。 １、−・シリコン基板 λ・−酸化膜３、−・エピ
タキシャル層 ４． ・・・拡散抵抗＆・・・ガラス台
座 ６． ・・・基準王室１１・・・反応容器 １１−・加熱用高周波コイル １３・−・シリコン基板 １４．−・支持台１５、・
・・コールドトラップ １６、・・・温度制御装置
である。第２図は本発明によるシリコン基板の応用例で
あるダイアフラム型シリコン圧力センナの構造断面図で
ある。第３図は従来のエピタキシャル成長装置の構造図
である。 １、−・シリコン基板 λ・−酸化膜３、−・エピ
タキシャル層 ４． ・・・拡散抵抗＆・・・ガラス台
座 ６． ・・・基準王室１１・・・反応容器 １１−・加熱用高周波コイル １３・−・シリコン基板 １４．−・支持台１５、・
・・コールドトラップ １６、・・・温度制御装置
Claims (1)
- 両面とも鏡面研摩した半導体基板の一方の面をガスエ
ッチングし、そのあとこの面にエピタキシャル層を成長
させる半導体基板の製造方法において、前記ガスエッチ
ングを基板のもう一方の面にこのガスに侵されない膜が
形成された状態で行うことを特徴とする半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4883485A JPS61208212A (ja) | 1985-03-12 | 1985-03-12 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4883485A JPS61208212A (ja) | 1985-03-12 | 1985-03-12 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208212A true JPS61208212A (ja) | 1986-09-16 |
Family
ID=12814268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4883485A Pending JPS61208212A (ja) | 1985-03-12 | 1985-03-12 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705423A (en) * | 1994-11-14 | 1998-01-06 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685838A (en) * | 1979-12-15 | 1981-07-13 | Toshiba Corp | Substrate for semiconductor device and manufacture of the same |
-
1985
- 1985-03-12 JP JP4883485A patent/JPS61208212A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685838A (en) * | 1979-12-15 | 1981-07-13 | Toshiba Corp | Substrate for semiconductor device and manufacture of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705423A (en) * | 1994-11-14 | 1998-01-06 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5932286A (en) | Deposition of silicon nitride thin films | |
| US4912064A (en) | Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon | |
| JP3207832B2 (ja) | エピタキシャル成長した半導体ウエーハを製造するためのｃｖｄ反応器及び方法 | |
| US4208782A (en) | Methods of fabricating transducers employing flat bondable surfaces with buried contact areas | |
| JPH0794303A (ja) | 高配向性ダイヤモンド薄膜サーミスタ | |
| KR950000319B1 (ko) | 반도체 압력센서 및 그 제조방법 | |
| JP3206375B2 (ja) | 単結晶薄膜の製造方法 | |
| JPS61208212A (ja) | 半導体基板の製造方法 | |
| JP2014075453A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3094312B2 (ja) | サセプター | |
| JP2550024B2 (ja) | 減圧ｃｖｄ装置 | |
| US20080093315A1 (en) | Support for Semiconductor Substrate | |
| JPH06302519A (ja) | 半導体製造装置 | |
| JP2000315656A (ja) | エピタキシャルシリコン基板の製造方法 | |
| JPS6037177A (ja) | 半導体圧力センサ | |
| JPH1192295A (ja) | ＳｉＣダミーウェハ | |
| JPS62217633A (ja) | 平板接着方法 | |
| JP2006105624A (ja) | ダイアフラムチップとそれを用いた圧力センサ及びダイアフラムチップの製造方法 | |
| JP3185653B2 (ja) | 半導体製造装置用材料及びその製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JP2001003172A (ja) | 半導体エピタキシャル成長方法 | |
| JPH06188198A (ja) | エピタキシャル成長法 | |
| JPS61206267A (ja) | 半導体圧力センサ | |
| JP2726861B2 (ja) | 半導体圧力センサの製造方法 |