JPS6120782Y2 - - Google Patents
Info
- Publication number
- JPS6120782Y2 JPS6120782Y2 JP5913980U JP5913980U JPS6120782Y2 JP S6120782 Y2 JPS6120782 Y2 JP S6120782Y2 JP 5913980 U JP5913980 U JP 5913980U JP 5913980 U JP5913980 U JP 5913980U JP S6120782 Y2 JPS6120782 Y2 JP S6120782Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- contact
- package
- movable shaft
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、半導体集積回路素子(以下、ICと
称する。)とスイツチ機構を一体に組み込んだ半
導体装置に関する。
称する。)とスイツチ機構を一体に組み込んだ半
導体装置に関する。
近時、電子ボリウムのように電圧発生用ICと
スイツチが組み合わさつた機能を備えた機器が広
く用いられている。このような機能を具えた場合
は、一般にICとスイツチを個別にプリント基板
に組み込んだものが用いられており、部品数が増
したり、プリント基板に組み込む作業工数が増す
欠点があつた。又限られた空間に数多くの部品を
集合する場合には不都合があつた。
スイツチが組み合わさつた機能を備えた機器が広
く用いられている。このような機能を具えた場合
は、一般にICとスイツチを個別にプリント基板
に組み込んだものが用いられており、部品数が増
したり、プリント基板に組み込む作業工数が増す
欠点があつた。又限られた空間に数多くの部品を
集合する場合には不都合があつた。
更に、部品数が増すことによつて製品の歩留り
が悪くなつたり、或いは断線事故の発生する確率
も増し、必ずしも最良の方法ではなかつた。
が悪くなつたり、或いは断線事故の発生する確率
も増し、必ずしも最良の方法ではなかつた。
本考案は、上述のような観点からなされたもの
で、本考案の主な目的はICとスイツチとが一体
に形成された半導体装置を提供するにある。
で、本考案の主な目的はICとスイツチとが一体
に形成された半導体装置を提供するにある。
以下、本考案について図面に基づき説明する。
尚、各図に於いて同一部分には同一符号が付与さ
れている。
尚、各図に於いて同一部分には同一符号が付与さ
れている。
第1図及び第2図は本考案に係るスイツチを具
えた半導体装置の一実施例である。第1図及び第
2図に於いて、1はIC素子が樹脂封止されたパ
ツケージ、2は端子ピン、3はスイツチの可動
軸、4は枠体である。第1図の実施例はスイツチ
をパツケージの両側面に形成しており、第2図に
於いても、第1図と同様にパツケージの両側面に
スイツチを形成することができる。第1図は、可
動軸3の押圧方向が端子ピンの配列方向に対して
直角になされているのに対し、第2図の実施例で
は、可動軸3の押圧方向が端子ピンの配列方向に
並行になされている。
えた半導体装置の一実施例である。第1図及び第
2図に於いて、1はIC素子が樹脂封止されたパ
ツケージ、2は端子ピン、3はスイツチの可動
軸、4は枠体である。第1図の実施例はスイツチ
をパツケージの両側面に形成しており、第2図に
於いても、第1図と同様にパツケージの両側面に
スイツチを形成することができる。第1図は、可
動軸3の押圧方向が端子ピンの配列方向に対して
直角になされているのに対し、第2図の実施例で
は、可動軸3の押圧方向が端子ピンの配列方向に
並行になされている。
第3図及び第4図は第1図及び第2図乃実施例
の一部切り欠き分解斜視図である。第3図に於い
て、パツケージ1の側面に配列された端子ピン2
の内最も外側に位置する端子ピンの内端部がパツ
ケージ1の他の側面から外部に突出して接点2a
形成している。この端子ピンは内端部が分岐して
T字型をなし、一方が接点2aを形成し、反対側
に延びた別の内端部2bはIC素子の近傍まで達
し配線6を介してIC素子5と接続されている。
又、パツケージの一部が接点2aを支持して凸部
1aを形成している。第4図では接点2aの先端
が直角下方に押し曲げられスイツチの可動軸3の
接点と接触が容易となるようになされる。第1図
に示した半導体装置のスイツチを第5図で示せ
ば、枠体4に可動軸3が収納されており、可動軸
3の底部に接点8が設けられている。接点8は、
種々のものが可能であるが板バネ状や導電性ラバ
ーで形成してもよい。7はスプリングである。枠
体4に係止部9が突出しており、可動軸3を係止
している。枠体4の下部に開口部4aが形成さ
れ、パツケージ1の側面に形成された接点2aと
凸部1aとがこの開口部4aに嵌合するようにな
されており、枠体4がパツケージ1に固着せされ
ている。
の一部切り欠き分解斜視図である。第3図に於い
て、パツケージ1の側面に配列された端子ピン2
の内最も外側に位置する端子ピンの内端部がパツ
ケージ1の他の側面から外部に突出して接点2a
形成している。この端子ピンは内端部が分岐して
T字型をなし、一方が接点2aを形成し、反対側
に延びた別の内端部2bはIC素子の近傍まで達
し配線6を介してIC素子5と接続されている。
又、パツケージの一部が接点2aを支持して凸部
1aを形成している。第4図では接点2aの先端
が直角下方に押し曲げられスイツチの可動軸3の
接点と接触が容易となるようになされる。第1図
に示した半導体装置のスイツチを第5図で示せ
ば、枠体4に可動軸3が収納されており、可動軸
3の底部に接点8が設けられている。接点8は、
種々のものが可能であるが板バネ状や導電性ラバ
ーで形成してもよい。7はスプリングである。枠
体4に係止部9が突出しており、可動軸3を係止
している。枠体4の下部に開口部4aが形成さ
れ、パツケージ1の側面に形成された接点2aと
凸部1aとがこの開口部4aに嵌合するようにな
されており、枠体4がパツケージ1に固着せされ
ている。
第6図は可動軸3の押圧方向Aが端子ピンの配
列方向と平行になつた実施例の断面図である。第
6図では、枠体4の底部に接点2a、凸部1aが
嵌合する開口部4aが設けており、枠体4の底部
開口部4aに接点2aが挿入され、枠体4がパツ
ケージ1に固着される。矢印A方向に可動軸を押
圧することによつて、接点8と接点2aとが接触
するようになされている。尚、図示してないが、
枠体4にパツケージ1を挟持する突起を設けて、
パツケージ1を挟持するように固着して機械強度
を高めることは、容易に成し得る。
列方向と平行になつた実施例の断面図である。第
6図では、枠体4の底部に接点2a、凸部1aが
嵌合する開口部4aが設けており、枠体4の底部
開口部4aに接点2aが挿入され、枠体4がパツ
ケージ1に固着される。矢印A方向に可動軸を押
圧することによつて、接点8と接点2aとが接触
するようになされている。尚、図示してないが、
枠体4にパツケージ1を挟持する突起を設けて、
パツケージ1を挟持するように固着して機械強度
を高めることは、容易に成し得る。
更に又、スイツチ部の可動軸3及び枠体4は図
面に示したものに限定するものではなく、種々の
形態が可能である。又、スプリング7はオーリン
グ状やバネ状の種々のものがあり、接点8も同様
に、板バネ状の接点や導電性ラバーによつても可
能であることは言うまでもなく、導電性ラバーの
場合にはスプリングと接点を兼用させることもで
きる。又、接点2aも種々の形になしうる。
面に示したものに限定するものではなく、種々の
形態が可能である。又、スプリング7はオーリン
グ状やバネ状の種々のものがあり、接点8も同様
に、板バネ状の接点や導電性ラバーによつても可
能であることは言うまでもなく、導電性ラバーの
場合にはスプリングと接点を兼用させることもで
きる。又、接点2aも種々の形になしうる。
本考案に係るスイツチを具えた半導体装置は、
半導体集積回路素子とスイツチを一体化すること
によつて、使用上便宜にすると共に、部品点数を
減少させ占有空間を小さくすることができる。更
に、部品点数が少なくできるのでプリント基板へ
の組み込みの作業工数を低減できるので経済的に
も優れている。
半導体集積回路素子とスイツチを一体化すること
によつて、使用上便宜にすると共に、部品点数を
減少させ占有空間を小さくすることができる。更
に、部品点数が少なくできるのでプリント基板へ
の組み込みの作業工数を低減できるので経済的に
も優れている。
且つ、スイツチの接点となる部分をパツケージ
の外部に露呈して設けると、IC素子を収納した
パツケージとスイツチ形成部とが容易に一体にで
きる。
の外部に露呈して設けると、IC素子を収納した
パツケージとスイツチ形成部とが容易に一体にで
きる。
無論、本考案によれば、複数の可動軸を具えた
スイツチを、パツケージから突出した端子ピン部
の接点に容易に嵌合ですることが可能である等の
種々の効果を奏する。
スイツチを、パツケージから突出した端子ピン部
の接点に容易に嵌合ですることが可能である等の
種々の効果を奏する。
第1図及び第2図は本考案に係るスイツチを具
えた半導体装置の一実施例を示す斜視図であり、
第3図び第4図は第1図及び第2図の半導体装置
のスイツチの可動軸を取り外した一部切り欠き分
解斜視図である。第5図及び第6図はスイツチの
一部切り欠き断面図である。 1……パツケージ、2……端子ピン、3……可
動軸、4……枠体、5……IC素子、6……配
線、7……スプリング、8……接点、1a……凸
部、2a……接点。
えた半導体装置の一実施例を示す斜視図であり、
第3図び第4図は第1図及び第2図の半導体装置
のスイツチの可動軸を取り外した一部切り欠き分
解斜視図である。第5図及び第6図はスイツチの
一部切り欠き断面図である。 1……パツケージ、2……端子ピン、3……可
動軸、4……枠体、5……IC素子、6……配
線、7……スプリング、8……接点、1a……凸
部、2a……接点。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体集積回路素子を収納したパツケージに
用いられるリードフレームの一部をスイツチの
接点として用い、該接点にスイツチの可動接点
を配置して、該半導体集積回路素子とスイツチ
を一体に組み込んだことを特徴とするスイツチ
を具えた半導体装置。 (2) 前記接点がパツケージの側面より突出した実
用新案登録請求の範囲第1項記載のスイツチを
具えた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5913980U JPS6120782Y2 (ja) | 1980-04-30 | 1980-04-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5913980U JPS6120782Y2 (ja) | 1980-04-30 | 1980-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56161346U JPS56161346U (ja) | 1981-12-01 |
JPS6120782Y2 true JPS6120782Y2 (ja) | 1986-06-21 |
Family
ID=29653608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5913980U Expired JPS6120782Y2 (ja) | 1980-04-30 | 1980-04-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6120782Y2 (ja) |
-
1980
- 1980-04-30 JP JP5913980U patent/JPS6120782Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56161346U (ja) | 1981-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0278372U (ja) | ||
JPS6126152B2 (ja) | ||
US3951491A (en) | Electrical connector | |
US6793504B2 (en) | Low-profile receptacle connector | |
JP2002246119A (ja) | 電気コネクタ | |
EP0554503B1 (en) | Electrical connector | |
JPS6120782Y2 (ja) | ||
JPH0789507B2 (ja) | チップキャリアソケットアセンブリ | |
JPH051913Y2 (ja) | ||
JPH05275147A (ja) | 電気コネクタ | |
JPS62140528U (ja) | ||
JP3232225B2 (ja) | 情報カード、並びにそのためのバックコネクタ及びカードブランク | |
JPS626699Y2 (ja) | ||
JPS626698Y2 (ja) | ||
US4397510A (en) | Capsule connector | |
JP4372125B2 (ja) | ソケット | |
JPH0446394Y2 (ja) | ||
JP2001196144A (ja) | ランドグリッドアレイパッケージ用ソケット | |
KR20010076410A (ko) | 전기 커넥터 시스템 | |
JPH029558Y2 (ja) | ||
JPS5834365U (ja) | フレキシブルプリント基板の半田付け構造 | |
JPS6333514Y2 (ja) | ||
JP2777524B2 (ja) | リードレスチップ用icソケット | |
JPH0521832Y2 (ja) | ||
JPH0117052Y2 (ja) |