[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS61179568A - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JPS61179568A
JPS61179568A JP59279911A JP27991184A JPS61179568A JP S61179568 A JPS61179568 A JP S61179568A JP 59279911 A JP59279911 A JP 59279911A JP 27991184 A JP27991184 A JP 27991184A JP S61179568 A JPS61179568 A JP S61179568A
Authority
JP
Japan
Prior art keywords
trench
capacitor
oxidation
resistant film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59279911A
Other languages
English (en)
Other versions
JPH0365905B2 (ja
Inventor
Masao Taguchi
眞男 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59279911A priority Critical patent/JPS61179568A/ja
Priority to CA000497695A priority patent/CA1261469A/en
Priority to EP85402574A priority patent/EP0187596B1/en
Priority to DE3588050T priority patent/DE3588050T2/de
Priority to KR1019850010028A priority patent/KR900008649B1/ko
Publication of JPS61179568A publication Critical patent/JPS61179568A/ja
Priority to US07/222,305 priority patent/US5006910A/en
Publication of JPH0365905B2 publication Critical patent/JPH0365905B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は溝型キャパシタ（トレンチ・キャパシタと称す
る）に係シ、特にソフト・エラーを極めて起しにくく、
且つ、セル間を近接させてもセル同志のパンチ・スルー
・リークといった問題の生じない高集極化に適したメモ
リ・セルの製部方法に関する。
〔従来の技術〕
従来、ダイナミック・ランダム・アクセス・メモリ・セ
ル（ｄ−ＲＡＭセル）は高集積化するためにセル面積を
小さくシ、且つ蓄積容量を大きくするために、トレンチ
・キャパシタを形成し、平面面積に対してそれよりも大
きな実効キャパシタ面積を得る工夫がされつつある。
〔発明が解決しようとする問題点〕
しかし、このトレンチ・キャパシタには、以下の■■の
欠点がある。
■　キャパシタ同志が近接してくると、蓄積電極間のパ
ンチ・スルーによって保持テークが失われてしまうため
に、基板不純物濃度と印加電圧の関係で決る所定の距離
よりも近接できない。
■　α線照射によって半導体基板内に発生した少数キャ
リアに対する捕獲断面積が大きく、蓄積容量をかなシ大
きくしないとソフト・エラーが発生する。
このため、４メガ・ビット以上の高集積密度ｄ　−ＲＡ
Ｍを実現するためには、何らかの改良が必要である。そ
の１つは、トレンチ・キャパシタの周囲に基板よりも１
〜２桁程度高不純物濃度な領域を形成することである。
これによって、トレンチ周囲に伸びる空乏層の幅は少な
くなシ、キャパシタ同志を近接させることができるが、
実際にはトレンチの側面に不純物を導入する製造手段と
してイオン注入法を有効に用いることができないので、
その実用化は容易ではない。
ｃ問題点を解決するための手段〕 本発明は、上記■、■の従来の欠点を改善できるトレン
チ・キャパシタの形成方法でアシ、半纏体基板の主表面
上に耐酸化膜を被着したのち、該耐酸化膜とともにシリ
コン基板にトレンチ（溝）を掘シ、次にウェハを適当な
厚さに酸化し、然る後、耐酸化膜を除去することにより
）レンチ部分の内壁面だけにシリコン酸化膜のカプセル
領域を作シ、キャパシタをこの絶縁層で囲まれた中に形
成する。
これによって、キャパシタ溝の端部でマスク合せ余裕な
しでキャパシタと転送トランジスタのコンタクトが形成
できる。したがって、メモリ・セルの小型化が可能にな
る。
以下、本発明を実施例を用いて詳細に説明する。
〔実施例〕
第１図〜第８図は、本発明の実施例を示す工程の例であ
る。
第１図参照 ■　まず、Ｓｉ基板１に公知な方法で耐酸化膜を全面に
被着する。これは例えは５００Ａの厚さの５ｉＯｘ２と
２　ＤＯＯＡの５ｔ３Ａ’４３　　の２重層とする。
■　メモリの周辺回路やメモリ・セルの転送トランジス
タの活性領域と、アイソレーション領域とを区別するた
め５ｉ３Ｎ４５のパターニングを行い、次に、チャネル
カットのイオン注入層４を形成する。
第２図参照 ■　ウェハ全面酸化し、フィールド酸化膜（ＳｉＯｚ）
５を厚さ５０００，４形成する。ここまでは従来のＬＯ
ＣＯ５工程である。
第３図参照 ■　次に本発明では、トレンチ・キャパシタを形成すべ
き部分の耐酸化膜を選択的に除去し、更に同じマスク工
程で続けて基板を深さ５μｍにわたって掘る。このとき
、トレンチロの１部はフィールド酸化膜５に接触してい
たシ、重なシ合っても良い。この場合トレンチはフィー
ルド酸化膜５とともに掘ることになるが、５ｉ０２とＳ
ｉ　　とのエツチング・レートをそれ程違えないでエツ
チングすることは、エツチング工程をスパッタ性の強い
リアクティブ・イオン・エツチング（Ａｒ又はＣＨＦ２
　　等使用）とすれば容易である。
第４図参照 ■　次に、ウェハ全面を再び酸化し、厚さ１　ｓｏｏ、
；の絶縁膜（Ｓｉ（ｈ）７をトレンチ内壁面に選択的に
形成する。
第５図参照 ■　次に１耐酸化膜（Ｓｉｎ、　２．　Ｓｉ、Ｎ、５）
を除去す　。
る。トレンチ６の内面にカプセル状に絶縁膜７を形成し
、且つウェハ主面の活性領域のＳｉ面８を露出させるこ
とができる。この耐酸化膜除去工程でトレンチ６内面の
絶縁膜（ＳｉＯｘ　）　７も若干除去され約８０ＯＡ　
の厚さとなる。
第６図参照 ■　この絶縁膜カプセル（ＳｉＯｘ）７に囲まれたキャ
パシタを形成するために、次にポリシリコン９を厚さ１
５００ｊデポジツトし、キャパシタの形状にパターニン
グする。このポリシリコン９はキャパシタの電荷蓄秋電
極板となる。このとき、ポリシリコン９は基板と反対の
導電型２例えばｐ型基板であればｎ型にドーピングして
おく。
第７図参照 ■　次に、キャパシタ誘電体膜１０を形成する。
これはポリシリコン六回を例えば１５０．（酸化するこ
とにより形成する。
■　次に再ひポリシリコン１１をティポジットし、トレ
ンチ乙の内面を埋める如く、所謂セルプレートと称する
電極を形成し、キャパシタとする。
第８図参照 あとは公知な工程によってセルプレートのポリシリコン
１１上の層間絶縁膜上及びトランスファケート・トラン
ジスタのゲート部にワード線１２を形成し、更にビット
線を形成する等して第８図のセルを得る。
第９図〜第１２図参照 いずれも製造工程における平面図を示しておシ、第９図
は第２図、第１０図は第３図、第１１図は第６図、第１
２図は第８図に対応している。
第７図、第８図について補足説明すると、ｔＬ型の不純
物をドープしたポリシリコン９の蓄積電極を酸化してキ
ャパシタ誘電体膜１０を形成し、その上にセルプレート
のポリシリコン１１　　を形成する工程の熱処理時に、
第７図のようにｎ型拡散領域１４が形成される。第８図
において、ワード線１２を形成した後にイオン注入でセ
ル７アラインでソース、ドレイン１５．１６を形成する
時の活性化の熱処理でさらにポリシリコン９からのｎ型
不純物の拡散が進行し、ドレイン１６の１層と接続され
る。このように、本発明によれはトレンチ乙の端部でマ
スク合せ余裕なく蓄積電極板９の接続が可能になる。
もし本発明によらず、キャパシタの蓄積電極板９とトラ
ンスフアゲ−“ト・トランジスタのドレイ／、ソースと
の接続をマスク合せ工程によって行なった場合を比較の
ために第１３図に示す。図のように、ドレイン、ソース
とのコンタクトをマスク合せ工程によって、トレンチ内
面にカプセル状に形成した絶縁膜（Ｓｉ０２）７の基板
主面に延在する部分にコンタクト・ホールを形成して行
うと、このコンタクト・ホールとトレンチ端面とのマス
ク合せに必要な合せ余裕分（図示矢印ｉ）だけメモリ・
セルの寸法は大きくなってしまう。もしトレンチにコン
タクト・ホールがかかると、トレンチ内面の絶縁膜（Ｓ
ｉＯｘ）７が侵されてしまうため、この余裕はどうして
もとらなければならなかった。
〔発明の効果〕
本発明によれば、以上のようにトレンチの端面にマスク
合せ余裕無しでキャパシタの蓄積電極のコンタクト領域
を形成できるので、メモリ・セルを小型化できる。
更に、本発明によってカプセル内に形成されたキャパシ
タは、キャパシタがら空乏層が基板内に伸びてパンチ・
スルーを起すことがないので、キャパシタ同志をほぼ無
制限に近接させることができ、メモリ・セルは非常に小
型化される。
【図面の簡単な説明】
第１図〜第８図は本発明の一実施例の製造工程図（断面
図）、 第９図〜第１２図は本発明の一実施例の製造工程の各工
程における平面図、 第１３図はマスク合せてコンタクト・ホールを形成した
比較例の断面図。 １・・・Ｓｉ基板 ２・・・ＳｔＯ＊ ３・・・５１ｇＮ４ ４・・・チャネルカットのイオン注入層５・・・フィー
ルド酸化膜＜５ｉｏｘ）６・・・トレンチ ７・・・絶縁膜（Ｓｉｎｓ） ８・・・活性領域のＳｉ面 ９・・・蓄積電極板（ポリシリコン） １０・・・キャパシタ誘電体膜 １１・・・ポリシリコン（セルプレート）１２・・・ワ
ード線 １３・・・ビット線

Claims (1)

  1. 【特許請求の範囲】 　次の各工程を備えることを特徴とする半導体記憶装置
    の製造方法、 （イ）シリコン基板上に耐酸化膜を被着する工程、 （ロ）該耐酸化膜の一部とともにシリコン基板を除去し
    、シリコン基板主面より基板内に到る溝を形成する工程
    、 （ハ）該溝の内壁面に選択的に絶縁膜を成長させる工程
    、 （ニ）該絶縁膜で囲まれた溝内に電荷蓄積電極、対向電
    極よりなるストレージ・キャパシタを形成し、該ストレ
    ージ・キャパシタの電荷蓄積電極と該ストレージ・キャ
    パシタに隣接して形成する転送トランジスタとを、前記
    溝の端部で接続する工程。
JP59279911A 1984-12-29 1984-12-29 半導体記憶装置の製造方法 Granted JPS61179568A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59279911A JPS61179568A (ja) 1984-12-29 1984-12-29 半導体記憶装置の製造方法
CA000497695A CA1261469A (en) 1984-12-29 1985-12-13 Dynamic random access memory with trench capacitor
EP85402574A EP0187596B1 (en) 1984-12-29 1985-12-20 Semiconductor memory device and method for producing the same
DE3588050T DE3588050T2 (de) 1984-12-29 1985-12-20 Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung.
KR1019850010028A KR900008649B1 (ko) 1984-12-29 1985-12-28 반도체 메모리장치 및 그의 제조방법
US07/222,305 US5006910A (en) 1984-12-29 1988-07-21 Semiconductor memory device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279911A JPS61179568A (ja) 1984-12-29 1984-12-29 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61179568A true JPS61179568A (ja) 1986-08-12
JPH0365905B2 JPH0365905B2 (ja) 1991-10-15

Family

ID=17617629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279911A Granted JPS61179568A (ja) 1984-12-29 1984-12-29 半導体記憶装置の製造方法

Country Status (6)

Country Link
US (1) US5006910A (ja)
EP (1) EP0187596B1 (ja)
JP (1) JPS61179568A (ja)
KR (1) KR900008649B1 (ja)
CA (1) CA1261469A (ja)
DE (1) DE3588050T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124454A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体記憶装置
JPS6489360A (en) * 1987-09-29 1989-04-03 Toshiba Corp Semiconductor storage device and manufacture thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685427B2 (ja) * 1986-03-13 1994-10-26 三菱電機株式会社 半導体記憶装置
US5182227A (en) * 1986-04-25 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6028346A (en) * 1986-04-25 2000-02-22 Mitsubishi Denki Kabushiki Kaisha Isolated trench semiconductor device
JPH0810755B2 (ja) * 1986-10-22 1996-01-31 沖電気工業株式会社 半導体メモリの製造方法
US5250458A (en) * 1987-02-25 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor memory device having stacked memory capacitors
JPH0795568B2 (ja) * 1987-04-27 1995-10-11 日本電気株式会社 半導体記憶装置
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
US5258321A (en) * 1988-01-14 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation
KR910000246B1 (ko) * 1988-02-15 1991-01-23 삼성전자 주식회사 반도체 메모리장치
US5701022A (en) * 1989-05-22 1997-12-23 Siemens Aktiengesellschaft Semiconductor memory device with trench capacitor
DE58909255D1 (de) * 1989-05-22 1995-06-29 Siemens Ag Halbleiterspeicheranordnung mit Kondensatoren mir zwei in einem Graben angeordneten Elektroden und Verfahren zu deren Herstellung.
US5111259A (en) * 1989-07-25 1992-05-05 Texas Instruments Incorporated Trench capacitor memory cell with curved capacitors
DE3932683A1 (de) * 1989-09-29 1991-04-11 Siemens Ag Verfahren zur herstellung eines grabenkondensators einer ein-transistor-speicherzelle in einem halbleitersubstrat mit einer selbstjustierten kondensator-gegenelektrode
JPH0449654A (ja) * 1990-06-19 1992-02-19 Nec Corp 半導体メモリ
US5295395A (en) * 1991-02-07 1994-03-22 Hocker G Benjamin Diaphragm-based-sensors
KR940006681B1 (ko) * 1991-10-12 1994-07-25 금성일렉트론 주식회사 스택트렌치 셀 및 그 제조방법
US5363327A (en) * 1993-01-19 1994-11-08 International Business Machines Corporation Buried-sidewall-strap two transistor one capacitor trench cell
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
KR100268907B1 (ko) * 1998-03-13 2000-11-01 김영환 반도체소자의격리막및이의형성방법
US6440794B1 (en) 1999-05-28 2002-08-27 International Business Machines Corporation Method for forming an array of DRAM cells by employing a self-aligned adjacent node isolation technique
US20030052365A1 (en) * 2001-09-18 2003-03-20 Samir Chaudhry Structure and fabrication method for capacitors integratible with vertical replacement gate transistors
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
JP6480300B2 (ja) 2015-10-16 2019-03-06 株式会社スギノマシン ノズル体を装着できる工作機械

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187358A (ja) * 1984-10-05 1986-05-02 Nec Corp 半導体記憶装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5681968A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of semiconductor device
JPS5797210A (en) * 1980-12-08 1982-06-16 Sanyo Electric Co Ltd Amplifier
JPS58220444A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体装置の製造方法
JPS5963757A (ja) * 1982-10-04 1984-04-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH0666436B2 (ja) * 1983-04-15 1994-08-24 株式会社日立製作所 半導体集積回路装置
JPH0665225B2 (ja) * 1984-01-13 1994-08-22 株式会社東芝 半導体記憶装置の製造方法
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
US4688063A (en) * 1984-06-29 1987-08-18 International Business Machines Corporation Dynamic ram cell with MOS trench capacitor in CMOS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187358A (ja) * 1984-10-05 1986-05-02 Nec Corp 半導体記憶装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124454A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体記憶装置
JPS6489360A (en) * 1987-09-29 1989-04-03 Toshiba Corp Semiconductor storage device and manufacture thereof

Also Published As

Publication number Publication date
EP0187596A3 (en) 1987-01-07
KR900008649B1 (ko) 1990-11-26
JPH0365905B2 (ja) 1991-10-15
DE3588050D1 (de) 1995-09-28
DE3588050T2 (de) 1996-01-18
CA1261469A (en) 1989-09-26
US5006910A (en) 1991-04-09
EP0187596A2 (en) 1986-07-16
KR860005443A (ko) 1986-07-23
EP0187596B1 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
JPS61179568A (ja) 半導体記憶装置の製造方法
US4742018A (en) Process for producing memory cell having stacked capacitor
US5330928A (en) Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5144579A (en) Semiconductor memory device and its fabricating method
KR910010167B1 (ko) 스택 캐패시터 dram셀 및 그의 제조방법
JPH027465A (ja) 半導体メモリ装置及びその製造方法
US5523542A (en) Method for making dynamic random access memory cell capacitor
KR20040098617A (ko) 반도체 집적 회로 장치
JP2904533B2 (ja) 半導体装置の製造方法
KR920001635B1 (ko) 반도체기억장치 및 그 제조방법
JPS6145390B2 (ja)
JPH03173174A (ja) 半導体記憶装置
KR960006718B1 (ko) 반도체 기억장치의 커패시터 및 그 제조방법
JPS6156445A (ja) 半導体装置
KR950014539B1 (ko) 반도체 기억장치 및 그 제조방법
JPH0294564A (ja) 半導体装置の製造方法
JPH02257670A (ja) 半導体記憶装置およびその製造方法
JPH0370904B2 (ja)
JPS6156444A (ja) 半導体装置
JPS6340362A (ja) 半導体記憶装置
JPH0336309B2 (ja)
JP2583123B2 (ja) メモリセルの形成方法
KR960006716B1 (ko) 반도체 집적회로 제조 방법
JPS61134058A (ja) 半導体装置の製造方法
JPH0316170A (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term